基于阳极氧化铝基板的圆片级板载芯片封装技术_刘米丰
传感技术学报
CHINESE JOURNAL OF SENSORS AND ACTUATORS
第29卷第10期2016年10月
Vol 29
No.10
Oct.2016
A Wafer Level Chip on Board Package Based on
Anodic Alumina Substrate *
LIU Mifeng *，WU Weiwei ，REN Weipeng ，WANG Lichun
（Shanghai Aerospace Electronic and Communication Equipment Research Institute ，Shanghai 201109，China ）
Abstract ：A novel chip on board （COB ）technology based on thin anodic alumina substrate is proposed.The 0.1mm
thickness anodic alumina substrate is developed by oxalic anodized method with 60V voltage and 30℃tempera?ture ，and the line width ，resistance of Al interconnect and insulation resistance between Al interconnects are 35μm ，below 1Ω/cm and over 1×1010Ω，respectively.The wafer -level COB wafer ，which includes an anodic alumina wafer and flash chips ，is achieved by chip -on -chip SMT ，and the yield is over 93%.Finally ，a NAND Flash module
has been developed.Furthermore ，the COB package technology based on anodic alumina substrate has a wide appli?cation prospect.
Key words ：3D package ；COB ；anodic alumina ；packaging substrate EEACC ：0170J
doi ：10.3969/j.issn.1004-1699.2016.10.009
基于阳极氧化铝基板的圆片级板载芯片封装技术
*
刘米丰*，吴伟伟，任卫朋，王立春
（上海航天电子通讯设备研究所，上海201109）
摘要：提出了一种新型基于阳极氧化铝基板的板载芯片（Chip on Board ）封装技术。在5wt.%，30℃的草酸电解液中采用
60V 直流电压，制备了0.1mm 厚度的阳极氧化铝基板圆片，铝导线最小线宽、电阻及导线间绝缘电阻分别为35μm 、小于1Ω/cm 与大于1×1010Ω。在超薄阳极氧化铝基板圆片进行了双层Flash 裸芯片堆叠及金丝引线键合，实现了圆片级COB 封装，成品率高于93%。最后，将COB 单元进行三维堆叠封装，制备了32Gb Flash 模组。因此基于阳极氧化铝基板的板载芯片封装技术具有较大的应用前景。
关键词：三维封装；板载芯片；阳极氧化铝；封装基板
中图分类号：TN405；TN409
文献标识码：A
文章编号：1004-1699（2016）10-1516-06With development of miniature and multi -func?
tional device ，the electronic systems sets higher re?quirement of packaging density.Therefore ，system -in -package （SiP ）technology is attracting more attention ，because of the higher packaging density and flexibility.Chip on board （COB ）is not only used for LED package
and high heat dissipation package ，but also can be ap?plied to 3D package ［1-7］.The common COB ，which used PCB ，LTCC ，glass and ceramics ，is not suitable for 3D package ，due to the thick substrate thickness ，poor thermal conductivity and CTE mismatch.As the most common metal ，aluminum has excellent thermal
and electrical properties ，and aluminum can greatly im?
prove the surface abrasion resistance ，corrosion resis?tance and insulating properties after anodizing treat?ment ［8］.Therefore ，the anodized aluminum substrate is suitable for package ［9-12］.In this work ，we present a COB packaging technology based on anodized alumi?
num substrate ，which has the advantage of thinner thickness ，CTE match and high thermal conductivity.1
Anodic alumina substrate
1.1
Aluminum anodized
Compared to single -sided anodized method ，both -sided anodized method can shorten the time in half ，and
can balance the stress of the substrate to prevent warp?
————————————项目来源：国家科技重大专项项目（2014ZX02501016）
收稿日期：2016-4-21
修改日期：2016-05-09
网络出版时间：2016-10-26 16:46:39
网络出版地址：https://www.wendangku.net/doc/0d3736870.html,/kcms/detail/32.1322.TN.20161026.1646.018.html
第10期刘米丰，吴伟伟等：基于阳极氧化铝基板的圆片级板载芯片封装技术
ing.An oxalic acid anodizing system is built for double -sided anodized aluminum ，as shown in Fig.2，and a dual -flume structure is used in the system.The inner flume is filled with 5wt.%oxalic acid ，which contains two cath?ode （Ti plates ）and one anode （Aluminum wafer ），and the outer flume is connected with circulation cooling de?
vice to maintain the temperature of oxalic acid.
The anodized aluminum rate increases as the
voltage or the temperature of solution rises ，but if the voltage or the temperature of solution is too high ，the burnout failures will occur at the porous alumina ，be?cause of the heat transfer is not in time in the pores
of porous aluminum ［10-12］.In order to decrease the fabrication time of anodic alumina ，the 0.1mm thick ，4inch aluminum wafers are anodized under different
temperature of solution （20℃，25℃and 30℃），5wt.%oxalic acid and 60V applied voltage.Total time approximately 20all the samples not found burnout ，the anodic pa?and 60V volt?alumina sub?strate.
Optical microscopic image of anodic alumina
1.2
anodic alumina sub?
aluminum wafer pre?8011）is cleaned in deionized water and acetone solu?tion 10min with ultrasonic ，respectively ，in order to re?move the pollution on the wafer surface ，as shown in Fig.3（a ）.
②After the initial cleaning process ，the barrier
Al 2O 3layer is formed by lithography and anodic oxida?tion （5℃，1wt.%citric acid solution and 120V ap?
plied voltage ），which acts as a temporary barrier layer during both -side anodized aluminum ，as shown in Fig.3（b ）.
③The surface of pad area is covered by photore?
sist through lithography ，as shown in Fig.3（c ）.
④The both process is
carried on ，and layer is dissolved after 1hour ，then area begin anod?process com?
region and
pad region remain un -oxidized aluminum ，while other
regions are formed of porous alumina.Then ，photore?sist covered on pad is removed by acetone solution ，and the preparation of anodic alumina substrate is fin?ish ，as shown in Fig.3（e ）.
The anodic alumina substrate is successfully pre?
pared ，and the minimum line width of Al interconnect
is 35μm ，as shown in Fig.4.The property test of anod?ic alumina substrate is carried on by semiconductor Pa?rameter Analyzer ，and the resistance of Al interconnect is below 1Ω/cm and insulation resistance between Al interconnects is over 1×1010Ω.
1517
传感技术学报
https://www.wendangku.net/doc/0d3736870.html,第29
卷
fabrication
2Wafer
2.1Anodic
In this
（300μm
ments.According
packaging so?
density.
the sub?
module wa?
，as shown
mentioned.
Fig.5Anodic alumina wafer for flash chip COB package
2.2Assembly
Each die of the anodic alumina wafer mounts two
flash chips by Allteck WEST·BOND7200CR-79，and
the top chip moves parallel0.5mm distance，in order
to expose the pad of bottom chip，as shown in Fig.6（a）.
Then，the bilayer Au wire bonding process is carried
on by Allteck WEST·BOND7476E-79，as shown in
Fig.6（b）.The bonding joints of Al pad show good me?
chanical characteristics with pull stress of6.1to9.4g
by Allteck WEST·BOND70PTE.
1518
第10期刘米丰，吴伟伟等：
基于阳极氧化铝基板的圆片级板载芯片封装技术
3Result The wafer is based on Probe Station ，as of electrical and test flash chip
erase test ，write COB die should data ，as shown is fabricated ，
，and the yield is Fig.7The electrical performance test of COB wafer
1519
传感技术学报
https://www.wendangku.net/doc/0d3736870.html,
第29卷
For verify the application prospect of COB pack?
age based on anodic alumina substrate ，a 3D package flash module is proposed ，which contains four COB
modules by 3D stacking ，as shown in Fig.8（a ）.The 32
G flash module is fabricated by 3D stacking epoxy pot?ting and side metallization ，as shown in Fig.8（b ）.The flash module is only 5.9mm thickness （exclude pin ）
and has passed the performance
test.
sample.
4The wt.%oxalic of 60V μm line nect and terconnects ness ，4inch sung 4Gb COB bled by bonding posed and modules.based on future in the field of system in package ，due to the thin?
ner thickness ，matching CET ，high density and low cost.5Acknowledgement
This work was supported by the National S&T Ma?
jor Project of China under Grant 2014ZX02501016.参考文献：
［1］Ganasan J R.3D Packaging -Combining Chip on Chip （COC ）and
Chip on Board （COB ）Packages -Process and Design Considerations
［C ］//Electronic Components and Technology Conference ，1997.Proceedings ，47th IEEE ，1997：1210-1213.
［2］Jinka K K ，Ganesan S ，Dasgupta A ，et al.Chip -on -Board （CoB ）
Part I ：Wire Pro?.Microelectronics Reli?Based High Effi?
Using Chip -on -Proceedings
Enhancement of White
Ceramic -Chip on ，12（2）：494-498.
A ，et al.Copper-Core
COB LED Modules ，2014，29（3）：机械耦合效应的研究
the Junction Tempera?
on Anodized Alu?minum Substrate ［J ］.Semiconductor Optoelectronics ，2010，31（6）：842-845.
［8］徐国荣，唐安平.多孔阳极氧化铝的化学修饰及其应用于过氧
化氢的测定［J ］.传感技术学报，2011，24（6）：783-787.［9］Kim K ，Kim K ，Hong S.MMICs and Front End Module Design
with Selectively Anodized Aluminum Substrate ［C ］//Microwave Conference Proceedings （APMC ），2013Asia -Pacific IEEE ，2013：438-440.［10］Sulka G D ，Stroobants S ，Moshchalkov V V ，et al.Effect of Tensile Stress on Growth of Self -organized Nanostruc?
tures on Anodized Aluminum ［J ］.Journal of the Electrochemical Society ，2004，151（5）：B260-B264.
［11］Tong L ，Cheng B ，Liu Z ，et al.Fabrication ，Structural Character?
ization and Sensing Properties of Polydiacetylene Nanofibers Tem?plated from Anodized Aluminum Oxide ［J ］.Sensors &Actuators B Chemical ，2011，155（2）：584-591.
1520
第10期刘米丰，吴伟伟等：基于阳极氧化铝基板的圆片级板载芯片封装技术
［12］Hyun -Chae N A ，Sung T J ，Yoon S H ，et al.Formation of Unidirec?
tional Nanoporous Structures in Thickly Anodized Aluminum Ox?
ide Layer ［J ］.Transactions of Nonferrous Metals Society of China ，
2009，4（4）：1013-1017.
刘米丰（1984-），男，2012年毕业于中国科学院上海微系统与信息技术研究所，获博士学位。2012年起在上海航天电子通讯设备研究所工作至今，高级工程师，主要研究方向为系统级封装技术、先进MEMS 封装工艺，mifengliush@https://www.wendangku.net/doc/0d3736870.html,
。
1521
多孔阳极氧化铝(AAO)模板的应用
多孔阳极氧化铝应用 简介 多孔阳极氧化铝（Porous anodic alumina, PAA, 或称为Anodic Aluminum oxide, AAO）具有精 确的，不变形的蜂窝状孔结构，孔与孔之间 在侧面没有交叉和连接。同时孔径分布均匀， 孔的高度可调，如示意图所示，这些特点使 其在多个方面有着广泛的应用。根据工艺条 件不同，孔径可以调控在10‐500nm、孔间距在30‐600nm、孔深在100nm‐150μm范围。 应用领域 ?纳米压印用模板，可以实现几个纳米到几百纳米孔径的阵列，主要用于高分子材料表面压印 ?电沉积制备纳米线 / 溅射制备纳米点阵 / MBE制备纳米点阵 / 溶胶凝胶法制备纳米结构等，可以实现几个纳米到几百纳米孔径的纳米阵列 ?纳米滤膜，可以实现几个纳米到几百纳米孔径的过滤 ?HPLC 流动过滤和排气 ?溶剂超净化 ?重量分析 ?脂质体分离 ?扫描电镜研究 ?细菌培养及分析 ?湿度传感器 ?电镜样品支撑膜 ?隔热层 ?光子晶体 ?纳米反应器
我们能够开发的产品 ?高度有序的孔结构 ?任意可调的孔径 除上图中三种孔径：40nm, 150nm, 250nm，我们已经可以实现从10纳米以下到500纳米以上任意规格的孔径：
?多样的表面结构及截面功能结构 任意厚度/孔的深度 调控精度达到10纳米，数据来源于: Nanotechnology 22 (2011) 305306，样品全部 由我们提供，与浙江大学合作。
?超薄的多孔阳极氧化铝 转移到两英寸硅片上的超薄PAA膜及其微观结构 超薄PAA膜制备的纳米点/量子点阵列，超薄阳极氧化铝膜可以转移到任意基底
多孔阳极氧化铝为模板电沉积制备纳米线的研究进展_倪似愚
多孔阳极氧化铝为模板电沉积制备 纳米线的研究进展 倪似愚1郑国渠2曹华珍2郑华均2张九渊2 (1.中国科学院上海硅酸盐研究所,上海200050;2.浙江工业大学材料科学与工程研究所,浙江杭州310032) 摘要:多孔阳极氧化铝为模板制备纳米结构材料具有独特的优越性,颇受人们的关注,近年来获得了深入的研究.介绍了以多孔阳极氧化铝为模板采用电化学沉积方法制备各种有序纳米线阵列结构材料的最新研究进展,其中包括多孔氧化铝模板的制备和电沉积制备纳米材料的工艺及方法,同时展望了纳米线作为功能材料的应用前景. 关键词:金属材料;模板;多孔氧化铝;纳米线;电沉积 中图分类号:TG174.451文献标识码:A文章编号:1001-7119(2003)06-0466-04 Research development of nano-wires fabrication by electrochemical deposition into porous anodic alumina NI Si-yu1Z HE NG Guo-qu2C AO Hua-zheng2Z HE NG Hua-jun2Z HANG Jiu-yuan2 (1.Shanghai Ins ti tute of Ceramics,Chanese Acade my of Sciences,Shanghai200050,China; 2.Ins ti tute of Material Science and Engineering,Zhejiang Uni versity of Technology,Hangz hou310032,China) Abstract:Alumina template-synthesized nanostructured mater ial has uniq ue property,which is very attractive and has been re-searched deeply in recent years.In this paper,the latest research progress in the fabrication of various ordeded nano-wire arrays materials by electrodeposi ting into template-porous anodic aluminum,includi ng the preparation of alumina-template,electrochemical technology process and methods,is reviewed.the application prospects of nano-wire for functional materials are also discussed. Key words:metal material;template;porous alu mina;nano-wire;electrodeposition 0前言 自1970年G.E.Possin首次提出利用多孔膜作为模板制备纳米纤维材料以来[1],利用模板法已制备了一系列的纳米结构材料.由于模板合成法制备纳米结构材料具有独特的优点[2]而引起了凝聚态物理界、化学界及材料科学界科学家们的关注,近年来成为纳米材料研究的一个热点.用作模板的材料主要有两种:一种是径迹蚀刻(track-etch)聚合物膜;另一种是多孔阳极氧化铝膜.相对于聚合物模板,氧化铝模板具有较好的化学稳定性、热稳定性和绝缘性,且采用阳极氧化法生长的有序纳米多孔氧化铝膜制备纳米材料,方法简单、可行性强.当然,模板在制备过程中仅起到模具作用,纳米材料仍然要利用常规的化学反应来制备,如电化学沉积[3,4]、化学镀[5]、溶胶-凝胶沉积[6]、化学气相沉积法[7]等.电化学沉积作为一种传统的材料制备方法,其优点是显而易见的:1工艺简单,技术灵活,容易控制金属离子的沉积量,便于实现工业化生 Vol.19No.6 Nov.2003 科技通报 B ULLETIN OF SCIENCE AND TE C HNOLOGY 第19卷第6期 2003年11月 收稿日期:2002-11-11 基金项目:浙江省自然科学基金资助项目(501071) 作者简介:倪似愚,女,1976年生,安徽淮南人,博士研究生.
芯片封装全套整合(图文精选对照)
芯片封装方式大全 各种IC封装形式图片 BGA Ball Grid Array EBGA 680L LBGA 160L PBGA 217L Plastic Ball Grid Array SBGA 192L QFP Quad Flat Package TQFP 100L SBGA SC-70 5L SDIP SIP Single Inline Package
TSBGA 680L CLCC CNR Communicatio n and Networking Riser Specification Revision 1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package SO Small Outline Package SOJ 32L SOJ SOP EIAJ TYPE II 14L SOT220 SSOP 16L
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28SSOP TO18 TO220 TO247 TO264 TO3
ITO220 ITO3p JLCC LCC LDCC LGA LQFP PCDIP TO5 TO52 TO71 TO72 TO78 TO8 TO92
PGA Plastic Pin Grid Array PLCC 详细规格PQFP PSDIP LQFP 100L 详细规格METAL QUAD 100L 详细规格PQFP 100L 详细规格TO93 TO99 TSOP Thin Small Outline Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid
多孔阳极氧化铝为模板电沉积制备纳米线的研究进展解析
Vol.19No.6Nov.2003 科技通报 BULLETINOFSCIENCEANDTECHNOLOGY 第19卷第6期 2003年11月 多孔阳极氧化铝为模板电沉积制备 纳米线的研究进展 倪似愚郑国渠曹华珍郑华均 1 2 2 2 2 (1.中国科学院上海硅酸盐研究所,上海200050;2.浙江工业大学材料科学与工程研究所,浙江310032) 摘要:,究.,其景. 关键词:金属材料;;电沉积 451:A文章编号:1001-7119(2003)06-0466-04 Researchdevelopmentofnano2wiresfabricationbyelectrochemical depositionintoporousanodicalumina NISi2yu ZHENGGuo2qu CAOHua2zheng ZHENGHua2jun ZHANGJiu2yuan (1.ShanghaiInstituteofCeramics,ChaneseAcademyofSciences,Shanghai200050,China; 2.InstituteofMaterialScienceandEngineering,ZhejiangUniversityofTechnology,Hangzho u310032,China) 2 2 2 2 Abstract:Aluminatemplate2synthesizednanostructuredmaterialhasuniqueproperty,which isveryattractiveandhasbeenre2searcheddeeplyinrecentyears.Inthispaper,thelatestresearch progressinthefabricationofvariousordedednano2wirearraysmaterialsbyelectrodepositingi ntotemplate2porousanodicaluminum,includingthepreparationofalumina2template,electr ochemicaltechnologyprocessandmethods,isreviewed.theapplicationprospectsofnano2wir
芯片常用封装及尺寸说明
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
芯片封装大全(图文对照)
封装有两大类；一类是通孔插入式封装(through-hole package)；另—类为表面安装式封装(surface moun te d Package)。每一类中又有多种形式。表l和表2是它们的图例，英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。 DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化，因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm)，并占用PCB板较多的空间，为此出现了SHDIP和SKDIP等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式，因而使它的应用受到很大限制。 为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但由于采用底面引出方式，因而引脚数可高达500条～600条。 随着表面安装技术(surface mounted technology, SMT)的出现，DIP封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。SOP应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在PCB板上，也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。 QFP也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在较高频率。引脚节距进一步降低到1.00mm，以至0.65 mm和0.5 mm，引脚数可达500条，因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。 方形扁平封装-QFP (Quad Flat Package) [特点] 引脚间距较小及细，常用于大规模或超大规模集成电路封装。必须采用SMT(表面安装技术)进行焊接。操作方便，可靠性高。芯片面积与封装面积的比值较大。 小型外框封装-SOP (Small Outline Package) [特点] 适用于SMT安装布线，寄生参数减小，高频应用，可靠性较高。引脚离芯片较远，成品率增加且成本较低。芯片面积与封装面积比值约为1:8 小尺寸J型引脚封装-SOJ (Smal Outline J-lead) 有引线芯片载体-LCC (Leaded Chip Carrier) 据1998年统计，DIP在封装总量中所占份额为15%，SOP在封装总量中所占57%，QFP则占12%。预计今后DIP的份额会进一步下降，SOP也会有所下降，而QFP会维持原有份额，三者的总和仍占总封装量的80%。 以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点，但成本较高，在对散热性能、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。 PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package))，所以采用片式载体是因为有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。 LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC，但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变，载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。 TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架；再在聚酰亚胺层和铜层上制作出小孔，将金属填入铜图形的小孔内，制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来，再由
铝的阳极氧化与表面着色
铝的阳极氧化与表面着色 ——添加剂甘油对氧化膜性能的影响 08化二蔡乐浩（20082401157） 指导老师：孙艳辉实验时间：2011年5月13日 摘要本实验中主要介绍了在固定铝的阳极氧化的其他最佳工艺条件下，探讨甘油添加剂对氧化膜性能的影响。并对氧化膜进行有机着色、耐腐蚀性、氧化膜厚度测定表征。 关键词铝的阳极氧化氧化膜甘油添加剂 Abstract: This experiment explores the oxalic acid additives on the properties of oxide film in a fixed optimum condition of the anodized aluminum. And organic coloring oxide, Corrosion resistance test,oxide film thickness measurement. Keywords: the Anodic of Aluminum;Anodic Film; Glycerin 1研究进展 近年来，多孔氧化铝膜由于其多孔的结构特性和良好的应用前景受到了广泛关注和深入研究。多孔阳极氧化铝膜是通过电化学氧化的方法在纯铝表面形成具有高度规整孔结构的氧化铝薄膜。其膜的结构为六角形紧密堆积的柱形胞膜，每个胞膜的中心都有一个纳米级微孔。阳极氧化铝膜是热和电的良好绝缘体，具有硬度高、耐磨性好等特点；有很好的耐蚀性，其抗蚀能力决定于膜层厚度、组成、孔隙率以及基体材料的合金成分；与基体金属的结合力也很强，即使膜层随基体弯曲至断裂，膜层仍可与基体金属保持着良好的结合。 阳极氧化铝膜的性能和应用如下: (1) 氧化铝膜具有多孔性，利用这一特点可研制出新型超精密分离膜。与有机膜相比，它具有良好的耐热性、化学稳定性、较高的机械强度及纳米尺寸孔径等优点。除可用作常温条件下的气体分离、超滤、微滤、渗透蒸发以及血液分离膜外，多孔阳极氧化铝膜还可考虑应用于高温气体的分离，烟道气体的脱氧、脱硫以及二氧化碳的去除等。 (2) 氧化铝膜的有序孔径可达纳米级，在孔内沉积出各种不同性质的物质(如金属、半导体、高分子材料和磁性材料等) ，可作为模板应用于研制开发各种新型功能材料。 (3) 氧化铝膜有很好的吸附性能，对各种染料、盐类、润滑剂、石蜡、干性油、树脂等表现出很高的吸附能力，可用于装饰或是制成具有润滑性的功能膜。 (4) 可通过在氧化铝多孔膜上沉积不同金属，得到对光具有选择吸收特性的功能膜，并应用到光学、磁学等领域。 随着阳极氧化机理及工艺研究的进一步成熟，改善铝阳极氧化膜的性能成为该研究领域的一个焦点，添加剂法是其中最简单易行的方法之一。杨哲龙等人通过在硫酸-草酸、硫酸-苹果酸体系中加入稀土添加剂进行硬质阳极氧化的方法使氧化膜的硬度和耐磨性得到改善，同时提高了成膜速率，但没有提出其作用机理。
多孔阳极氧化铝AAO模板的制备与特性研究.
①文章编号:1009-0568(200403-0024-05 多孔阳极氧化铝(AAO 模板的制备与特性研究 张景川石鲁珍 (塔里木农垦大学文理学院,新疆阿拉尔843300 1引言 阳极氧化通常指通过电化学氧化使作为阳极的金属表面生成氧化膜的工艺。这一工艺已广泛应用于铝、铜、镁以及其他各种合金的表面精饰,在电解电容的制造、金属装饰材料的表面染色、提高零件的 表面性能(抗蚀、耐磨、绝缘等以及制造光电介层等方面得到了大量的应用[1]。 阳极氧化铝(Anodizing Aluminum Oxide 简称AAO 模板,按照其结构特征可以分为致密无孔的“障壁型”膜和有均匀空洞的“多孔型”膜两种。形成的阳极氧化层的类型依赖于氧化时的各种因素。其中最重要的因素是电解质类型。在对氧化层溶解能力差的电解溶液中,阳极氧化形成被称为“障壁型”的无孔膜。而在对氧化层稍有溶解的溶液中,阳极氧化则形成“多孔型的氧化膜”。这类电解质很多,工业常用的有硫酸、铬酸、草酸、磷酸等。 图1多孔阳极氧化铝结构示意图“多孔型”氧化膜在氧化形成过程中有相对稳定且高的电流 通过,由此可得到连续膜层的生长。其结构如图1所示:多孔阳 极氧化铝具有较高的研究价值。前人对阳极氧化多孔层的特征 参数受各种条件的影响已有很多报道[2]。 阳极氧化铝模板的形成涉及到物理、化学方面诸多复杂的
原理,对其形成机理的研究已有很多报道[3~4]。多孔阳极氧化 铝(AAO 成为一种广泛研究课题已具有40多年的历史。1955 年加拿大R oycspooner 以硫酸溶液作为电解液,深入讨论了影响 阳极氧化铝模板生长的电解液浓度、温度、氧化时间、电流密度 等因素,[6]1970年,O ’sullivan 和W ood [7]利用孔尖的电场分布模 型理论解释了阳极氧化铝模板生长机理和阳极氧化铝模板具有较小孔径、较高孔隙率的成因,[8]1990年Digbyd.macdonald [9]就氧化层孔洞形成提出了如下机理:因为点阵排布高度混乱,金属空位缺陷成正 离子在易于缺陷扩散的氧化层下凝聚,由此引起氧化层局部脱离金属基板,从而在锥形脊部位的金属层较其他周围金属极板难以氧化。这一机理解释了在某些电解质中氧化层孔隙的存在和方棱柱形孔洞的形成过程。 近年来,随着对阳极氧化铝研究的深入,出现了许多报道有关模板成孔机理的文章,并且在此研究的基础上制备孔洞高度有序、孔径可调的阳极氧化铝模板。1995年Masuda 和Fukuda K 等人[10]首次采用二次氧化法过程制备了孔道近乎六边形结构紧密排布的阳极氧化铝模板,他们将氧化时间延长到10个小时用化学方法除去氧化层,然后在相同的条件下再一次氧化几分钟,得到高度有序的多孔氧化铝模层。后来很多文章重复报道了此方法,取得了很好的结果 [8,11]。1997年Masuda [12]等人在J.Electrochem. ①收稿日期:2003-12-09作者简介:张景川(1977-,男,助教,主要从事大学物理的教学与研究工作。 第16卷第3期2004年9月塔里木农垦大学学报Journal of T arim University of Agricultural Reclamation V ol.16N o.3Sep.2004
铝合金的阳极化处理
铝合金的阳极化处理 铝制品表面的自然氧化铝既软又薄，耐蚀性差，不能成为有效防护层更不适合着色。人工制氧化膜主要是应用化学氧化和阳极氧化。化学氧化就是铝制品在弱碱性或弱酸性溶液中，部分基体金属发生反应，使其表面的自然氧化膜增厚或产生其他一些钝化膜的处理过程，常用的化学氧化膜有铬酸膜和磷酸膜，它们既薄吸附性又好，可进行着色和封孔处理，表-1介绍了铝制品化学氧化工艺。化学氧化膜与阳极氧化膜相比，膜薄得多，抗蚀性和硬度比较低，而且不易着色，着色后的耐光性差，所以金属铝着色与配色仅介绍阳极化处理。 一、阳极氧化处理的一般概念 1、阳极氧化膜生成的一般原理 以铝或铝合金制品为阳极置于电解质溶液中，利用电解作用，使其表面形成氧化铝薄膜的过程，称为铝及铝合金的阳极氧化处理。其装置中阴极为在电解溶液中化学稳定性高的材料，如铅、不锈钢、铝等。铝阳极氧化的原理实质上就是水电解的原理。当电流通过时，在阴极上，放出氢气；在阳极上，析出的氧不仅是分子态的氧，还包括原子氧（O）和离子氧，通常在反应中以分子氧表示。作为阳极的铝被其上析出的氧所氧化，形成无水的氧化铝膜，生成的氧并不是全部与铝作用，一部分以气态的形式析出。 2、阳极氧化电解溶液的选择 阳极氧化膜生长的一个先决条件是，电解液对氧化膜应有溶解作用。但这并非说在所有存在溶解作用的电解液中阳极氧化都能生成氧化膜或生成的氧化膜性质相同。适用于阳极氧化处理的酸性电解液见表-2。 化。按电解液分有：硫酸、草酸、铬酸、混合酸和以磺基有机酸为主溶液的自然着色阳极氧化。按膜层性子分有：普通膜、硬质膜（厚膜）、瓷质膜、光亮修饰层、半导体作用的阻挡层等阳极氧化。铝及铝合金常用阳极氧化方法和工艺条件见表-3。其中以直流电硫酸阳极氧化法的应用最为普遍。 4、阳极氧化膜结构、性质 阳极氧化膜由两层组成，多孔的厚的外层是在具有介电性质的致密的内层上成长起来的，后者称为阻挡层（也称活性层）。用电子显微镜观察研究，膜层的纵横面几乎全都呈现与金属表面垂直的管状孔，它们贯穿膜外层直至氧化3、阳极氧化的种类 阳极氧化按电流形式分为：直流电阳极氧化、交流电阳极氧化、脉冲电流阳极氧膜与金属界面的阻挡层。以各孔隙为主轴周围是致密的氧化铝构成一个蜂窝六棱体，称为晶胞，整个膜层是又无数个这样的晶胞组成。阻挡层是又无水的氧化铝所组成，薄而致密，具有高的硬度和阻止电流通过的作用。阻挡层厚约 0.03-0.05μm，为总膜后的0.5%-2.0%。氧化膜多孔的外层主要是又非晶型的氧化铝及小量的水合氧化铝所组成，此外还含有电解液的阳离子。当电解液为硫酸时，膜层中硫酸盐含量在正常情况下为13%-17%。氧化膜的大部分优良特性都是由多孔外层的厚度及孔隙率所觉决定的，它们都与阳极氧化条件密切相关。 二、直流电硫酸阳极氧化 1、氧化膜成长机理 在硫酸电解液中阳极氧化，作为阳极的铝制品，在阳极化初始的短暂时间内，其表面受到均匀氧化，生成极薄而有非常致密的膜，由于硫酸溶液的作用，膜的最弱点（如晶界，杂质密集点，晶格缺陷或结构变形处）发生局部溶解，而出
铝的阳极氧化实验报告
物理化学实验报告 学生姓名：学号： 专业：化学年级，班级： 课程名称：中级物化实验组员： 实验项目：铝的阳极氧化与表面着色——电解液浓度对氧化膜性能的影响 指导老师：孙艳辉 一、研究进展 近年来，铝的阳极氧化由于其氧化膜多孔的特性及良好的应用前景受到广泛的关注和深入研究。目前，国内外广泛应用的阳极氧化技术主要有硫酸阳极氧化,铬酸阳极氧化,草酸阳极氧化, 瓷质阳极氧化和硬质阳极氧化等，这些方法都有成熟的工艺规范[1]。而且，大都采用二次氧化的方法[2]。在电解液浓度的影响方面，张莹[2]等认为对于酸性电解液来说，随着其浓度的不断增大，氧化膜的极限厚度先增大而后减小，因此电解液的浓度应控制在一定的范围内。张勇[3]等用磷酸做电解液时发现当磷酸的浓度为0. 4 mol/ L 时,生成的氧化膜厚度最大。巩运兰[4]等用铬酸做电解液时发现随着铬酸浓度的增加，铝的氧化膜阻挡层厚度变薄。 二、实验部分 1.实验原理 1.1铝的阳极氧化 将铝制品作阳极，以硫酸、铬酸、磷酸、草酸等为电解液进行阳极氧化，可形成较厚的氧化膜，膜的主要成分是Al2O3，其反应历程比较复杂。以Al为阳极，Pb为阴极，H2SO4溶液为电解质为例，电解时的电极反应为： 阴极： 阳极： 阳极上的Al被氧化，且在表面上形成一层氧化铝薄膜的同时，由于阳极反应生成的H+和电解质H2SO4 中的H+都能使所形成的氧化膜发生溶解：
在硫酸电解液中阳极氧化，作为阳极的铝制品，在阳极化初始的短暂时间内，其表面受到均匀氧化，生成极薄而又非常致密的膜，由于硫酸溶液的作用，膜的最弱点（如晶界，杂质密集点，晶格缺陷或结构变形处）发生局部溶解，而出现大量孔隙，即原生氧化中心，使基体金属能与进入孔隙的电解液接触，电流也因此得以继续传导，新生成的氧离子则用来氧化新的金属，并以孔底为中心而展开，最后汇合，在旧膜与金属之间形成一层新膜，使得局部溶解的旧膜如同得到“修补”似的。随着氧化时间的延长，膜的不断溶解或修补，氧化反应得以向纵深发展，从而使制品表面生成又薄而致密的内层和厚而多孔的外层所组成的氧化膜。要使Al2O3氧化膜顺利形成，并达到一定厚度，必须使电极上氧化膜形成的速率大于氧化膜溶解的速率，这可以通过控制一定的氧化条件来实现。 1.2着色原理 氧化膜的表面是由多孔层构成的，其比表面积大，具有很高的化学活性。利用这一特点，在阳极氧化膜表面可进行各种着色处理。一般有三种着色类型：浸渍着色、电解着色和整体着色。本实验采用浸渍着色。浸渍着色的原理主要是氧化膜对色素体的物理吸附和化学吸附。无机盐浸渍着色主要是靠化学反应沉积在多空层。有机染料的着色通常认为既有物理吸附也包括有机染料官能团与氧化铝发生络合反应形成。 1.3封闭原理 氧化膜的表面是多孔的，在这些孔隙中可吸附染料，也可吸附结晶水。由于吸附性强，如不及时处理，也可能吸附杂质而被污染，所以要及时进行填充处理，从而提高多孔膜的强度等性能。 封闭方法：封闭处理的方法很多，如沸水法、高压蒸气法，浸渍金属盐法和填充有机物（油，合成树脂）等。众多方法中应用最广的是沸水法。 封闭原理： 沸水法是将铝片放入沸水中煮，其原理是利用无水三氧化二铝发生水化用。由于氧化膜表面和孔壁的Al2O3水化的结果，使氧化物体积增大，将孔隙封闭。 2.实验方案设计 2.1探讨因素 这次实验我们组探讨的是电解液（硫酸）浓度对阳极氧化膜性质的影响，在固定
集成电路芯片封装技术
集成电路芯片封装技术（书） 第1章 1、封装定义：（狭义）利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布置、 粘帖固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构 成整体立体结构的工艺 （广义）将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程 2、集成电路的工艺流程：芯片设计（上）芯片制造（中）封装测试（占50%）（下）（填空） 3、芯片封装实现的功能：传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次（论述题）：P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点： 按照封装中组合集成电路芯片的数目——单芯片封装（SCP）多芯片封装（MCP） 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型（PTH）表面贴装型（SMT） 6、DCA（名词解释）：芯片直接粘贴，即舍弃有引脚架的第一层次封装，直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装
铝表面阳极氧化处理方法及缺陷分析
铝表面阳极氧化处理方法 一、表面预处理 无论采用何种方法加工的铝材及制品，表面上都会不同程度地存在着污垢和缺陷，如灰尘、金属氧化物（天然的或高温下形成的氧化铝薄膜）、残留油污、沥青标志、人工搬手印（主要成分是脂肪酸和含氮的化合物）、焊接熔剂以及腐蚀盐类、金属毛刺、轻微的划擦伤等。因此在氧化处理之前，用化学和物理的方法对制品表面进行必要的清洗，使其裸露纯净的金属基体，以利氧化着色顺利进行，从而获得与基体结合牢固、色泽和厚度都满足要求且具有最佳耐蚀、耐磨、耐侯等良好性能的人工膜。 （一）脱脂 铝及铝合金表面脱脂有有机溶剂脱脂、表面活性剂脱脂、碱性溶液脱脂、酸性溶液脱脂、电解脱脂、乳化脱脂。几种脱脂方法及主要工艺列于表-1。在这些方法中，以碱性溶液特别是热氢氧化钠溶液的脱脂最为有效。 二）碱蚀剂 碱蚀剂是铝制品在添加或不添加其他物质的氢氧化钠溶液中进行表面清洗的过程，通常也称为碱腐蚀或碱洗。其作用是作为制品经某些脱脂方法脱脂后的补充处理，以便进一步清理表面附着的油污赃物；清除制品表面的自然氧化膜及轻微的划擦伤。从而使制品露出纯净的金属基体，利于阳极膜的生成并获得较高质量的膜层。此外，通过改变溶液的组成、温度、处理时间及其他操作条件，可得到平滑或缎面无光或光泽等不同状态的蚀洗表面。蚀洗溶液的基本组成是氢氧化钠，另外还添加调节剂（NaF、硝酸钠），结垢抑制剂、（萄糖酸盐、庚酸盐、酒石酸盐、阿拉伯胶、糊精等）、多价螯合剂（多磷酸盐）、去污剂。（三）中和和水清洗 铝制品蚀洗后表面附着的灰色或黑色挂灰在冷的或热的清水洗中都不溶解，但却能溶于酸性溶液中，所以经热碱溶液蚀洗的制品都得进行旨在除去挂灰和残留碱液，以露出光亮基本金属表面的酸浸清洗，这种过程称为中和、光泽或出光处理。其工艺过程是制品在300-400g/L 硝酸（1420kg/立方米）溶液中，室温下浸洗，浸洗时间随金属组成的不同而有差异，一般浸洗时间3-5 分钟。含硅或锰的铝合金制品上的挂灰，可用硝酸和氢氟酸体积比为3:1 的混合液，于室温下处理5-15 秒。中和处理还可以在含硝酸300-400g/L 和氧化铬5-15g/L 的溶液或氧化铬100g/L 加硫酸（1840kg/立方米）10ml/L 溶液中于室温下进行。各道工序间的水清洗，目的在于彻底除去制品表面的残留液和可溶于水的反应产物，使下道工序槽液免遭污染，确保处理效率和质量。清洗大多采用一次冷水清洗。但碱蚀后的制品普遍采用热水紧接着是冷水的二重清洗。热水的温度为40- 60 度。中和处理后的制品经水清洗就可以进行氧化处理，所以这道清洗应特别认真，以防止清洁的表面受污染。否则前几道工序的有效处理可能会因最后的清洗不当而前功尽弃。经中和、水清洗后的制品应与上进行氧化处理。在空气中停留的时间不宜过长，如停留30-40 分钟，制品就需要重新蚀洗和中和。 二、阳极化处理 铝制品表面的自然氧化铝既软又薄，耐蚀性差，不能成为有效防护层更不适合着色。人工制氧化膜主要是应用化学氧化和阳极氧化。化学氧化就是铝制品在弱碱性或弱酸性溶液中，部分基体金属发生反应，使其表面的自然氧化膜增厚或产生其他一些钝化膜的处理过程，常用的化学氧化膜有铬酸膜和磷酸膜，它们既薄吸附性又好，可进行着色和封孔处理，表-3 介绍了铝制品化学氧化工艺。化学氧化膜与阳极氧化膜相比，膜薄得多，抗蚀性和硬度比较低，而且不易着色，着色后的耐光性差，所以金属铝着色与配色仅介绍阳极化处理。 1、阳极氧化膜生成的一般原理
芯片封装的主要步骤
芯片封装的主要步骤 板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法： （1）热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 （2）超声焊 超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。 （3）金丝焊 球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。 COB封装流程 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
半导体集成电路封装技术试题汇总(李可为版)
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
芯片封装形式
芯片封装形式 芯片封装形式主要以下几种：DIP，TSOP，PQFP，BGA，CLCC，LQFP，SMD，PGA，MCM，PLCC等。 DIP DIP封装（Dual In-line Package），也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： ?适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ?芯片面积与封装面积之间的比值较大，故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称，其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次； ●开关不常切换的额定电流:100mA,耐压50VDC ； ●开关经常切换的额定电流:25mA,耐压24VDC ； ●接触阻抗:(a)初始值最大50mΩ；(b)测试后最大值100mΩ； ●绝缘阻抗:最小100mΩ,500VDC ； ●耐压强度:500VAC/1分钟； ●极际电容:最大5pF ； ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代，内存第二代的封装技术TSOP出现，得到了业界广泛的认可，时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。同时TSOP封装具有成品率高，价格便宜等优点，因此得到了极为广泛的应用。 TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后，会产品较大的信号干扰和电磁干扰。 PQFP PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提
铝阳极氧化膜的着色有好几种方法
铝阳极氧化膜的着色有好几种方法，工业化技术着色的氧化膜大体可以分为以下三大类。 （1）整体着色膜。日本又称自然发色膜或一次电解发色膜。这里有时又细分为自然发色膜和电解发色膜。自然发色指阳极氧化过程使铝合金中添加成分（Si、Fe、Mn等）氧化，而发生氧化膜的着色，比如Al-Si合金的硫酸阳极氧化膜；电解发色指电解液组成及电解条件的变化而引起氧化膜的着色，比如在添加有机酸或无机盐的电解液中阳极氧化，其代表性的技术有Kalcolor法（硫酸+磺基水杨酸）及Duranodic法（硫酸+邻苯二甲水杨酸）。 （2）染色膜。以硫酸一次电解的透明阳极氧化膜为基础，用无机颜料或有机染料进行染色的氧化膜。 （3）电解着色膜。以硫酸一次电解的透明阳极氧化为基础，在含金属盐的溶液中用直流或交流进行电解着色的氧化膜，在日本也叫二次电解膜。它的意思是阳极氧化叫做一次电解，而电解着色叫做二次电解。代表性的电解着色的工业化技术是浅田法（Ni盐交流着色法）、Anolok法和Sallox法（二者均系Sn盐交流着色法）、住化法和尤尼可尔法（Ni盐“直流”着色和“直流”脉冲着色法）等。近年来在工业上开始得到推广的多色化技术，可以在一个电解着色槽中得到多种颜色。这是一种新型的利用于干涉光效应的电解着色方法，由于在电解着色之前增加电解调整，在日本又称之为三次电解法。 电解着色膜的耐候性、耐光性和使用寿命比染色膜好得多，其能耗与着色成本又远低于整体着色膜，目前已经广泛用于建筑铝型材的着色。在20世纪60年代日本浅田法问世并工业化之后，交流电解着色技术以其氧化膜性能好、工业控制方便、操作成本较低而独占熬头，成为建筑铝型材阳极氧化膜的首选着色方法。电解着色技术经过工业实践考验而不断发展和改进，着色电源更新，槽液成分稳定，工艺更加成熟，成本不断下降，规模日益扩大。电解着色技术在理论和实践方面都有很大进步，尤其表现在阳极氧化电解着色的工程上，今日之产业化工艺与早期文献专利已不可同日而语，国外已有若干种铝阳极氧化膜电解着色的总结性的专著出版。 在建筑铝型材阳极氧化生产线中，电解着色总是处于技术核心的地位。我国建筑铝合金型材阳极氧化膜的电解着色技术，是20世纪80年代开始从日本和意大利等国陆续引进的。早期电解着色的金属盐以单锡盐或锡镍混合盐为主，大多为年产3000t的小规模的卧式生产线，当时曾作为我国“标准”规模的阳极氧化生产线。我国的电解着色技术在研究开发和生产实践中不断改进和提高，到20世纪90年代不仅可以提高价廉物美的国产锡盐添加剂，而且生产线上的几乎所有的配套设备，包括各种电源设备、冷冻机、热交换器、工艺天车、所有管道阀门以及全套电气机械装备都逐渐可以立足国内供应，并且已经向国外出口。我国技术人员已经独立完成了工厂生产线设计、施工、安装、调试和生产操作的全部技术工作。近年来我国为了适应大批量稳定生产，特别是生产浅色系的需要，引进了几条大规模（如年产30000t以上）单镍盐立式生产线，同时具有电泳涂装生产工序，使得技术装备、工艺水平与产品质量有了进一步提升。即使在这些大规模新建生产线中，除了某些关键设备之外我国也可以配套提供。我国铝合金阳极氧化膜电解着色工业，在这20年中，发展得非常迅速，总体技术水平和产品质量有了很大的提高。我国新建的建筑铝型材阳极氧化生产线，其装备和产品质量已经达到国际先进水平。 国内外工业化的电解着色槽液基本上都是镍盐或锡盐（包括锡镍混合盐）溶液两大类，其着