Verilog HDL 有哪些主要特点

Verilog HDL 有哪些主要特点？

答：①采用verilog HDL进行电路设计的最大优点是设计与工艺无关系，这使得设计在进行电路设计时可以不必过多考虑工艺实现时的具体细节，只需要根据系统设计的要求施加不同的约束条件，即可设计出实际电路。

②能够在每个抽象层次的描述上对设计进行仿真验证，及时发现可能存在的设计错误，缩短设计周期，并保证整个设计过程的正确性；

③能够在不同的抽象层次上，如系统级、行为级、RTL（Register Transfer Level）级、门级和开关级，对设计系统进行精确而简练的描述；

什么叫“综合”？一般综合包含哪些过程？

答：完成电路化简、算法优化、硬件结构细化等操作叫HDL综合器；

将多个模块化设计文件合并为一个网表文件，并使层次设计平面化（即展平）；对VHDL

或Verilog HDL进行分析处理，并将其转换成电路结构或模块，对实际现实目标器件的结构进行优化，并使之满足各种条件约束，优化关键路径。

简述在PLD没有出现前，传统的数字系统设计的“积木”过程。

答：实质上是对电路板进行设计，通过标准集成电路器件搭建成电路板来实现系统功能，即先由器件搭建成电路板，再由电路板搭建成系统。用户只能根据需要选择合适的集成电路器件，按照此器件推荐的电路搭成系统并调试成功，设计中，设计者有灵活性可言，搭成的系统在需要的芯片种类多且数目大，

简述“自顶向下”的设计流程。

答：自顶向下设计一种逐步求精的设计程序的过程和方法。对要完成的任务进行分解，先对最高层次中的问题进行定义、设计、编程和测试，而将其中未解决的问题作为一个子任务放到下一层次中去解决。这样逐层、逐个地进行定义、设计、编程和测试，直到所有层次上的问题均由实用程序来解决，就能设计出具有层次结构的程序。

简述Quartus的特点。

答：Quartus软件集成环境支持EDA设计的设计输入、编译、综合、布局、布线、时序分析、仿真、编写下载等设计过程。

Quartus 支持多种编辑输入法，包括图形编辑输入法，VHDL、Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存编辑输入法。

简述Quartus的原理图输入的特点。

答：用Quartus的原理输入设计法进行数字系统设计时，不需要任何硬件描述语言知识，在具有数字逻辑电路的基本知识的基础上，就可以使用Quartus 软件提供的EDA平台，设计数字电路或系统。

Quartus 的原理图输入设计法可以与传统的数字电路设计法接轨，提高了设计效率，降低了设计成本，减轻了设计者的劳动强度。它可以极为方便地实现数字系统的层次化设计这是传统设计方式无法比拟的。每个层次的设计可以用原理图输入法实现，也可以用其他方法实现，这种方法称为‘混合设计输入法’。

简述Quartus的原理图输入法的设计流程。

编辑原理图-编辑设计文件-仿真-引脚锁定-编辑下载-硬件调试