Altium Designer 的PCB连线是否漏线检测

Altium Designer 的PCB连线是否漏线检测1.打开PCB，单击Report——》Board?Information…如下图

2.然后出现如下对话框，再单击下面的“Report”按钮，如下图

3.单击后将出现下一个对话框，如下图

勾选“Routing Information”然后单击“Report”按钮，片刻将显示出布线的分析结果，如下图，图中显示有一根线未连接。

4.返回PCB界面，单击键盘上的“L”键，将顶层信号层和底层信号层、顶层丝印层和底

层丝印层后的勾去掉，隐藏这四个层，单击“OK”返回PCB窗口，如下图

在PCB窗口中将显示出一条飞线，下图红圈处所示：

Altiumdesigner仿真具体步骤

Altium designer 仿真具体步骤 1．创建工程 1）在工具栏选择File ? New ? Project ? PCB Project ，创建一个PCB工程并保存。2）在工具栏选择File ? New ? Schematic ，创建一个原理图文件并保存。 2. 例图 3. 编辑原理图 ①、放置有仿真模型的元件 根据上面的电路，我们需要用到元器件“LF411C”点击左边“Library ”标签，使用search 功能查找LF411CN找到LF411CN之后，点击“ Place LF411CN”，放置元件，若提示元件库未安装，需要安装，则点击“ yes”，如图2 : 在仿真元件之前，我们可以按“TAB键打开元件属性对话框，在“ Designator ”处填入 U1;接着查看LF411CN的仿真模型：在左下角Models列表选中Simulation，再点击“Edit ”，可查看模型的一些信息，如图 3 。 从上图可以看出，仿真模型的路径设置正确且库成功安装。点击“ Model File ”标签，可查看模型文件（若找不到模型文件，这里会有错误信息提示），如图4。 图4 点击“ Netlist Template ”标签，可以查看网表模板，如图 5 。

Altium designer 仿真具体步骤图5

至此，可以放置此元件 ②、为元件添加SIM Model文件 用于电路仿真的Spice模型(.ckt和.mdl文件)位于Library文件夹的集成库中，我们使用时要注意这些文件的后缀。模型名称是模型连接到SIM模型文件的重要因素，所以要确 保模型名称设置正确。查找Altium 集成库中的模型文件步骤如下：点击Library 面板的Search 按钮，在提示框中填入：HasModel('SIM','*',False) 进行搜索；若想更具体些可填入：HasModel('SIM','*LF411*',False) 。 若我们不想让元件使用集成库中提供的仿真模型，而想用别的模型代替，我们最好将别的模型文件复制到我们的目标文件夹中。 如果我们想要用的仿真模型在别的集成库中，我们可以： 1) 点击File ? Open ，打开包含仿真模型的库文件(.intlib) 。 2) 在输出文件夹(打开集成库时生成的文件夹)中找到仿真文件，将其复制到我们自己的工程文件夹中，之后我们可以进行一些修改。 复制好模型文件，再为元器件添加仿真模型。为了操作方便，我们直接到安装目录下的“Examples'CircuitSimulation'Filter ”文件夹中，复制模型文件“ LF411C.ckt” 到自己的工程文件夹中，接下来的步骤： 1) 在Project 面板中，右击工程，选择“ Add Existing to Project ”，将模型文件添加到本工程中。 2) 双击元件U1,打开元件属性对话框，在Model列表中选择Simulation，点击Remove按钮，删除原来的仿真模型。

pcb走线时延估算方法.doc

信号在PCB走线中传输时延(上) 来源：一博科技更新时间：2014-2-15 摘要：信号在媒质中传播时,其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号的传输速度就与板材DK（介电常数）,信号模式,信号线与信号线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高,对时序要求较高的源同步信号的时序裕量越来越少,因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK,串扰,过孔,蛇形绕线等因素对信号时延的影响。 关键词：传输时延, 有效介电常数,串扰DDR 奇偶模式 1.引言 信号要能正常工作都必须满足一定的时序要求,随着信号速率升高,数字信号的发展经历了从配合步时钟到源同步时钟以及串行（serdes）信号。在当今的消费类电子,通信服务器等行业,源同步和串行信号占据了很大的比重。串行信号比如常见PCIE,SAS,SATA,QPI,SFP+,XUAI,10GBASE-KR等信号,源 同步信号比如DDR信号。 串行信号在发送端将数据信号和时钟（CLK）信号通过编码方式一起发送,在接收端通过时钟数据恢复（CDR）得到数据信号和时钟信号。由于时钟数据在同一个通道传播,串行信号对和对之间在PCB上传输延时要求较低,主要依靠锁相环（PLL）和芯片的时钟数据恢复效用。 源同步时钟主要是DDR信号,在DDR设计中,DQ（数据）信号参考DQS（数据选通）信号,CMD（命令）信号和CTL（控制）信号参考CLK（时钟）信号,由于DQ的速率是CMD&CTL信号速率2倍,所以DQ信号和DQS信号之间的传输延时要求比CMD&CTL和CLK之间的要求更高。目前市场上主流的为DDR1/ DDR2/ DDR3。DDR4预计在2015年将成为消费类电子的主要设计,随着DDR信号速率的不断提高,在DDR4设计中特别是DQ和DQ S之间传输时延对设计者提出更高的挑战。 在PCB设计的时候为了时序的要求需要对源同步信号做一些等长,一些设计工程师忽略了这个信号等长其实是一个时延等长,或者说是一个‘时间等 长’。 2.传输时延简介 Time delay又叫时延(TD),通常是指电磁信号或者光信号通过整个传输介质所用的时间。在传输线上的时延就是指信号通过整个传输线所用的时间。 Propagation delay又叫传播延迟(PD),通常是指电磁信号或者光信号在单位长度的传输介质中传输的时间延迟,与“传播速度”成反比例（倒数）关系, 单位为“Ps/inch”或“s/m”。 从定义中可以看出时延=传播延迟*传输长度(L) 其中 v 为传播速度,单位为inch/ps或m/s c 为真空中的光速（3X108 m/s） εr 为介电常数 PD 为传播延迟,单位为Ps/inch或s/m TD 为信号通过长度为L的传输线所产生的时延 L为传输线长度,单位为inch或m 从上面公式可以知道,传播延迟主要取决于介质材料的介电常数,而传播时延取决于介质材料的介电常数、传输线长度和传输线横截面的几何结构（几何结构决定电场分布,电场分布决定有效介电常数）。严格来说,不管是延迟还是时延都取决于导体周围的有效介电常数。在微带线中,有效介电常数受横截面的几何结构影响比较大；而串扰,其有效介电常数受奇偶模式的影响较大；不同绕线方式有效介电常数受其绕线方式的影响。

PCB布线技巧

高频电路PCBA布局设计的注意事项：电子元器件的布局和走线 1布局的设计 Protel虽然具有自动布局的功能,但并不能完全满足高频电路的工作需要,往往要凭借设计者的经验,根据具体情况,先采用手工布局的方法优化调整部分元器件的位置,再结合自动布局完成PCB的整体设计。布局的合理与否直接影响到产品的寿命、稳定性、EMC(电磁兼容)等,必须从电路板的整体布局、布线的可通性和PCB的可制造性、机械结构、散热、EMI(电磁干扰)、可靠性、信号的完整性等方面综合考虑。 一般先放置与机械尺寸有关的固定位置的元器件,再放置特殊的和较大的元器件,最后放置小元器件。同时,要兼顾布线方面的要求,高频元器件的放置要尽量紧凑,信号线的布线才能尽可能短,从而降低信号线的交叉干扰等。 1.1与机械尺寸有关的定位插件的放置 电源插座、开关、PCB之间的接口、指示灯等都是与机械尺寸有关的定位插件。通常，电源与PCB之间的接口放到PCB的边缘处,并与PCB边缘要有3mm～5mm的间距;指示发光二极管应根据需要准确地放置;开关和一些微调元器件,如可调电感、可调电阻等应放置在靠近PCB边缘的位置,以便于调整和连接;需要经常更换的元器件必须放置在器件比较少的位置,以易于更换。 1.2特殊元器件的放置 大功率管、变压器、整流管等发热器件,在高频状态下工作时产生的热量较多,所以在布局时应充分考虑通风和散热,将这类元器件放置在PCB上空气容易流通的地方。大功率整流管和调整管等应装有散热器,并要远离变压器。电解电容器之类怕热的元件也应远离发热器件,否则电解液会被烤干,造成其电阻增大,性能变差,影响电路的稳定性。 易发生故障的元器件,如调整管、电解电容器、继电器等,在放置时还要考虑到维修方便。对经常需要测量的测试点,在布置元器件时应注意保证测试棒能够方便地接触。 由于电源设备内部会产生50Hz泄漏磁场,当它与低频放大器的某些部分交连时,会对低频放大器产生干扰。因此,必须将它们隔离开或者进行屏蔽处理。放大器各级最好能按原理图排成直线形式,如此排法的优点是各级的接地电流就在本级闭合流动,不影响其他电路的工作。输入级与输出级应当尽可能地远离,减小它们之间的寄生耦合干扰。 考虑各个单元功能电路之间的信号传递关系,还应将低频电路和高频电路分开,模拟电路和数字电路分开。集成电路应放置在PCB的中央,这样方便各引脚与其他器件的布线连接。 电感器、变压器等器件具有磁耦合,彼此之间应采用正交放置,以减小磁耦合。另外,它们都有较强的磁场,在其周围应有适当大的空间或进行磁屏蔽,以减小对其他电路的影响。 在PCB的关键部位要配置适当的高频退耦电容,如在PCB电源的输入端应接一个10μF～100μF的电解电容,在集成电路的电源引脚附近都应接一个0.01pF左右的瓷片电容。有些电路还要配置适当的高频或低频扼流圈,以减小高低频电路之间的影响。这一点在原理图设计和绘制时就应给予考虑,否则也将会影响电路的工作性能。 元器件排列时的间距要适当,其间距应考虑到它们之间有无可能被击穿或打火。 含推挽电路、桥式电路的放大器,布置时应注意元器件电参数的对称性和结构的对称性,使对称元器件的分布参数尽可能一致。 在对主要元器件完成手动布局后,应采用元器件锁定的方法,使这些元器件不会在自动布局时移动。即执行Editchange命令或在元器件的Properties选中Locked就可以将其锁定不再移动。 1.3普通元器件的放置 对于普通的元器件,如电阻、电容等,应从元器件的排列整齐、占用空间大小、布线的可通性和焊接的方便性等几个方面考虑,可采用自动布局的方式。 2布线的设计

AltiumDesigner设计报错问题总结

AltiumDesigner设计报错问题总结 在编译原理图时，引脚和连线旁边出现很多红线，提示error： signalwithnodriver。 原理图没有加入到Project里。 第一次导入没问题，但是改了个元件的封装，在更新一下（Design—UpdateSCH），点击导入时出现UnkownPin。。。 解决方案一： 把第一张PCB删掉，新建一个PCB再倒入。 解决方案二： 把改过的元件在PCBxx删除，再倒入。 以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。 用altiumdesigner画完图编译后，出现几百警告，几乎的所有的都是Offgridpin画的图在项目中去编译，的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。 你的元件没有在原理图上真正形成电气上的连接。 你的元件库没有被软件别。没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。 是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决！！! 双面板应该都有哪些Layer? TopLayer顶层铜皮，双面板必须要BottomLayer底层铜皮，双面板必须要TopOverLayer顶层丝印，一般需要，也有节约成本不做的。

BottomOverLayer底层丝印，一般不需要，底层放原件的话，也可以加。 Top/BottomSoldermask顶层底层阻焊层，就是“绿油”，一般需要，也有节约成本不做的。 Mechinica机械层，板边以及板内开槽，1无金属化，4有金属化。 Keepout禁止布线区域，不自动布线的话可以不要。 然而中国的现实是用Keepout做板框成了行规，你要正规地给他们机械层往往还不会做了。 Top/BottomPastemask顶层底层钢板层，如果要批量焊接SMD器件的板子，需要定做钢板，这两层不在PCB上，是生产需要的工装.Multilayer多层，在所有层上都存在的东西，比如直插器件的焊盘，这层一般是必须的，不要试图关闭它。 在用Altiumdesign进行规则检测的时候出现Un-RoutedNetConstraint错误这是什么意思啊怎么解决Un-RoutedNetConstraint： 该规则用于检测网络布线的完成状态。网络布线的完成状态定义为（已经完成布线的连线）/（连线的总数）×100%。即检查没有布线的网络。 设计规则“Electrical”——电气规则类。 “Routing”——布线规则类。 “SMT”——SMT元件规则类。 “Mask”——阻焊膜规则类。 “Plane”——内部电源层规则类。 “Testpoint”——测试点规则类。 “Manufacturing”——制造规则类。 “HighSpeed”——高速电路规则类。“Placement”——布局规则类。

PCB布线技巧

.信号完整性（Signal Integrity）：就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。 2.传输线（Transmission Line）：由两个具有一定长度的导体组成回路的连接线,我们称之为传输线,有时也被称为延迟线。 3.集总电路（Lumped circuit）：在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个元件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。 4.分布式系统(Distributed System)：实际的电路情况是各种参数分布于电路所在空间的各处,当这种分散性造成的信号延迟时间与信号本身的变化时间相比已不能忽略的时侯,整个信号通道是带有电阻、电容、电感的复杂网络,这就是一个典型的分布参数系统。 5.上升/下降时间（Rise/Fall Time）：信号从低电平跳变为高电平所需要的时间,通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间,记为Tr。 6.截止频率（Knee Frequency）：这是表征数字电路中集中了大部分能量的频率范围（0.5/Tr）,记为Fknee,一般认为超过这个频率的能量对数字信号的传输没有任何影响。 7.特征阻抗（Characteristic Impedance）：交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗就被称为特征阻抗,也称为浪涌阻抗,记为Z0。可以通过传输线上输入电压对输入电流的比率值(V/I)来表示。 8.传输延迟（Propagation delay）：指信号在传输线上的传播延时,与线长和信号传播速度有关,记为tPD。 9.微带线（Micro-Strip）：指只有一边存在参考平面的传输线。 10.带状线（Strip-Line）：指两边都有参考平面的传输线。 11.趋肤效应（Skin effect）：指当信号频率提高时,流动电荷会渐渐向传输线的边缘靠近,甚至中间将没有电流通过。与此类似的还有集束效应,现象是电流密集区域集中在导体的内侧。 12.反射（Reflection）：指由于阻抗不匹配而造成的信号能量的不完全吸收,发射的程度可以有反射系数ρ表示。 13.过冲/下冲（Over shoot/under shoot）：过冲就是指接收信号的第一个峰值或谷值超过设定电压——对于上升沿是指第一个峰值超过最高电压;对于下降沿是指第一个谷值超过最低电压,而下冲就是指第二个谷值或峰值。 14.振荡：在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。振荡根据表现形式可分为振铃（Ringing）和环绕振荡,振铃为欠阻尼振荡,而环绕振荡为过阻尼振荡。 匹配（Termination）：指为了消除反射而通过添加电阻或电容器件来达到阻抗一致的效果。因为通常采用在源端或终端,所以也称为端接。 15.串扰：串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰,这种干扰是由于传输线之间的互感和互容引起的。 信号回流（Return current）：指伴随信号传播的返回电流。 16.自屏蔽（Self shielding）：信号在传输线上传播时,靠大电容耦合抑制电场,靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。 17.前向串扰（Forward Crosstalk）：指干扰源对牺牲源的接收端产生的第一次干扰,也称为远端干扰(Far-end crosstalk)。 18.后向串扰（Forward Crosstalk）：指干扰源对牺牲源的发送端产生的第一次干

AltiumDesigner使用教程

A l t i u m D e s i g n e r使 用教程 -CAL-FENGHAI.-(YICAI)-Company One1

设计并生成PCB 根据WEBENCH生成的电源原理图，就可以在AltiumDesigner中画出设计电路的原理图和PCB图。 1.Ultra Librarian的安装和使用 1)在TI官网下载并安装Ultral Librarian并安装，下载地址：。 2)在TI官网找到要使用的芯片，在“符号和封装”项目下点击下载CAD文件（后缀 为.bxl），如下图所示： 3)打开Ultral Librarian软件，首先点击“Load Data”装载刚刚下载.bxl文件，在选择“Se lect Tools”中的“Altium Designer”，最后点击“Export to Selected Tools”。如下图所示：

4)随后会生成一个.txt文档，如下图所示。其中红色方框表示生成的PCB库和原理图所 在位置。 5)打开红色方框中的路径，里面有一个“”，用AltiumDesigner打开，如下图所示。

6)双击图中的1，在点击图中的2，会出现以下界面： 7)选择生成Ultral Librarian生成的文件夹中的“.txt”文件，然后点击“Start Import”那么就生 成了所需芯片的封装和原理图的库，只要在原件库中安装即可使用。如下图所示： 注意：这里生成的PCB库和原理图库首次打开可能会没有，解决的方法是先关闭然后再打开就可以了。

2.设计电路原理图 1)打开AD软件，依次选择：文件->新建（new）->工程（project）->PCB工程，在建立 工程之后一定要保存工程。如下图所示： 2)在新建的PCB项目下创建原理图项目（Schematic）。 3)在库中选择相应的原件，拖入原理图，如下图所示：

PCB布局方法技巧：布线、焊盘及敷铜的设计

PCB布局方法技巧：布线、焊盘及敷铜的设计 2018-03-09 PCB布线焊盘敷铜设计 随着电子技术的进步, PCB (印制电路板)的复杂程度、适用范围有了飞速的发展。从事高频PCB的设计者必须具有相应的基础理论知识,同时还应具有丰富的高频PCB的制作经验。也就是说,无论是原理图的绘制,还是PCB 的设计,都应当从其所在的高频工作环境去考虑,才能够设计出较为理想的PCB。本文主要从高频PCB 的手动布局、布线两个方面,基于ProtelSE对在高频PCB 设计中的一些问题进行研究。 1 布局的设计 Protel 虽然具有自动布局的功能,但并不能完全满足高频电路的工作需要,往往要凭借设计者的经验,根据具体情况,先采用手工布局的方法优化调整部分元器件的位置,再结合自动布局完成PCB的整体设计。布局的合理与否直接影响到产品的寿命、稳定性、EMC (电磁兼容)等,必须从电路板的整体布局、布线的可通性和PCB的可制造性、机械结构、散热、EMI(电磁干扰) 、可靠性、信号的完整性等方面综合考虑。 一般先放置与机械尺寸有关的固定位置的元器件,再放置特殊的和较大的元器件,最后放置小元器件。同时,要兼顾布线方面的要求,高频元器件的放置要尽量紧凑,信号线的布线才能尽可能短,从而降低信号线的交叉干扰等。 1.1 与机械尺寸有关的定位插件的放置 电源插座、开关、PCB之间的接口、指示灯等都是与机械尺寸有关的定位插件。通常,电源与PCB之间的接口放到PCB的边缘处,并与PCB 边缘要有3 mm～5 mm的间距;指示发光二极管应根据需要准确地放置;开关和一些微调元器件,如可调电感、可调电阻等应放置在靠近PCB 边缘的位置,以便于调整和连接;需要经常更换的元器件必须放置在器件比较少的位置,以易于更换。 1.2 特殊元器件的放置 大功率管、变压器、整流管等发热器件,在高频状态下工作时产生的热量较多,所以在布局时应充分考虑通风和散热,将这类元器件放置在PCB上空气容易流通的地方。大功率整流管和调整管等应装有散热器,并要远离变压器。电解电容器之类怕热的元件也应远离发热器件,否则电解液会被烤干,造成其电阻增大,性能变差,影响电路的稳定性。 易发生故障的元器件,如调整管、电解电容器、继电器等,在放置时还要考虑到维修方便。对经常需要测量的测试点,在布置元器件时应注意保证测试棒能够方便地接触。 由于电源设备内部会产生50 Hz泄漏磁场,当它与低频放大器的某些部分交连时,会对低频放大器产生干扰。因此,必须将它们隔离开或者进行屏蔽处理。放大器各级最好能按原理图排成直线形式,如此排法的优点是各级的接地电流就在本级闭合流动,不影响其他电路的工作。输入级与输出级应当尽可能地远离,减小它们之间的寄生耦合干扰。

(完整)AltiumDesigner总结,推荐文档

Protel ----Altium Designer 经过对Protel的学习，让我了解到了protel在电子方面的诸多优点。使我认识到了学习这门课程给我们带来的各种好处。虽然在学习时遇到了不少的困难，但在老师和同学的帮助下，种种困难都迎刃而解，让我更加的体会到了学习的乐趣。Protel软件在电路板设计方面给用户带来了许多的方便之处，是一项精密的技术软件。他对设计者的知识要求也很高，是上层知识分子工作的得力助手。尤其是对设计者的英语水平要求较高，因为在操作环境中，它是全英的，若英语水平太低，则无法熟练地操作好它。也就是说要学好Protel，还需要较好的英语基础！ 以下为Altium Designer系统的简介： ●多工程 控制模块包括3个要素：电路板和包含了组合逻辑电路、处理器以及面向处理器的嵌入式应用程序的FPGA设计。 在Altium Designer中，用户所创造的每一个设计都是一个工程。每一类工程将由它所执行的功能来决定。在创建过程中，用户可以把它们存储在同一个设计工作空间中，以便能同时看到是所有的设计文档以及同时对不同的工程进行操作。 工程设计的所有文档必须保存在版本控制系统中。Altium Designer使这个过程变得很容易。控制面板上不仅显示了各个文档名，还包括了这些文档的状态。同时，用户也可以使用物理差异检测工具来寻找不同版本的PCB设计差异。 ●绘制原理图 Altium Designer提供了方框图的绘制以及工程层次间的连接。顶层的原理图看起来就跟用户自己画的方框图一样，每个框图都用一个指向独立原理图或者一组原理图的“图表符”来表示。信号通过连接线或总线在图纸符号中传输，然后通过图表符间的连线传到其他子图纸的端口。画出顶层原理图后，用户可以为每个图表符设计完整的功能电路。同步功能使用户能够很容易地保持设计层次的完整性和准确性。 ●元件库 Altium的库研发中心提供了超过60 000种元器件，而且允许将集成元件库链接到外部元件控制系统中，使设计者能够准确、直接地监督元件库的更新

信号在PCB走线中传输时延

信号在PCB走线中传输时延 摘要：信号在媒质中传播时，其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号的传输速度就与板材DK（介电常数），信号模式，信号线与信号线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，串扰，过孔,蛇形绕线等因素对信号时延的影响。 关键词：传输时延, 有效介电常数，串扰DDR 奇偶模式 1.引言 信号要能正常工作都必须满足一定的时序要求，随着信号速率升高，数字信号的发展经历了从共同步时钟到源同步时钟以及串行（serdes）信号。在当今的消费类电子，通信服务器等行业，源同步和串行信号占据了很大的比重。串行信号比如常见PCIE，SAS，SATA，QPI，SFP+，XUAI，10GBASE-KR等信号，源同步信号比如DDR信号。 串行信号在发送端将数据信号和时钟（CLK）信号通过编码方式一起发送，在接收端通过时钟数据恢复（CDR）得到数据信号和时钟信号。由于时钟数据在同一个通道传播，串行信号对和对之间在PCB上传输延时要求较低，主要依靠锁相环（PLL）和芯片的时钟数据恢复功能。 源同步时钟主要是DDR信号，在DDR设计中，DQ（数据）信号参考DQS（数据选通）信号，CMD（命令）信号和CTL（控制）信号参考CLK（时钟）信号，由于DQ的速率是CMD&CTL信号速率2倍，所以DQ 信号和DQS信号之间的传输延时要求比CMD&CTL和CLK之间的要求更高。目前市场上主流的为DDR1/ DDR2/ DDR3。DDR4预计在2015年将成为消费类电子的主要设计，随着DDR信号速率的不断提高，在DDR4设计中特别是DQ和DQS之间传输时延对设计者提出更高的挑战。 在PCB设计的时候为了时序的要求需要对源同步信号做一些等长，一些设计工程师忽略了这个信号等长其实是一个时延等长，或者说是一个‘时间等长’。 2.传输时延简介 Time delay又叫时延(TD)，通常是指电磁信号或者光信号通过整个传输介质所用的时间。在传输线上的时延就是指信号通过整个传输线所用的时间。 Propagation delay又叫传播延迟(PD)，通常是指电磁信号或者光信号在单位长度的传输介质中传输的时间延迟，与“传播速度”成反比例（倒数）关系，单位为“Ps/inch”或“s/m”。

Altiumdesigner规则检查常出的问题汇总

A l t i u m d e s i g n e r规则 检查常出的问题汇总 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#

Altium designer 规则检查常出的问题汇总 1．Rule Violations Count 违反数 2．Short-Circuit Constraint (Allowed=No) (All),(All) 短路约束=不允许)(全部),(全部) 3．Un-Routed Net Constraint ( (All) ) 26 Un-Routed净约束(所有)26岁 4．Clearance Constraint (Gap=9mil) (All),(All) 间隙约束(间隙= 9 mil)(全部),(全部) 5．Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (Conductor Width=10mil) (Air Gap=10mil) (Entries=4) (All) 功率平面连接规则(救济连接)(扩展= 20 mil)(导体宽= 10 mil)(气隙= 10 mil)(条目= 4)(全部)0 6．Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (All) 宽度约束(Min = 8 mil)( Max= 20 mil)(优先15例mil)(全部) 问题应该出在你设置和实际的冲突，你的Protel所设置的最小线宽是25mil，最大线宽也是25mil，默认线宽还是25mil，这本没错，但可能是你的某根GND线不是25mil，或者你用了覆铜，而覆铜的线条（Track Width）也不是25mil，所以才出错！建议在Design 的Rule里设置一下Width Constraint的最大和最小线宽，调整到合适范围，就不会报错了。 7．Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All) 高度约束(Min = 0 mil)( Max = 1000 mil)(优先= 500 mil)(全部) 8．Hole Size Constraint (Min=1mil) (Max=150mil) (All) 孔尺寸约束(Min = 1 mil)( Max = 150 mil)(全部) 修改尺寸，设计孔大于你设置的规则的值 9．Hole To Hole Clearance (Gap=6mil) (All),(All) 洞孔间隙(间隙= 6 mil)(全部),(全部) 引脚安全间距问题，一般是封装的问题，如果确定封装没问题，这个错误基本你可以忽略。10．Minimum Solder Mask Sliver (Gap=1mil) (All),(All) 最低焊接面罩银(间隙= 1 mil)(全部),(全部) 你的某个元件的焊盘间距大于1mil，你可以选择该规则或者把封装中的焊盘间距改大一点。11．Silkscreen Over Component Pads (Clearance=1mil) (All),(All) 丝网印刷在组件垫(许可= 1 mil)(全部),(全部) 顶层丝印与元件焊盘距离近（小于1mil） 按D、R将规则中的Silkscreen Over Component Pads 改小一些就可以了 12．Silk to Silk (Clearance=1mil) (All),(All) 丝印丝印(间隙= 1 mil)(全部),(全部) 两个丝印之间的距离太近，这个错误可以忽略 13．Net Antennae (Tolerance=0mil) (All) 网络天线(耐受= 0 mil)(全部) 14．Clearance Constraint (Gap=6mil) (InComponent(U1)),(All) 间隙约束(间隙= 6 mil)(InComponent(U1)),(所有)

PCB布线规范(华为)

A. 创建网络表 1. 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。 2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。 3. 确定器件的封装（PCB FOOTPRINT）． 4. 创建PCB板根据单板结构图或对应的标准板框, 创建PCB设计文件； 注意正确选定单板坐标原点的位置，原点的设置原则： A. 单板左边和下边的延长线交汇点。 B. 单板左下角的第一个焊盘。 板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计要求。 B. 布局 1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。 3. 综合考虑PCB性能和加工的效率选择加工流程。 加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。 4. 布局操作的基本原则 A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局． B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分． D. 相同结构电路部分，尽可能采用“对称式”标准布局； E. 按照均匀分布、重心平衡、版面美观的标准优化布局； F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。 G. 如有特殊布局要求，应双方沟通后确定。

DXP复习

1. Protel DXP2004 中的仿真元件库有哪些？怎样加载到系统中来？ 2. 简述元件在PCB板上布局和布线的总体原则。3．什么是飞线？飞线与导线的区别？ 4. 层次原理图的作用？说明层次原理图的几种设计方法。 5. 网络表是否一定从原理图生成？网络表的主要作用是什么？网络表文件从结构上分为哪几部分？ 6. 请说出PCB设计的三种方法，以及各种方法的优缺点。 7. 请描述如何建立自己的原理图图纸模板，如何调用它。 8. 在印制电路板的选项设置中，可以设置哪几类网格，每类网格的作用是什么？ 2. 设计PCB有哪几种方法？各自优缺点如何？ 3. 原理图仿真的基本流程是什么？仿真要遵循哪些原则？ 4. 简单描述，在手动规划PCB寸，要进行哪几步设置？每步需要注意什么？ 5. 层次原理图的作用？说明层次原理图的几种设计方法。 6. 网络表是否一定从原理图生成？网络表的主要作用是什么？网络表文件从结构上分为哪几部分？ 7. PCB设计完成后，可以生成哪些报表？ 1. Protel DXP 2004 中的仿真元件库有哪些？怎样加载到系统中来 仿真信号源元件库，仿真专用函数元件库，仿真数学函数元件库，信号仿真传输线元件库。

执行Design'Browes Libary 命令，调出元件库编辑管理器，在管理器中 点击"Libaries... ”按钮，弹出Available Libaries 对话框。在对话框中点击“ In stall... ”按钮，系统弹出Libary文件夹中的库文件列表，选择 要加载的库文件安装即可。 2. 简述元件在PCB板上布局和布线的总体原则。 布局：1.元件排列规则，元件平行排列，均匀整齐紧凑的排列在PCB板上，尽量减少和缩短各元件之间的引线和连线 2.按照信号走向布局原则，便于 信号流通，并使信号尽可能保持一致方向，易于焊接和批量生 3.防止电磁 干扰4. 抑制热干扰5.可调元件的布局 1. 布线：连线精简，安全载流，电磁抗干扰，环境效应，安全工作，组装方便规范，经济等原则。 安全间距允许值10mil，布线拐角45度，布线层确定（顶层垂直，底层水平），布线优先级设置为2,以布线的总线长最短为设计原则，过孔类型 （孔径20mil，宽度40mil）走线宽度（电源接地线为20mil,其他为10mil）. 3. 什么是飞线？飞线与导线的区别？ 飞线是在引入网络表后，系统根据规则生成的，用来指引布线的一种连线。 飞线与导线是有本质的区别的。飞线只是一种形式上的连线，它只是形式上表示出各个焊点间的连接关系，没有电气的连接意义。导线则是根据飞线指示的焊点间连接关系布置的，具有电气连接意义的连接线路。 5.网络表是否一定从原理图生成？网络表的主要作用是什么？网络表文件 从结构上分为哪几个部分？ 不是。可以从原理图获得，也可以按规则自己编写。 作用：1.网络表文件可支持印制电路板设计的自动布线及电路模拟程序。 2可以与印制电路板中得到的网络表进行比较，核对查错。 7.请描述如何建立自己的原理图图纸模板，如何调用它？ 1、建立PCB项目文件，并建立原理图文件图纸，然后建一个图纸模板 2、执行菜单命令Desig n/Optio ns ，设置图纸大小 3、在sheet options 选项卡的options 中设置图幅方向为水平选中show border显示板边框线，单击0K按钮 4、按照标准尺寸要求，放置图框线，绘制图框及标题栏格线 5、放置文本内容 6、保存模板文件 7、若想在原理图纸中调用此模板，执行菜单命令Desig n/Template/Set Template File Name 8、在印制电路板的选项设置中，可以设置那几类网络，每类网络的作用是什么？ 工作层设置：决定PCB设计工作能否正常进行。 参数设置：为用户设定个性化的设计环境。 2. 设计PCB有哪几种方法？各自优缺点如何？ 1. 全自动设计，优点：设计的周期短，缺点：因为布局和走线的策略都是利用人工智能判断设计的，但目前人工智能技术还不够完善。

完整AltiumDesigner总结推荐文档

Protel -- Altium Designer 经过对Protel 的学习，让我了解到了protel 在电子方面的诸多优点。使我认识到了学习这门课程给我们带来的各种好处。虽然在学习时遇到了不少的困难，但在老师和同学的帮助下，种种困难都迎刃而解，让我更加的体会到了学习的乐趣。Protel 软件在电路板设计方面给用户带来了许多的方便之处，是一项精密的技术软件。他对设计者的知识要求也很高，是上层知识分子工作的得力助手。尤其是对设计者的英语水平要求较高，因为在操作环境中，它是全英的，若英语水平太低，则无法熟练地操作好它。也就是说要学好Protel ，还需要较好的英语基础！ 以下为Altium Designer 系统的简介： 多工程 控制模块包括3 个要素：电路板和包含了组合逻辑电路、处理器以及面向处理器的嵌入式应用程序的FPGAS计。 在Altium Designer 中，用户所创造的每一个设计都是一个工程。每一类工程将由它所执行的功能来决定。在创建过程中，用户可以把它们存储在同一个设计工作空间中，以便能同时看到是所有的设计文档以及同时对不同的工程进行操作。 工程设计的所有文档必须保存在版本控制系统中。Altium Designer 使这个过程变得很容易。控制面板上不仅显示了各个文档名，还包括了这些文档的状态。同时，用户也可以使用物理差异检测工具来寻找不同版本的PCB设计差异。 绘制原理图 Altium Designer 提供了方框图的绘制以及工程层次间的连接。顶层的原理图看起来就跟用户自己画的方框图一样，每个框图都用一个指向独立原理图或者一组原理图的“图表符”来表示。信号通过连接线或总线在图纸符号中传输，然后通过图表符间的连线传到其他子图纸的端口。画出顶层原理图后，用户可以为每个图表符设计完整的功能电路。同步功能使用户能够很容易地保持设计层次的完整性和准确性。 元件库 Altium 的库研发中心提供了超过60 000种元器件，而且允许将集成元件库链接到外部元件控制系统中，使设计者能够准确、直接地监督元件库的更新 和设计文档的改变 网络连线 Altium Designer 提供了网络标识符，该功能使用户可以用简洁明了的方法来连接

pcb线宽计算

PCB布线原则(一) 连线精简原则 连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。 安全载流原则 铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。 印制导线最大允许工作电流（导线厚50um，允许温升10℃） 导线宽度（Mil）导线电流（A） 101 15 1.2 20 1.3 25 1.7 30 1.9 50 2.6 75 3.5 100 4.2 2007.0 2508.3 相关的计算公式为： I=KT0.44A0.75 其中: K为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048； T为最大温升，单位为℃; A为覆铜线的截面积，单位为mil（不是mm，注意）； I为允许的最大电流，单位是A。 电磁抗干扰原则 电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。 一、通常一个电子系统中有各种不同的地线，如数字地、 逻辑地、系统地、机壳地等，地线的设计原则如下：

1、正确的单点和多点接地 在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。 2、数字地与模拟地分开 若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。 一般数字电路的抗干扰能力比较强，例如TTL电路的噪声容限为0.4~0.6V，CMOS电路的噪声容限为电源电压的0.3~0.45倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。 3、接地线应尽量加粗 若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。 4、接地线构成闭环路 只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。 二、配置退藕电容 PCB设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：

PCB布局与布线方法技巧

1 布局的设计 Protel 虽然具有自动布局的功能,但并不能完全满足高频电路的工作需要,往往要凭借设计者的经验,根据具体情况,先采用手工布局的方法优化调整部分元器件的位置,再结合自动布局完成PCB的整体设计。布局的合理与否直接影响到产品的寿命、稳定性、EMC (电磁兼容)等,必须从电路板的整体布局、布线的可通性和PCB的可制造性、机械结构、散热、EMI(电磁干扰) 、可靠性、信号的完整性等方面综合考虑。 一般先放置与机械尺寸有关的固定位置的元器件,再放置特殊的和较大的元器件,最后放置小元器件。同时,要兼顾布线方面的要求,高频元器件的放置要尽量紧凑,信号线的布线才能尽可能短,从而降低信号线的交叉干扰等。 1.1 与机械尺寸有关的定位插件的放置 电源插座、开关、PCB之间的接口、指示灯等都是与机械尺寸有关的定位插件。通常,电源与PCB之间的接口放到PCB的边缘处,并与PCB 边缘要有3 mm～5 mm的间距;指示发光二极管应根据需要准确地放置;开关和一些微调元器件,如可调电感、可调电阻等应放置在靠近PCB 边缘的位置,以便于调整和连接;需要经常更换的元器件必须放置在器件比较少的位置,以易于更换。 1.2 特殊元器件的放置 大功率管、变压器、整流管等发热器件,在高频状态下工作时产生的热量较多,所以在布局时应充分考虑通风和散热,将这类元器件放置在PCB上空气容易流通的地方。大功率整流管和调整管等应装有散热器,并要远离变压器。电解电容器之类怕热的元件也应远离发热器件,否则电解液会被烤干,造成其电阻增大,性能变差,影响电路的稳定性。 易发生故障的元器件,如调整管、电解电容器、继电器等,在放置时还要考虑到维修方便。对经常需要测量的测试点,在布置元器件时应注意保证测试棒能够方便地接触。 由于电源设备内部会产生50 Hz泄漏磁场,当它与低频放大器的某些部分交连时,会对低频放大器产生干扰。因此,必须将它们隔离开或者进行屏蔽处理。放大器各级最好能按原理图排成直线形式,如此排法的优点是各级的接地电流就在本级闭合流动,不影响其他电路的工作。输入级与输出级应当尽可能地远离,减小它们之间的寄生耦合干扰。 考虑各个单元功能电路之间的信号传递关系,还应将低频电路和高频电路分开,模拟电路和数字电路分开。集成电路应放置在PCB的中央,这样方便各引脚与其他器件的布线连接。 电感器、变压器等器件具有磁耦合,彼此之间应采用正交放置,以减小磁耦合。另外,它们都有较强的磁场,在其周围应有适当大的空间或进行磁屏蔽,以减小对其他电路的影响。 在PCB的关键部位要配置适当的高频退耦电容,如在PCB电源的输入端应接一个10μF～100 μF的电解电容,在集成电路的电源引脚附近都应接一个0.01 pF左右的瓷片电容。有些电路还要配置适当的高频或低频扼流圈,以减小高低频电路之间的影响。这一点在原理图设