文档库 最新最全的文档下载
当前位置:文档库 › Cadence 原理图库设计

Cadence 原理图库设计

Cadence 原理图库设计
Cadence 原理图库设计

Cadence原理图库设计

一.工具及库文件目录结构

Cadence提供Part Developer库开发工具供大家建原理图库使用。

Cadence 的元件库必具备如下文件目录结构为:

Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table)

Sym_1:存放元件符号

Entity:存放元件端口的高层语言描述

Chips:存放元件的物理封装说明和属性

Part-table:存放元件的附加属性,用于构造企业特定部件

我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。

二.定义逻辑管脚

在打开或新建的Project Manager中,如图示,打开Part Developer。

然后出现如下画面,

点击Create New,下图新菜单中提示大家选择库路径,新建库元件名称及器件类型。

点击ok后,Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。

标量管脚在符号中有确定位置,便于检查信号与管脚的对应,但矢量管脚却可使原理图更简洁,适用于多位

总线管脚。

点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式(A1; 1A; 1A1)进行选择,一但选定,编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。

管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。

按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效,点击ADD即可加入新的管脚。

(注:不论是标量或矢量管脚,均可采用集体输入,如在Pin Names栏可输入A1-A8, 1C-16C)

三.加入封装相关信息

点击Packages,按右键,选择New,出现如下画面。

在Gerneral的各项填入相关信息,选择Specify Package Type可指定封装类型,在Reference Designator中填入

或选择位号标识,JEDEC_TYPE和ALT_SYMBOLS分别可填入对应的PCB封装类型及替代封装。

Physical Pin Mapping对话框涉及PCB封装与原理图库符号的管脚对应问题:

1, 如果在General中没指定JEDEC_TYPE,可通过Add Manually方式加入封装管脚,选择Add Manually,点击Pin Numbers,出现Add Physical Pin Numbers对话框,选择Nuneric,输入需要加的管脚或集体输入比如1-20,即可把1到20的管脚均罗列到Physical Pins栏内。

如果在General中指定了JEDEC_TYPE,管脚可以直接从封装中提取。

在Logical栏选择逻辑管脚,在Physical Pins栏内选择相应封装管脚,点击Map,即可实现从原理图符号到PCB

封装的管脚映射,如下图。

对于多行列封装,可能存在A1-A10,B1-B10,C1-C10这样的管脚,我们在加入Physical Pins之前,应在Add Physical Pin Numbers对话框中选择Grid阵列输入,如下图。

2, 如果在General中指定了JEDEC_TYPE,在Physical Pin Mapping对话框中允许我们通过封装库中已有封装的既定管脚来实现管脚映射。在Physical Pin Mapping对话框中选择Extract From Footprint,点击Pin Numbers后即可把已有封装的管脚罗列到Physical Pins栏内。余下的映射操作同上。学会使用这个对两者之间的对应关系有好处。

四.创建元件符号图

在Part Developer编辑器主界面选择Symbols按右键选择New,将出现如下界面提示我们选择建立一个单部件元件还是多部件元件,多部件元件允许我们把元件符号拆成几个部份分别表示物理封装的一部份,在元件管脚非常多时比较适用。多部件元件与单部件元件的创建方法类似,我们就以单部件元件为例。

选择All Pin,然后点击Next,则出现如下画面。

上图中第一项Logical表示只把逻辑管脚体现在符号中,隐含电源和地;第二项Logic+Power+Ground

表示把三者都体现在符号中,第三项Logic,Power+Ground表示把三者分别用两个符号来表示,少用。如果选择第一项则一定要通过POWER_GROUP属性来定义电源和地。

点击Next,则出现如下画面。

此表提示我们可以更改或新建封装类型,如不想更改和新建,则点击Modify Existing Package后不更改内容。点击Next,出现如下画面,点击Finish,完成符号的初步编辑。

如果选择了电源和地的隐含方式,需要在Symbols的属性栏的Additional Properties内加Power_Group属性如下图示,注意对齐方式及可见性的选择。

选择Symbol Properties的Symbol Pins对话框,还可对符号中逻辑管脚的位置和次序进行编辑。如下图。

对Symbols Properties编辑完成后,可点击主菜单的sym_1按右键进入Concept-HDL,在Concept-HDL中可适当

调整管脚及文字的位置。

在Concept-HDL中编辑符号图形时,系统自动将栅格设置为0.05 2, 意思是跟踪栅格50mil,显示栅格100mil, 最好别更改这个默认值,否则在原理图设计时,会遇到麻烦。

五.创建Part-table文件

Part-table文件用于灵活构造部件以满足用户不同需要。例如我们可以在Part-table文件中重定义JEDEC_TYPE 和ALT_SYMBOLS替代曾经加入过的封装信息。

在Part Developer主界面点击Part Table Files,右键选择New后进入Ptf Editor,如下图。

在Header对话框内分别可定义Key属性,Injected属性,Global属性。在Part Rows对话框内中定义部件的属性值。

Part-table文件是一个ASCII文件,任何文本编辑器均可编写或修改该文件,注意文件内容必须符合图例格式。Example:

FILE_TYPE = MULTI_PHYS_TABLE;

PART 'AD704'

CLASS=IC

{========================================================================================}

:VENDOR_PART_NUMBER(OPT) = PART_NUMBER | JEDEC_TYPE | DESCRIPTION ;

{========================================================================================}

'AD704AR'(!) = '12100068' | 'SO16-300' | 'Vcc(max)+18V,CMRR>94.0dB,SR>0.15V/us'

'AD704AN'(!) = '12100069' | 'SO16-150' | 'Vcc(max)+18V,CMRR>94.0dB,SR>0.15V/us'

END_PART

END.

在制作Part-table文件时,最好是引用其他人的Part-table文件来修改以节省设计时间。

六.验证原理图符号库

完成符号库设计后,在Part Developer 界面选择Tools->V erify,对元件库进行检查,如果没有报错,则此元件库创建基本成功了,为了验证此元件库是否可用,我们可以新创建一个Project,打开Concept-HDL,在原理图页中调入新做的零件打包看是否能成功把元件符号转成PCB封装。

OrCAD Capture CIS Cadence原理图绘制

OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2,设置标题栏..................................... 3,创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2,修改元件库位置,新建原理图封库................. 3,原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库,放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................

Cadence原理图绘制流程

第一章设计流程 传统的硬件系统设计流程如图1-1所示,由于系统速率较低,整个系统基本工作在集中参数模型下,因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高,系统速率快速的提升,系统的实际行为和理想模型之间的差距越来越大,各设计阶段之间的影响也越来越显著。为了保证设计的正确性,设计流程也因此有所变动,如图1-2所示,主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常,减少失败的可能性。 细化并调整以上原理图设计阶段的流 程,并结合我们的实际情况,原理图设计 阶段应该包括如下几个过程: 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括,系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作,并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求,在这一阶段需要完成各部分电路具体连接方式的设计框图,同时再次确认器件的相关参数符合系统的要求,并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括:器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源(参考设计、曾验证过的设计等),参数选择说明,高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计,并充分考虑可扩展性。

在编写相关文档的的同时需要完成EPLD内部逻辑的设计,确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容,在设计中可以根据实际情况,有选择的对部分重要连线作相关仿真,也可以根据I/O的阻抗,上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。

Cadence 原理图库设计

Cadence原理图库设计 一.工具及库文件目录结构 Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为: Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性,用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。 二.定义逻辑管脚 在打开或新建的Project Manager中,如图示,打开Part Developer。 然后出现如下画面, 点击Create New,下图新菜单中提示大家选择库路径,新建库元件名称及器件类型。

点击ok后,Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。 标量管脚在符号中有确定位置,便于检查信号与管脚的对应,但矢量管脚却可使原理图更简洁,适用于多位 总线管脚。 点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式(A1; 1A; 1A1)进行选择,一但选定,编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。 管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。 按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效,点击ADD即可加入新的管脚。 (注:不论是标量或矢量管脚,均可采用集体输入,如在Pin Names栏可输入A1-A8, 1C-16C)

CAD原理图库部分

启动 Protel 99SE,用自己的名字建立一个设计数据库文件,在其中新建元件库子文件schlib1.lib,在该文档中创建下列新元件: (图中元件管脚长度为30mil(三格),每小格长度为10mil) 1、OPTOISO1图形如下: 2、TRANS5图形如下: 3、名为74139A 4.名为SCR3。 23 1

5.名为LF353A ; 3 2 1 8 4 6、名为bridge5,图中元件管脚长度为 20mil ; 01 7、名为bridge4,图中元件管脚 长度为20mil ,每小格长度为10mil ; 8、命名74LS000,图中元件管脚长度为30mil ,每小格长度为10mil ; 附图二:原理图元件74LS000 1 34 2 9.命名74LS138A ,图中元件管脚长度为30mil ,每小格长度为10mil ;

10. 元件 74LS138A 11. 原理图元件PLUS 12、原理图元件XTALB 13、元件命名为SCHOTTKY,图中每小格长度为10mil; 14、元件命名为CAP,图中每小格长度为10mil;

15、元件命名为PNP,图中每小格长度为10mil; 16、原理图元件VS A 17、在schlib1.lib库文件中建立样图所示的带有子件的新元件,元件命名为74ALS000,其中图中对应的为四个子件样图,其中第7、14脚接地和电源,网络名称为GND和VCC。

18、在schlib1.lib 库文件中建立样图3所示的的新元件,元件命名为P89LPC930。 19、schlibl.1ib 库文件中建立样图2所示的带有子件的新元件,元件命名为SN74F27D ,其中第7、14脚接地和电源,网络名称为GND 和VCC 。 20、在schlibl.1ib 库文件中建立样图3所示的新元件,元件命名为PICl6C61-04/P 。 20、在schlibl.1ib 库文件中建立样图2所示的带有子件的新元件,元件命名为CA258,其中第4、8脚接地和电源,网络名称为GND 和VCC 。 231U?A 74ALS000564 U?B 74ALS0008910U?C 74ALS0001112 13U?D 74ALS000

于博士Cadence视频教程原理图设计pdf

Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲:OrCAD Capture CIS原理图创建 第16讲 - 第26讲:Cadence Allegro PCB创建封装 第27讲 - 第36讲:Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲:Cadence Allegro PCB设置布线规则 第47讲 - 第56讲:Cadence Allegro PCB布线 第57讲 - 第60讲:Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍,学习方法,了解CADENCE软件 1.要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2.教程内容

3.软件介绍 Design Entry CIS:板级原理图工具 Design Entry HDL:设计芯片的原理图工具,板级设计不用 Layout Plus:OrCAD自带的PCB布线工具,功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate:OrCAD自带的PCB布线工具,功能不如PCB Editor强大PCB Editor:Cadence 的PCB布线工具 PCB Librarian:Cadence 的PCB封装制作工具 PCB Router:Cadence 的自动布线器 PCB SI:Cadence 的PCB信号完整性信号仿真的工具 SigXplorer:Cadence 的PCB信号完整性信号仿真的工具 4.软件列表

5.开始学习Design Entry CIS 启动:Start/Cadence SPB 16.2/Design Entry CIS 启动后,显示下图: 里面有很多选项,应该是对应不同的License 本教程使用:OrCAD Capture CIS 我个人认为:Allegro PCB Design CIS XL是所有可选程序中,功能最强大的,但不知道,强在哪里;而且本教程的原理图文件可以使用上表中不同的程序打开 6.选择OrCAD Capture CIS,启动后显示下图

Cadence Capture输出带属性的PDF原理图设置步骤

Cadence Capture 输出带属性的PDF 原理图设置步骤 作者:Myedacn 2016-01-06 1.准备工作 需要安装两个工具,一个是虚拟打印机,一个是脚本运行工具 1.1虚拟打印机安装 官方推荐Adobe Acrobat ,但是这个是需要购买授权的,所以推荐安装免费开源的工具PDFCreator ,可以从网上下载到该工具。https://www.wendangku.net/doc/181658595.html,/可以下载到最新版本的软件。 按照提示进行安装,安装完成后,可以看到打印机列表里面多了一个虚拟打印机 记住这个打印机的名称,后面会用到。1.2安装脚本运行工具基于Adobe 、PostScript 及可移植文档格式(PDF )的页面描述语言等而编译成的免费软件GhostScript 可以在官网下载到最新版本https://www.wendangku.net/doc/181658595.html,/按照提示进行安装,安装完成后记住安装路径,比如:C:\Program Files (x86)\gs\gs9.09\bin\gswin32c.exe 后面会用到。2.修改配置文件 打开Cadence Capture 安装目录,比如: C:\Cadence\SPB_16.6\tools\capture\tclscripts\capUtils 找到文件:capPdfUtil.tcl 用文本编辑器打开此文件: 找到以下位置进行修改: set ::capPdfUtil::mPSDriver "PDFCreator " 把默认的Adobe 打印机修改为PDFCreator 修改打印机安装程序位置,红色字体位置所示 set ::capPdfUtil::mPSToPDFConverterList { { "PDFCreator " {{C:\Program Files\PDFCreator\PDFCreator.exe }/N /q /o M y e d a c n 出品

在Protel DXP中建造自己的原理图库

在Protel DXP中建造自己的原理图库 Protel DXP是Altium公司的桌面板级电路设计系统,它集原理图设计输入、PCB设计绘制、模拟电路仿真、数字电路仿真、VHDL混合输入、FPGA设计、信号完整性分析等诸多功能于一体,是非常优秀的EDA软件.Protel DXP提供了丰富的元器件库,这些元器件库主要是集成库和PCB库.Protel DXP没有单独的原理图库,原理图符号存在于集成库中.即使这样,在使用的过程中,有时也经常遇到需要的元器件原理图符号在Protel DXP自带的元器件库中找不到.这时就需要使用者自己绘制原理图符号或者下载所需的库文件.可是如果不进行存档,下次使用时又得重新绘制或者重新下载,麻烦不说,还要浪费很多时间.因此,把自己绘制的和从网上搜集到的原理图符号集中起来,建造一个属于自己的元器件原理图库文件就显得尤为必要.再有,把自己经常需要用到的Protel DXP原理图符号统一放在一个自己建造的Protel DXP原理图库文件中,既便于使用时查找,又便于平时对原理图库文件的管理.下面简单介绍一下如何在ProtelDXP建造一个属于自己的原理图库文件. 1 从现有的库文件中拷贝原理图符号 首先,启动Protel DXP在菜单中点击File→New→Schematic Library,新建一个原理图库文件.接着,保存文件,给它起一个有特色又能反应原理图库特点的名字,如“MySchLib”.然后,再打开一个含有想要添加元器件符号的Protel DXP自带的库文件,假如添加一个电阻元件符号,已知在"Miscellaneous Devices IntLib"集成库文件中含有电阻元件符号,那么就打开该集成库文件.由于是集成库文件,打开该文件时系统会给出“你想要释放这个集成库吗?”的信息.按“Yes”按钮,系统就会把原理图库文件“Miscellaneous Devices.SchLib”,从“Miscellaneous Devices.IntLib”集成库文件中抽取出来,添加到“Projects”面板中.接着,双击“Projects'’面板中“Miscellaneous Devices.SchLib”打开该文件,点击“SCH Library”面板标签,在该面板的“Component”中找到想要添加到自己新建的原理图库文件中去的元件名称.假如以添加电阻元件符号为例,找到“RES2”电阻元件,单击选中它.最后,拷贝该元件到自己新建的原理图库文件中,用Protel DXP的菜单命令:Tools→ Copy Component命令.执行该命令以后系统会出现对话框:在该对话框中单击鼠标,选中要拷贝的目的原理图库文件名,这里是“Myschlib.SchLib”,按“OK”按钮.这样就把电阻元件的原理图符号复制到了我们自己的库文件中. 2 从现有的原理图文件中提取原理图符号 如果你有现成的原理图文件,想把其中你需要的元器件原理图符号添加到自己的库文件中,可又找不到含有该原理图符号的库文件,而且又不想自己重新绘制.这种情况下,可以使用Protel DXP提供的一个由原理图生成原理图库文件的命令.此命令可以把当前打开的原理图文件中用到的所有原理图符号抽取出来,生成一个与当前打开的原理图文件同名的一个原理图库文件.这样一来,只要Protel DXP能打开的原理图文件,你就可以利用这个命令,把现有原理图中所需要的原理图符号抽取出来,用本文第一部分从现有的库中拷贝原理图符号的方法,添加到自己的原理图库文件中去.一般扩展名为“.SCHDOC”、“.SCH”、“.DSN”等的文件,Protel DXP可以直接打开.而且对于扩展名为“.DSN”的文件,用Protel DXP打开后就已经自动生成了原理图库文件,并且直接在Projects浮动面板中列出.由原理图生

如何将altium designer的原理图和PCB转入cadence里

说明: 1)本教程适用于将altium designer的原理图和PCB转入cadence(分别对应capture CIS和allegro)里。对于protel 99se,可以将其先导入较新版本的AD里,再转入cadence中。 2)整个过程中使用的软件包括altium designer Summer 08,cadence16.6,orCAD10.3-capture(免安装精简版),PADS9.3三合一完美精简版。其中,后面两个软件较小,便于下载。 3)原理图的转化路线是,从altium designer导出的.dsn文件,用orcad10.3-capture打开后,保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件,也可以参考本人的方法进行尝试。 4)pcb转化的顺序是,altium designer导出的文件,导入PADS9.3打开,然后导出.asc文件。随后利用allegro对pads的接口,将pads文件导入。 1. 原理图的导入 1.1选中原理图的项目文件,即.PRJPCB文件,右键-》save projec as,选择.dsn文件,输入要保存的文件名,保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe(如果同一台电脑装了新版本的cadence,例如cadence16.6的话,环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说,CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说,环境变量必须是5280@localhost。因此要使用orCAD10.3的话,必须将CDS_LIC_FILE 的值改掉,否则无法打开。等下使用cadence16.6,就必须将值改回来)。 1.3使用orCAD10.3将刚才保存的.dsn文件打开,并保存成project。 1.4 随后就可以使用新版本的cadence的capture CIS打开保存的文件(注意改环境变量中的用户变量CDS_LIC_FILE)。 2. PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装,因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3,file-》new,按照默认配置建立一个文件,保存。 1.2file-》import,选中要转换的.pcb文件,打开,保存在C盘的PADS Projects文件夹下面。 (安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。) 1.3file-》export,将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb

如何在原理图中自建原理图库

Altium Designer6.9是Altium公 的桌面板级电路设计系统,它集原理图设计输入、PCB设计 制、模拟电路仿真、数 电路仿真、VHDL混合输入、FPGA设计、信 完整性分析等诸多 能于一体,是非常优秀的EDA软件.Altium Designer6.9提供了丰富的元器件 , 些元器件 要是集 和PCB .Altium Designer6.9没有单独的原理图 ,原理图符 在于集 中.即使 样,在使用的过程中,有时也经常遇到需要的元器件原理图符 在Altium Designer6.9自带的元器件 中找 到. 时就需要使用者自 制原理图符 或者 载所需的 文件.可是如果 进行 档, 次使用时又得 新 制或者 新 载,麻烦 说, 要浪费很多时间.因 ,把自 制的和从网 搜集到的原理图符 集中起来,建造一个属于自 的元器件原理图 文件就显得尤 必要.再有,把自 经常需要用到的Altium Designer6.9原理图符 统一放在一个自 建造的Altium Designer6.9原理图 文件中,既便于使用时查找,又便于平时对原理图 文件的管理. 面简单介绍一 如何在ProtelDXP建造一个属于自 的原理图 文件. 1 从现有的 文件中拷贝原理图符 首先,启动Altium Designer6.9在菜单中点 File→New→Schematic Library,新建一个原理图 文件.接着,保 文件, 它起一个有特色又能 原理图 特点的 ,如听MySchLib吭.然 ,再打开一个 有想要添 元器件符 的Altium Designer6.9自带的 文件,假如添 一个电阻元件符 , 知在"Miscellaneous Devices IntLib"集 文件中 有电阻元件符 ,那 就打开该集 文件.由于是集 文件,打开该文件时系统会 听你想要释放 个集 吗?吭的信息.按听Yes吭按钮,系统就会把原理图 文件听Miscellaneous Devices.SchLib吭,从听Miscellaneous Devices.IntLib吭集 文件中抽取 来,添 到听Projects吭面板中.接着, 听Projects'含面板中听Miscellaneous Devices.SchLib吭打开该文件,点 听SCH Library吭面板标签,在该面板的听Component吭中找到想要添 到自 新建的原理图 文件中去的元件 称.假如 添 电阻元件符 例,找到听RES2吭电阻元件,单 选中它.最 ,拷贝该元件到自 新建的原理图 文件中,用Altium Designer6.9的菜单命 Tools→Copy Component命 .执行该命 系统会 现对话框 在该对话框中单 鼠标,选中要拷贝的目的原理图 文件 , 是听Myschlib.SchLib吭,按听OK吭按钮. 样就把电阻元件的原理图符 复制到了 们自 的 文件中. 2 从现有的原理图文件中提取原理图符 如果你有现 的原理图文件,想把 中你需要的元器件原理图符 添 到自 的 文件中,可又找 到 有该原理图符 的 文件,而且又 想自 新 制. 种情况 ,可 使用Altium Designer6.9提供的一个由原理图生 原理图 文件的命 . 命 可 把当前打开的原理图文件中用到的所有原理图符 抽取 来,生 一个 当前打开的原理图文件 的一个原理图 文件. 样一来,只要Altium Designer6.9能打开的原理图文件,你就可 利用 个命 ,把现有原理图中所需要的原理图符 抽取 来,用本文第一部分从现有的 中拷贝原理图符 的方法,添 到自 的原理图 文件中去.一般扩展 听.SCHDOC吭、听.SCH吭、听.DSN吭等的文件,Altium Designer6.9可 直接打开.而且对于扩展 听.DSN吭的文件,用Altium Designer6.9打开 就 经自动生 了原理图 文件,并且直接在Projects 浮动面板中列 .由原理图生 原理图 文件的 体操作是 首先,打开原理图文件 然 ,使用菜单命 Design→Make Project Library,即可生 一个扩展 听.SCHLIB吭的和打开原理图 的原理图 文件. 3 自 制原理图符 可 直接打开自 的 文件,如 述中的听Myschlib.SchLib吭,然 通过菜单命 Tools →New Component,在 现的对话框中,输入想要建立元件符 的 ,再用图形工 进行

CADENCE从原理图到PCB步骤(精)

CADENCE从原理图到PCB步骤 一.原理图 1.建立工程 与其他绘图软件一样,OrCAD以Project来管理各种设计文件。点击开始菜单,然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS,在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture,点击Ok进入Capture CIS。接下来是File--New--Project,在弹出的对话框中填入工程名、路径等等,点击Ok进入设计界面。2.绘制原理图 新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1,右侧有工具栏,用于放置元件、画线和添加网络等等,用法和Protel类似。点击上侧工具栏的Project manager(文件夹树图标)进入工程管理界面,在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。 1)修改原理图纸张大小: 双击SCHEMATIC1文件夹,右键点击PAGE1,选择Schematic1 Page Properties,在Page Size 中可以选择单位、大小等; 2)添加原理图库: File--New--Library,可以看到在Library文件夹中多了一个library1.olb的原理图库文件,右键单击该文件,选择Save,改名存盘; 3)添加新元件: 常用的元件用自带的(比如说电阻、电容的),很多时候都要自己做元件,或者用别人做好的元件。右键单击刚才新建的olb库文件,选New Part,或是New Part From Spreadsheet,后者以表格的方式建立新元件,对于画管脚特多的芯片元件非常合适,可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可(pdf格式的Datasheet按住Alt键可以按列选择),可以批量添加管脚,方便快捷。 4)生成网络表(Net List): 在画板的时候需要导入网络表,在这之前原理图应该差不多完工了,剩下的工作就是查缺补漏。可以为元件自动编号,在工程管理界面下选中.dsn文件,然后选Tools—Annotate (注解),在弹出的对话框中选定一些编号规则,根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作,可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了,还是在工程管理界面下,选Tools--Create Netlist,可以在弹出的对话框中选择网络表的存放路径,其他默认设置即可,生成网络表的过程中如果出错,可以通Windows--Session Log查看出错的原因,比如说有元器件忘了添加封装等。 5)更新元件到原理图: 当元件库中的某个元件修改后需要原理图也同步更新时,可以不必重新放置元件(万一有100个或更多该元件岂不是要疯了),在工程管理界面下,双击Design Cache文件夹,选中刚才修改的元件,右键单击选择Update Cache,一路yes下去即可将原理图中该元件全部更新。 6)一些细节: 画原理图时的放大和缩小分别是按键“i”(Zoom In)和“o”(Zoom Out)和Protel有所区别;在创建元件封装的时候,除了GND可以同名以外,不能有其他同名的管脚,否者报错,不过貌似报错也没有影响,因为打开OrCAD自带的元件库时(比如Xilinx的FPGA),也有除GND外的同名管脚;添加网络标号的快捷键是“n”,不过在OrCAD中网络标号无法复制,记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。

Candence原理图库设计指南

原理图库设计 一,工具及库文件目录结构 目前公司EDA库是基于Cadence设计平台,Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为: Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性,用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。 二,原理图库建库参考标准 1,Q/ZX 04.104.1电路原理图设计规范-Cadence元器件原理图库建库要求 该标准规定了元件库的分类基本要求和划分规则,元器件原理图符号单元命名基本要求和规则,元器件原理图符号单元图形绘制基本要求和规则。 2,Q/ZX 04.125 EDA模块设计规范 此标准规定了全公司基于Cadence设计平台的EDA模块库的设计标准。 3,Q/ZX 73.1151 EDA库管理办法 此标准规定了公司统一的基于Cadence设计平台的元器件原理图库,封装库,仿真库和相应PCBA DFM评审辅助软件V ALOR的VPL库及相应的元器件资料的管理办法。从此标准中我们可以知道VPL建库流程,建库过程的各项职责以及VPL库的验证,维护等管理办法。4,Q/ZX 73.1161 EDA模块库管理办法 此标准规定了全公司基于Cadence设计平台的EDA模块库的管理办法。 三,原理图库建库step by step 第一步,建库准备 在打开或新建的Project Manager中,如图示,打开Part Developer。

cadence原理图设计规范

原理图设计规范 理念: 设计好一份规范的原理图对设计好PCB/跟机/做客户资料具有指导性意义,是做好一款产品的基础。 一、标准图框图幅 根据实际需要,我公司常用图幅为A2、A3、A4,并有标准格式的图框。其中每一图幅可根据方向分为Landscape(纵向)及Portrait(横向)。在选用图纸时,应能准确清晰的表达区域电路的完整功能。 二、电路布局 原理图的作用是表示电路连接关系,因此需要注意电路结构的易读性。一般可将电路按照功能划分成几个部分,并按照信号流程将各部分合理布局。连线时,需注意避免线条的不必要交叉,以免难于辨识。具体要求如下: 1. 各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些 地方又很松, PCB 设计同等道理. 2. 尽量将各功能部分模块化(如功放,RADIO, E.VOL, SUB-WOOFER 等),以便于同 类机型资源共享, 各功能模块界线需清晰. 3. 接插口(如电源/喇叭插座, AUX IN, RCA OUTPUT, KB/CD SERVO 接口等)尽 量分布在图纸的四周围, 示意出实际接口外形及每一接脚的功能. 4. 可调元件(如电位器), 切换开关等对应的功能需标识清楚. 5. 滤波器件(如高/低频滤波电容,电感)需置于作用部位的就近处. 6. 重要的控制或信号线需标明流向及用文字标明功能. 7. CPU 为整机的控制中心, 接口线最多. 故CPU周边需留多一些空间进行布线 及相关标注,而不致于显得过分拥挤. 8. CPU 的设置管脚(如AREA1/AREA2, CLOCK1/CLOCK2等)需于旁边做一表格进 行对应设置的说明. 9. 重要器件(如接插座,IC, TUNER 等)外框用粗体线(统一 0.5mm). 10. 元件标号照公司要求按功能块进行标识. 11. 元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐 压的滤波电容需标明耐压值. 12. 每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人 名/审核人名, 日期, 版本号.

原理图库文件对照表

原理图常用库文件:Miscellaneous Devices.ddb Dallas Microprocessor.ddb Intel Databooks.ddb Protel DOS Schematic Libraries.ddb PCB元件常用库: Advpcb.ddb General IC.ddb Miscellaneous.ddb 部分分立元件库元件名称及中英对照AND 与门 ANTENNA 天线 BA TTERY 直流电源 BELL 铃,钟 BVC 同轴电缆接插件 BRIDEG 1 整流桥(二极管) BRIDEG 2 整流桥(集成块) BUFFER 缓冲器 BUZZER 蜂鸣器 CAP 电容 CAPACITOR 电容 CAPACITOR POL 有极性电容CAPV AR 可调电容 CIRCUIT BREAKER 熔断丝 COAX 同轴电缆 CON 插口 CRYSTAL 晶体整荡器 DB 并行插口 DIODE 二极管 DIODE SCHOTTKY 稳压二极管DIODE VARACTOR 变容二极管DPY_3-SEG 3段LED DPY_7-SEG 7段LED DPY_7-SEG_DP 7段LED(带小数点) ELECTRO 电解电容 FUSE 熔断器 INDUCTOR 电感 INDUCTOR IRON 带铁芯电感INDUCTOR3 可调电感 JFET N N沟道场效应管 JFET P P沟道场效应管 LAMP 灯泡 LAMP NEDN 起辉器

LED 发光二极管 METER 仪表 MICROPHONE 麦克风MOSFET MOS管 MOTOR AC 交流电机 MOTOR SERVO 伺服电机NAND 与非门 NOR 或非门 NOT 非门 NPN NPN三极管 NPN-PHOTO 感光三极管OPAMP 运放 OR 或门 PHOTO 感光二极管 PNP 三极管 NPN DAR NPN三极管 PNP DAR PNP三极管 POT 滑线变阻器 PELAY-DPDT 双刀双掷继电器RES1.2 电阻 RES3.4 可变电阻 RESISTOR BRIDGE ? 桥式电阻RESPACK ? 电阻 SCR 晶闸管 PLUG ? 插头 PLUG AC FEMALE 三相交流插头SOCKET ? 插座 SOURCE CURRENT 电流源SOURCE VOLTAGE 电压源SPEAKER 扬声器 SW ? 开关 SW-DPDY ? 双刀双掷开关 SW-SPST ? 单刀单掷开关 SW-PB 按钮 THERMISTOR 电热调节器TRANS1 变压器 TRANS2 可调变压器 TRIAC ? 三端双向可控硅TRIODE ? 三极真空管 V ARISTOR 变阻器 ZENER ? 齐纳二极管 DPY_7-SEG_DP 数码管 SW-PB 开关

Cadence-原理图批量修改元器件属性

一、导出BOM 前提条件:对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排,保证不会出错。 步骤1,选中所在的工程设计,如下图 步骤2,点击Tools→Bill of Meterials

步骤3:选中“Place each part entry on a separate line”,并且在header和Combined propert string 中输入你所想要导出的参数,其中必须选择”Reference”,这个是器件的位号,属于唯一值,后面有大用。 至此,BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1:打开BOM,刚打开的BOM应该是长得跟下面差不多

应该是这样。 这个演示只是装简单地添加了一个叫做Mount的属性,用于表明这个器件要不要焊接

修改完成后,如下图所示: 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的: "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1:添加分号。方便起见将工作簿修改一下名字,同时增加两个新的工作页。如下图

步骤2:在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的,只是这样操作比较简单

如何将altiumdesigner的原理图和PCB转入cadence里

说明: 1)本教程适用于将altiumdesigner的原理图和PCB转入cadence(分别对应captureCIS和allegro)里。对于protel99se,可以将其先导入较新版本的AD里,再转入cadence中。 2)整个过程中使用的软件包括altiumdesignerSummer08,cadence16.6,orCAD10.3-capture(免安装精简版),PADS9.3三合一完美精简版。其中,后面两个软件较小,便于下载。 3)原理图的转化路线是,从altiumdesigner导出的.dsn文件,用orcad10.3-capture打开后,保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件,也可以参考本人的方法进行尝试。 4)pcb转化的顺序是,altiumdesigner导出的文件,导入PADS9.3打开,然后导出.asc文件。随后利用allegro对pads的接口,将pads文件导入。 1.原理图的导入 1.1选中原理图的项目文件,即.PRJPCB文件,右键-》saveprojecas,选择.dsn文件,输入要保存的文件名,保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe(如果同一台电脑装了新版本的cadence,例如cadence16.6的话,环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说,CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说,环境变量必须是5280@localhost。因此要使用orCAD10.3的话,必须将CDS_LIC_FILE的值改掉,否则无法打开。等下使用cadence16.6,就必须将值改回来)。 1.3使用orCAD10.3将刚才保存的.dsn文件打开,并保存成project。 1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件(注意改环境变量中的用户变量CDS_LIC_FILE)。 2.PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装,因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3,file-》new,按照默认配置建立一个文件,保存。 1.2file-》import,选中要转换的.pcb文件,打开,保存在C盘的PADSProjects文件夹下面。 (安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。) 1.3file-》export,将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下,即C盘的PADSProjects文件夹下面,否则allegro 转换时会出现pads_in.log找不到的现象。(关于AD的pcb文件导入pads,网上还有一种方法是AD保存为PCB二进制文件,即.PcbDoc文件,再由pads导入.PcbDoc文件。用户可以自行尝试。总之,ad转换成pads似乎较为顺畅) 1.4格式选择PowerPCBV5.0,勾选认为比较的项目。点击“OK”。 1.5随后使用allegro的import-》translator,选择pads,弹出如下的对话框。 其中第一行是指定.asc文件,第三行是指定要转换成的.brd文件。一般而言都是C盘的PADSProjects文件夹内部。第二行只要指定目录,然后在对话框里点保存即可。点击translate,即可完成转换。随后file-》open,打开刚才建立的.brd文件。

Cadence原理图设计简介

原理图设计简介 本文简要介绍了原理图的设计过程,希望能对初学者有所帮助。 一.建立一个新的工程 在进行一个新的设计时,首先必须利用Project Manager 对该设计目录进行配置,使该目录具有如下的文件结构。 所用的文件库 信息。 Design directory 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图: cadence 将会以你所填入的project name 如:myproject 给project file 和design library 分别命

名为myproject.cpm和myproject.lib 点击下一步 Available Library:列出所有可选择的库。包括cadence自带库等。Project Library:个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步

点击Finish完成对设计目录的配置。 为统一原理图库,所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。 其中:libcdma 目录为IS95项目所用的器件库。 libcdma1目录为IS95项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库,一般指定放在D:盘的根目录下, 即:D:\libcdma , D:\libcdma1 ... * 注意:设计开始时,应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击Setup 点击Edit 编辑cds.lib文件。添入以下语句: define libcdma d:\libcdma define libcdma1 d:\libcdma1 则库libcdma , libcdma1被加入Availiable Library 项内。如下图:

cadence原理图设计

本文简要介绍了cadence原理图的设计过程,希望能对初学者有所帮助。 一.建立一个新的工程 在进行一个新的设计时,首先必须利用Project Manager 对该设计目录进行配置,使该目录具有如下的文件结构。 下面举例说明: 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图: cadence 将会以你所填入的project name 如:myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib

点击下一步 Available Library:列出所有可选择的库。包括cadence 自带库等。Project Library:个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步

点击Finish完成对设计目录的配置。 为统一原理图库,所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。其中: libcdma 目录为IS95 项目所用的器件库。libcdma1 目录为IS95 项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库,一般指定放在D:盘的根目录下,即:D:libcdma , D:libcdma1 ... * 注意:设计开始时,应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击 Edit 编辑cds.lib 文件。添入以下语句: define libcdma d:libcdma define libcdma1 d:libcdma1 则库libcdma , libcdma1 被加入Availiable Library 项内。如下图:

相关文档
相关文档 最新文档