当前位置：文档库 › (强烈推荐)多路智力竞赛抢答器的设计_毕业论文

(强烈推荐)多路智力竞赛抢答器的设计_毕业论文

课程设计题目：多路智力竞赛抢答器的设计

设计目的: 随着各种智力竞赛越来越多，在答题的过程中一般要分为必

答和抢答两种。必答有时间的限制，到时间要警告。而抢答则要求参赛者做好充分的准备，等主持人说完题目，参赛者开始抢答，谁先按钮，就由这个参赛者答题，但是很难确认谁先按的，因此使用抢答器来完成这一功能是很有必要的。

本设计是一个可供八个人抢答的多路抢答器。可以显示优先抢者的序号，幷同时有音响提示。幷具有倒计时功能。当锁定时间到了的时候会有音响提示。当一次抢答完毕，可由主持人按复位键重新开始下一次抢答。

设计要求:掌握抢答器的工作原理及其设计方法。

1.基本功能

（1）设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号和选手的编号相对应，分别是S 0-S 7。

（2）给节目主持人设计一个开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。

（3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED 数码管行显示出选手的编号，同时扬声器给出音响提示。此外，要封存输入电路，禁止其他选手抢答。优先抢答选手的编号一致保持到主持人将系统清零为止。

2.扩展功能

（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30S ）。当节目主持人启动“开始”键后，要求定时器立即减计时，

并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0.5S左右。

（2）参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。

设计原理及其框图：

数字抢答器工作原理为：主持人将开关置“开始”状态，抢答器工作，定时器开始倒计时，并且报警器工作（时间为一秒）。若选手在定时时间内抢答，则通过优先编码器（74ls148）记录下选手的编号并送入锁存器（74ls279）锁存记录，然后通过译码器（74ls48）进行译码，驱动八段数码显示器工作，显示选手编号，计时器显示剩余时间。与此同时时通过锁存器的输出信号让计优先编码器停止工作保证其他选手再进行选择无效；如果在定时时间内没有选手抢答则通过计时端的译码器的借位输出端的输出信号来控制优先编码器，使其停止工作。当一轮抢答之后，主持人将开关放到“清除”挡，使得编码器（74ls48）停止工作，显示选手编号的显示器也停止工作。同时连接一个异步清零端用来清除计时器显示的时间使之为00，555计时器由于RST端为低电平也停止工作，导致报警器和计时电路也停止工作。

总体框图如下：

各部分电路的分析：

1.抢答电路

此部分电路主要的功能是：（1）.实现8路选手抢答并锁存优先抢答的选手的编号，同时通过数码显示选手的编号（2）.在有选手抢答或者是规定时间内没有抢答选手情况下使选手的抢答无效。

主要使用的芯片是优先编码器 74LS148 和锁存器 74LS279 还有七段数码显示器。该电路的工作过程是：开关S 置于"清除"端时，RS 触发器的 R端均为0，4 个触发器输出置0，使74LS148 的优先编码始能端EI ＝ 0，使之处于工作状态。当开关S 置于"开始"时，抢答器处于等待工作状态，如果有选手将抢答按键按下时（如按下S5），经过优先编码器（74LS148 ）编码记录下选手编号然后送入锁存器（74ls279）锁存，此时GS=1，使得74ls279的第四套S端有效，输出为1，所以BIRBO =1, 译码器74LS48 处于工作状态，最后通过七段数码显示器显示选手编号（经译码显示为“5”）。此外，优先编码器（74ls148）的EI＝1使其停止工作，其他选手再进行抢答无效。显示器显示的为抢答成功的选手的编号，保证

了抢答者的优先性。若在规定时间内没有选手进行抢答则计数部分高位片产生借位信号，借位信号使得优先编码器（74ls148）的始能端EI=1，时期停止工作，即使有选手按键也为无效，保证了选手只能在规定的时间内进行抢答。第一轮抢答结束后，主持人将开关置“清零”端，使得锁存器R端均为零，则第四套锁存器输出为0，使得BIRBO=0，译码器（74ls48）不工作，显示器熄灭，最后进行下一轮的抢答。

抢答电路图如下：

U3A

74LS279D

1Q 141Q 27

~1S 12~1S 2

3~1R 1

1~1S 36~1R 2

5U3B

74LS279D

2Q 192Q 213

~2S 111~2S 2

12~2R 1

10~2S 315~2R 2

14VCC

10k|?

Key = Space

74LS148D

A 09A 11

0A 211

G S 143445562312017867E I

E O 13

10k|?R2

10k|?R3

10k|?

10k|?R8

10k|?

J0Key = A J1Key = B J2Key = C J3Key = D J4Key = E J5Key = F J6Key = G J7

Key = H

VCC

74LS48D

A 7

B 1

C 2D

O A 13O D 10O E 9O F 15O C 11O B 12O G 14

~L T 3~R B I 5~B I /R B O

4U1

A B C D E F G

R12

180 |?

RPACK 7

2.倒计时电路

该部分电路主要实现倒计时的功能，并能够在选手抢答之后停止倒计

时，在规定时间内无人抢答后保持00状态。

主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74LS192 减法计数电路、74LS48D 译码电路和 2 个 7 段数码管即相关电路组成。其工作过程是：当主持人按下开始抢答按钮后，开始工作，并置入预置的时间，即进行30s倒计时。当有人抢答或者是30秒倒计时完成时，计时停止。两块74LS192 实现减法计数，通过译码电74LS48D 显示到数码管上，其时钟信号由时钟产生电路提供。74LS192 的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。倒计时电路图:

U5A

74LS00D

U10

74LS192D

U11

74LS192D

VCC

555_VIRTUAL

GND

DIS

OUT

RST

VCC

THR

CON

TRI

VCC

R10

15k|?

R11

68k|?

100nF

10nF

74LS48D

A B C D E F G

R13

180 |?

RPACK 7

R14

180 |?

RPACK 7

U12A

74LS11D

U13A

74LS04D

秒脉冲产生电路设计

为了准确地计时，设计中不能缺少秒脉冲产生电路，即能产生周期为一秒的脉冲的电路,用555设计的秒脉冲产生电路。

因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：t1=R2×C1×ln2≈0.7R2×C.t2=(R1+R2)×C×ln2≈0.7(R1+R2)C. 所以555的3端输出的频率为：

f=1(t1+t2)≈1.43[(2R1+R2)C]

我们采用的电阻和电容值分别是:

R1=15KΩ，R2=64KΩ，C1=10uf,满足上式，即得到的是秒脉冲

3.报警电路

此部分电路主要功能是实现报警功能，当主持人按下开始键或者有选手抢答或者在规定的时间内无人抢答，则信号灯亮以示警报。

这部分通过控制555多谐振荡器的工作与否得到输出信号的电平高低来控制信号灯的亮灭。首先，当主持人按下开关后74ls00D输出为高电平，振荡器工作，三极管导通，信号灯亮；同时利用两片74ls160芯片构成计数器，当计数满三十秒后使得三极管导通，即三十秒内没有选手抢答信号灯亮；当有选手抢答时，三极管导通，信号灯亮。

电路图如下：

总体电路设计

抢答器的使用原理。

首先是各个选手分别对应的按钮编号是S0、S1、S2、S3、S4、S5、S6、S7，抢答后显示器上显示的分别是0、1、2、3、4、5、6、7。

然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为两路：一路与74LS279的R端相连,抢答部分显示器灭灯无显示，实现了清零；另一路低电平输出到计数器74LS192的LD端，而CR端也是低电平，所以使得对应显示器输出预置的数据。

接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192的四个输入端D、C、B、A的高低电平来进行（例如

要设定时间为30秒,就将十位的74192的D、C、B、A分别置位为0、0、1、

1，而将各位的74LS192的D、C、B、A都置于0）。当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平有两路方向：一路输出到74LS192的LD端，使其处于高电平而开始减计数；一路输出到74LS192的R端。

当任意一个选手抢答时，例如7号抢答时，八位优先编码器74LS148编码输出的A2～A0成为与输入信号相对应的三位二进制码000，作用于RS触发器74LS279的S端，输出端分别为1111，输出到七段译码显示器74LS48的二进制码经其译码后输出到七段共阴数码管上，则显示器上显示对应的编号7。此时，74LS48的RIRBO端输出高电平加一非门与74LS192的借位输出端BO也输出高电平同时加与非门，高电平作用于74LS148的选通输入端EI，其他选手若再按动对应按钮也无对应输出，即实现了抢答功能；同时，74LS48的RIRBO端经非门输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为0，使得无脉冲抵达计数器74LS192的Down 端。计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能；

总的电路图

U3A

74LS279D

1Q 14

1Q 27

~1S 12~1S 2

~1R 1

~1S 3

~1R 2

U3B

74LS279D

2Q 19

2Q 213

~2S 111~2S 2

12~2R 1

10~2S 3

15~2R 2

14VCC

R910k|?

Key = Space

74LS148D

A 09

A 110A 2

11G S 143445562312017867E I

12E O

R110k|?R210k|?

R310k|?

R410k|?

R510k|?

R610k|?

R710k|?

R810k|?

Key = A J1

Key = B J2

Key = C J3

Key = D J4

Key = E J5

Key = F J6

Key = G J7

Key = H

VCC

U5A

74LS00D

U10

74LS192D A 15B 1C 10D

9U P 5Q A 3Q B 2Q C 6Q D

D O W N

4~L O A D 11~B O 13~C O 12

C L R

14U11

74LS192D

A 15

B 1

C 10D

9U P 5Q A 3Q B 2Q C 6Q D 7

D O W N

4~L O A D 11~B O 13~C O 12

C L R

14VCC

555_VIRTUAL GND

DIS OUT

RST

VCC THR CON

TRI VCC

R1015k|?

R1168k|?

C1100nF

C210nF

74LS48D A 7B 1C 2D 6

O A 13O D 10O E 9O F 15O C 11O B 12O G 14

~L T 3~R B I 5~B I /R B O

A B C D E F G

74LS48D

A 7

B 1

C 2D

O A 13O D 10O E 9O F 15O C 11O B 12O G 14

~L T 3~R B I 5~B I /R B O

74LS48D

A 7

B 1

C 2D

6O A 13O D 10O E 9O F 15O C 11O B 12O G 14

~L T 3~R B I 5~B I /R B O

A B C D E F G

R12180 |?

RPACK 7

R13180 |?

RPACK 7

R14180 |?

RPACK 7

U12A

74LS11D

U13A 74LS04D

Key = J

VCC 5V

U14

74LS160D

QA 14QB 13QC 12QD 11

RCO 15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK 2U1574LS160D

QA 14QB 13QC 12QD 11

RCO 15

A 3

B 4

C 5D

6ENP 7ENT 10~LOAD 9~CLR 1CLK 2U16A

74LS00D

U17A

74LS11D

MPS

VCC

U18

VCC

设计过程中的问题及解决方案:

在开始的时候遇到了很多问题。首先要面对的问题是multisim 这一软件的使用，因为以前没有接触过这一软件，所以开始的时候根本就不会用，特别是一些元器件的查找更是困难，有的元件根本就找不到。后来通过通过同学之间的讨论还有查阅一些书籍以及慢慢的熟悉逐步掌握了元件库的分类和查找方法。电路图设计软件使用方法掌握之后就开始设计电路，问题也跟着来了，首先是抢答器的设计，在清零的功能设计上出现了很多方案，但是最终还是使用了BIRBO 的的功能清零，因为这种方法比较可靠，

不需要其他额外的条件即可满足设计要求，但是还是存在一点问题就是当

74ls279如果出现RS端均为零则会使得输出不稳定，对元器件会有一定的

损害；其次在计数方面也出现了问题，就是根据555计数器的脉冲周期算

出来的时间在运行时延时了很多，最终通过修改步长解决了这一问题；最

后在报警器设计方面，为了实现题目中的要求，开始考虑的是跟计时器共

用一套计数器和555触发器，但是在想了很长时间之后还是放弃了这一思想，因为既要保证计数器正常工作，同时还要保证报警装置报警时间非常短，同时计数的条件和报警条件也存在差异，所以实现起来就会很困难。

最后通过讨论，决定再加一套计数器来控制报警装置，并共用555触发器，

用以保证计时的同步，实现预定时间内无人抢答后报警。但是，即使这样

还是存在一些问题，由于对蜂鸣器工作原理的利用不够熟练，所以开始用

蜂鸣器不能实现报警功能，最后我们用信号灯代替了蜂鸣器来实现报警功能。

用到的主要芯片功能简介：

74LS148引脚图

74LS148真值表如下图：

输入输出

1 X X X X X X X X 1 1 1 1 1

0 1 1 1 1 1 1 1 1 1 1 1 1 0

0 X X X X X X X 0 0 0 0 0 1

0 X X X X X X 0 1 0 0 1 0 1

0 X X X X X 0 1 1 0 1 0 0 1

0 X X X X 0 1 1 1 0 1 1 0 1

0 X X X 0 1 1 1 1 1 0 0 0 1

0 X X 0 1 1 1 1 1 1 0 1 0 1

0 X 0 1 1 1 1 1 1 1 1 0 0 1

0 0 1 1 1 1 1 1 1 1 1 1 0 1

74LS148的输入端和输出端低电平有效。~是输入信号， ~为三位二进

制编码输出信号，＝1时，编码器禁止编码，当＝0时，允许编码。是技

能输出端，只有在＝0，而~均无编码输入信号时为0。为优先编码输出端，

在＝0而~的其中之一有信号时，＝0。~各输入端的优先顺序为：级别最高，

级别最低。如果＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，＝000。

74ls279:

74LS279真值表

Q n+1状态××Q n保持

0 0 不允许

0 1 0 清0

1 0 1 置1

1 1 Q n保持

二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成

对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。

字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED 数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约 1.5~3V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。

七段显示译码器74ls48输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。

共阴极数码显示器的功能表

十进制 D C B A a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 0 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 0 0 1 1

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入动态灭零输出（BIRBO）端。由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）此时BIRBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT = 0）此时BIRBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。（4）动态灭零功能（LT=1，RBI=1）此时BIRBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。

74LS192是双时钟方式的十进制可逆计数器。

◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。

◆LD为预置输入控制端，异步预置。

◆CR为复位输入端，高电平有效，异步清除。

◆CO为进位输出：1001状态后负脉冲输出。

◆BO为借位输出：0000状态后负脉冲输出。74ls192功能表：

元件清单：

5V共阴数码管3个

译码器74LS48 3个

RS触发器 74LS279 2个

优先编码器74LS148 1个

可逆计数器74LS192 2个

555定时器 1个

2输入与非门74LS00 1个

3输入与门74LS11 1个

非门74LS04 1个

10kΩ电阻 9个

64kΩ电阻 1个

15kΩ电阻 1个

触点开关8个

单刀双掷开关 1个

10μF电解电容 1个

0.01μF瓷片电容 1个

导线若干

参考文献:

《数字电子技术基础》范文兵清华大学出版社 2007

《数字电路逻辑设计（第三版）》王毓银高等教育出版社 2005

《数字电路实验基础》崔葛瑾同济大学出版社 2005

《数字电路实验与课程设计》吕思忠、施齐云哈尔滨工程大学出版社2001

《电子线路设计实验测试（第三版）》谢自美华中科技大学出版社2006

《Multsim9在电工电子技术中的应用》董玉冰清华大学出版社 2008 《数字电路及制作实例》陈振官国防工业出版社 2006