当前位置：文档库 › 数字电子技术基础课后答案全解主编_杨春玲_王淑娟

数字电子技术基础课后答案全解主编_杨春玲_王淑娟

第3章逻辑代数及逻辑门

【3-1】填空

1、与模拟信号相比，数字信号的特点是它的离散性。一个数字信号只有两种取值分别表示为0 和1 。

2、布尔代数中有三种最基本运算：与、或和非，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或和与或非。

3、与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为有”1”出”1”，全”0”出”0” 。

4、摩根定理表示为：A B ?=A B + ；A B +=A B ?。

5、函数表达式Y=AB C D ++，则其对偶式为Y '=()A B C D +?。

6、根据反演规则，若Y=AB C D C +++，则Y =()AB C D C ++? 。

7、指出下列各式中哪些是四变量A B C D 的最小项和最大项。在最小项后的（）里填入m i ，在最大项后的（）里填入M i ，其它填×（i 为最小项或最大项的序号）。 (1) A +B +D (× ); (2) ABCD (m 7 ); (3) ABC ( × ) (4)AB (C +D ) (×); (5) A B C D +++ (M 9 ) ; (6) A+B+CD (× ); 8、函数式F=AB+BC+CD 写成最小项之和的形式结果应为m ∑(3,6,7,11,12,13,14,15),写

成最大项之积的形式结果应为

M (∏ 0,1,2,4,5,8,9,10 )

9、对逻辑运算判断下述说法是否正确，正确者在其后（）内打对号，反之打×。（1）若X +Y =X +Z ，则Y=Z ；( × ) （2）若XY=XZ ，则Y=Z ；( × ) （3）若X ⊕Y=X ⊕Z ，则Y=Z ；(√ ) 【3-2】用代数法化简下列各式

(1) F 1 =1ABC AB += (2) F 2 =ABCD ABD ACD AD ++=

(3)3F AC ABC ACD CD A CD

=+++=+ (4) 4()()F A B C A B C A B C A BC

=++?++?++=+

【3-3】用卡诺图化简下列各式

(1) 1F BC AB ABC AB C =++=+ (2) 2F AB BC BC A B

=++=+

(3) 3F AC AC BC BC AB AC BC =+++=++ (4) 4F ABC ABD ACD CD ABC ACD A D

=+++++=+

或AB AC BC ++

(5) 5F ABC AC ABD AB AC BD =++=++ (6) 6F AB CD ABC AD ABC A BC CD

=++++=++

(7) 7F AC AB BCD BD ABD ABCD A BD BD =+++++=++ (8) 8 F AC AC BD BD ABCD ABCD ABCD ABCD

=+++=++

(9) 9()F A C D BCD ACD ABCD CD CD =⊕+++=+

(10)F 10=10F AC AB BCD BEC DEC AB AC BD EC =++++=+++

【3-4】用卡诺图化简下列各式 (1) P 1(A ,B ,C )=

(0,1,2,5,6,7)m AB AC BC =++∑ (2) P 2(A ,B ,C ,D )=(0,1,2,3,4,6,7,8,9,10,11,14)

m AC AD B CD =+++∑ (3)P 3(A ,B ,C ,D )=

(0,1,,4,6,8,9,10,12,13,14,15)

m AB BC AD BD =+++∑

(4) P 4 (A ,B ,C ,D )=17M M A BC BC D ?=+++ 【3-5】用卡诺图化简下列带有约束条件的逻辑函数

（1）()1,,,(3,6,8,9,11,12)(0,1,2,13,14,15)()d P A B C D m AC BD BCD ACD =+=++∑∑或 (2) P 2(A ,B ,C ,D )=

(0,2,3,4,5,6,11,12)(8,9,10,13,14,15)

m BC BC D +=++∑∑

(3) P 3 =()A C D ABCD ABCD AD ACD BCD ABD ++++=++或 AB +AC =0 (4) P 4 =A B ABCD ABCD +=+

（A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1）【3-6】已知: Y 1 =AB AC BD ++ Y 2 =ABCD ACD BCD BC +++ 用卡诺图分别求出Y Y 12?， Y Y 12+， Y Y 12⊕。

解：先画出Y 1和Y 2的卡诺图，根据与、或和异或运算规则直接画出Y Y 12?，

Y Y 12+，Y Y 12⊕的卡诺图，再化简得到它们的逻辑表达式： Y Y 12?=ABD ABC CD ++ Y Y 12+=AB C BD ++

Y Y 12⊕=ABCD ABC BCD ACD +++

第4章集成门电路

【4-1】填空

1．在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。在图4.1中，若U I <0，则晶体管截止（截止，饱和），此时U O = 3.7V （5V ，3.7V ，2.3V ）；欲使晶体管处于

饱和状态，U I 需满足的条件为 b （a.U I >0；b.c CC b I 7.0R V R U β≥-；c. CC

I b c 0.7V U R R β-<

）。在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度加深（减轻，加深，不

变）；仅R c 减小时，饱和程度减轻（减轻，加深，不变）。图中C 的作用是加速（去耦，加速，隔直）。

图4.1 图4.2

2．由TTL 门组成的电路如图4.2所示，已知它们的输入短路电流为I S ＝1.6mA ，高电平输入漏电流I R ＝40μA 。试问：当A =B =1时，G 1的灌（拉，灌）电流为 3.2mA ；A =0时，G 1的拉（拉，灌）电流为160A μ。

3．图 4.3中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH =3V ；输出低电平U OL = 0.3V ；输入短路电流I S = 1.4mA ；高电平输入漏电流I R = 0.02mA ；阈值电平U T = 1.5V ；开门电平U ON = 1.5V ；关门电平U OFF = 1.5V ；低电平噪声容限U NL = 1.2V ；高电平噪声容限U NH = 1.5V

；最大灌电流I OLMax = 15mA ；扇出系数N o = 10 。

U OH

-1.4I I

U I

图4.3

4．TTL 门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为1.4V （3.5V ，0V ，1.4V ）。

5．集电极开路门（OC 门）在使用时须在输出与电源（输出与地，输出与输入，输出与电源）之间接一电阻。

6．CMOS 门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL 门

【4-2】电路如图4.4(a)～(f)所示，试写出其逻辑函数的表达式。

CMOS

(a)(b)(c)

(e)

(d)

图4.4

解：(a)

F A

= (b)

F= (c)

F A B

(d)

F A B

=? (e)

F= (f)

F B

【4-3】

图4.5中各电路中凡是能实现非功能的要打对号，否则打×。图(a)为TTL

门电路，图(b)为CMOS门电路。

解：

√√×

(a)

××

(b)

图4.5

【4-4】要实现图4.6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确？如不正确，请予更正。

解：

A C

F =

AB +

=(a)

(b)

F =

B X A F +

=(c)

(d)

AB +

=×

Ω）

图4.6

【4-5】TTL 三态门电路如图4.7(a)所示，在图(b)所示输入波形的情况下，画出F 端的波形。

A B

(a) (b)

图4.7

解：

当1=C 时，AB F =；当0=C 时，B A B A F +==。于是，逻辑表达式 C B A C AB F )(++= F 的波形见解图所示。

【4-6】图4.8所示电路中G 1为TTL 三态门，G 2为TTL 与非门，万用表的内阻20k Ω/V ，

量程5V。当C=1或C=0以及S通或断等不同情况下，U O1和U O2的电位各是多少？请填入表中，如果G2的悬空的输入端改接至0.3V，上述结果将有何变化？

U O2

图4.8

解：

，结果如下表

【oH oL=0.3V，阈值电平U T=1.4V，试求图4.9电路中各电压表的读数。

解：

电压表读数V1=1.4V，V2=1.4V，V3=0.3V，V4=3V，V5=0.3V。

3.6

【4-8】如图4.10(a)所示CMOS电路，已知各输入波形A、B、C如图(b)所示，R=10k ，请画出F端的波形。

A B C

(a) (b)

图4.10

解：

当C =0时，输出端逻辑表达式为F =B A +；当C =1时，F =A ，即，F =B A +C +A C 。答案见下图。

A B C F

【4-9】由CMOS 传输门和反相器构成的电路如图

4.11(a)所示，试画出在图(b)波形作用下的输出

U O 的波形（U I1=10V U I2=5V ）

(a)

(b)

图4.11

解：

输出波形见解图。

第5章组合数字电路

【5-1】分析图5.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。

图5.1

解： (0,3,5,6)Y A B C A B C A B C A B C

m A B C

=+++==⊕⊕∑

【5-2】逻辑电路如图5.2所示：

1．写出S 、C 、P 、L 的函数表达式；

2．当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？

Y Z

图5.2

【5-2】解：

1. S X Y Z =⊕⊕

()C X Y Z YZ XY XZ YZ =⊕+=++

P Y Z =⊕ L =YZ

2. 当取S 和C 作为电路的输出时，此电路为全加器。【5-3】图5.3是由3线/8线译码器74LS138和与非门构成的电路，试写出P 1和P 2的表达式，列出真值表，说明其逻辑功能。

BIN/OCT

012

0123

567

B A

C 1

74LS138P 1

P 2

图5.3

解：

1(0,7)P m ABC ABC ==+∑

2(1,2,3,4,5,6)P m AB BC AC =

=++∑或2

P AB BC AC =++

【5-4】图5.4是由八选一数据选择器构成的电路，试写出当G 1G 0为各种不同的取值时的

输出Y 的表达式。

G G A

图5.4

解：

结果如表A5.4所示。

表A5.4

【5-5】用与非门实现下列逻辑关系，要求电路最简。

123(11,12,13,14,15)(3,7,11,12,13,15)(3,7,12,13,14,15)

P m P m P m ?=??

=??=??∑∑∑

解：

卡诺图化简如图A5.5所示。

00000010

111

00AB 010*******

001110CD

P 1P 200001110

111

000100011110

001110AB CD

P 300001110

110

000100011110

001110AB CD

图A5.5

1P A B A C D =+ 2P ABC ACD ACD =++P AB ACD 3=+

将上述函数表达式转换为与非式，可用与非门实现，图略。

【5-6】某水仓装有大小两台水泵排水，如图5.6所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H 以上时，大小水泵同时开动；水位在H 、M 之间时，只开大泵；水位在M 、L 之间时，只开小泵；水位在L 以下时，停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）

图5.6

解：

1. 真值表如表A5.6所示；

表A5.6

2. 卡诺图化简如图A5.61

0ML H 000111100′

01′′

′

F 21

0ML H

000111100′

10′′

′

F 1

图A5.6

3. 表达式为

21F M

F ML H MH LH

=???

=+=+?? 或按虚线框化简可得1F HM L =+。图略。

【5-7】仿照全加器设计一个全减器，被减数A ，减数B ，低位借位信号J 0，差D ，向高

位的借位J ，要求：

1．列出真值表，写出D 、J 的表达式； 2．用二输入与非门实现；

3．用最小项译码器74LS138实现； 4．用双四选一数据选择器实现。解：

1. 设被减数为A ，减数为B ，低位借位为J 0，差为D ，借位为J 。列真值表如表A5.7所示。

表A5.7

化简可得

00(,,)(1,2,4,7)(,,)(1,2,3,7)D A B J m A B J J A B J m A B J AB

?==⊕⊕??

==⊕?+??∑∑ 2. 用二输入与非门实现的逻辑图见图A5.7(a)。

3. 用74LS138实现的逻辑图见图A5.7(b)。

4. 用双四选一数据选择器实现的逻辑图见图A

5.7(c)。

(a)

A B

(b) (c)

图A5.7

【5-8】设计一组合数字电路，输入为四位二进制码B 3B 2B 1B 0，当B 3B 2B 1B 0是BCD8421码时输出Y =1；否则Y =0。列出真值表，写出与或非型表达式，用集电极开路门实现。解：

1. 根据题意直接填写函数卡诺图，如图A5.8(a)所示。化简为0的最小项，可得输出Y 的与或非式

3231Y B B B B =+

2. 用集电极开路门实现的逻辑图见图A5.8(b)。

Y 11111101

000

110100011110

001110B

3B 2

B 1B 0

B B B

(a) (b)

图A5.8

【5-9】试用最小项译码器74LS138和和一片74LS00实现逻辑函数

12(,)(0,3)(,)(1,2,3)

A B m P A B m ?=??

=??∑∑ 解：

本题有多种答案，答案之一如图A5.10所示，其余答案请同学自行设计。

图A5.10

【5-10】试用集成四位全加器74LS283和二输入与非门实现BCD8421码到BCD5421码的转换。解：

将BCD8421码转换为BCD5421码时，则前五个数码不需改变，后五个数码需要加3，如表A5.11所示。

表A5.11

由表可得74LS283的加数低两位的卡诺图，见图A5.11(a)所示。设BCD8421码输入为DCBA ，则化简可得

10=B =B =D+CB+CA D CB CA ??

用74LS283和二输入与非门实现的逻辑图见图A5.11(b)。

000110′1

′′′

′

100100011110

001110DC

B 1/B 0

(a) (b)

图A5.11

【5-11】设计一个多功能组合数字电路，实现表5.1所示逻辑功能。表中C 1

，C 0为功能选择输入信号；A 、B 为输入变量；F 为输出。 1、列出真值表，写出F 的表达式； 2、用八选一数据选择器和门电路实现。

表5.1

解：

1. 输出F 的表达式为

001010F C AB C AB C AB C AB C C AB =++++

用八选一数据选择器和门电路实现逻辑图如图A5.12所示。图中

D 0=D 3=D 4=D 7=B ；D 1=1；D 2=0；D 5=D 6=B

C C A

图A5.12

【5-12】电路如图5.12(a)所示。

1. 写出L ，Q ，G 的表达式，列出真值表，说明它完成什么逻辑功能。

2. 用图5.12 (a)、(b)所示电路构成五位数码比较器。

A B

Q L

74LS85Y AB A 2A 3A 1A 0B 2B 3B 1B 0

(A=B)i (A>B)i

(a) (b)

图5.12

解：

1. 输出函数表达式为

L AB = G AB = Q A B

A B =+ 该电路为一位数码比较器。

2. 将一位数码比较器的输出L 、Q 、G 接到74LS85的串行输入端即可。

【5-14】解：

设合格为“1”，通过为“1”；反之为“0”。根据题意，列真值表见表A5.14。

表A5.14

化简可得

【5-13】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。用与非门组成的逻辑电路实现此评判规定。解：

设合格为“1”，通过为“1”；反之为“0”。根据题意，列真值表见表A5.14。

表A5.14

化简可得

.F AB AC AB AC =+=

【5-14】分析图P5.16所示电路中，当A 、B 、C 、D 只有一个改变状态时，是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？

图5.14

解：

由图可知表达式为

Y ACD ABD BC CD =+++

当B =0且C=D =1时：Y=A A + 当A=D =1且C =0时：

Y =B +B 当B =1,D =0或A =0,B=D =1时：Y=C +C

当A =0,C =1或A=C =1,B =0时：Y=D +D

第6章触发器

【6-1】已知由与非门构成的基本RS 触发器的直接置“0”端和直接置“1”端的输入波形如图6.1所示，试画出触发器Q 端和Q 端的波形。

R d S d Q Q

图 6.1

解：

基本RS 触发器Q 端和Q 端的波形可按真值表确定，要注意的是，当d R 和d S 同时为“0”时，Q 端和Q 端都等于“1”。d R 和d S 同时撤消，即同时变为“1”时，Q 端和Q 端的状态不定。见图6.1（b ）所示，图中Q 端和Q 端的最右侧的虚线表示状态不定。

R d S d Q

不定状态

图6.1（b ）题6-1答案的波形图

【6-2】触发器电路如图 6.2(a)所示，在图(b)中画出电路的输出端波形，设触发器初态为“0”。

d S d Q Q

(a) (b)

图6.2

解：

此题是由或非门构成的RS

触发器，工作原理与由与非门构成的基本RS 触发器一样，只不过此电路对输入触发信号是高电平有效。参照题6-1的求解方法，即可画出输出端的波形，见图6.2(c)。

d S d Q

R 不定状态

图6.2(c)

【6-3】试画出图6.3所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为“0”。

“

图 6.3

解：

见图6.3(b)所示，此电路可获得双相时钟。

Q Q CP Y Z

图6.3(b)

【6-4】分析图6.4所示电路，列出真值表，写出特性方程，说明其逻辑功能。

图6.4

解：

1．真值表(CP =0时，保持；CP =1时，如下表）

D n Q n Q n+1 0 0 0 0 1 0 1 0 1 1 1 1

2．特性方程Q n+1

=D n

3．该电路为锁存器（时钟型D 触发器）。CP =0

时，不接收D 的数据；CP =1时，把数据锁存，但该电路有空翻。

【

6-5】试画出在图6.5所示输入波形的作用下，上升和下降边沿JK 触发器的输出波形。设触发器的初态为“0”。

CP J K

图 6.5

解：

见图6.5(b)所示。

CP J K

J K Q

图6.5(b)

【6-6】试画出图P6.6(a)所示电路，在图6.6(b)给定输入下的Q 端波形，设触发器初态为“0”。

Q CP D Q

(a) (b)

图6.6

解：

见图6.6(b)所示。

D Q

图6.6(b)

【6-7】根据特性方程，外加与非门将D 触发器转换为JK 触发器，应如何实现？若反过来将JK 触发器转换为D 触发器，应如何实现？

解：J-K 触发器特性方程 n 1n n Q JQ KQ +=+

D 触发器特性方程 n 1

D +=

D 触发器转换为J-K 触发器 n

D J Q KQ J Q KQ =+=? 如图6.7（a ）所示。

J-K 触发器转换为D 触发器 J D =，K D = 如图6.7（b ）所示。

（a ）（b ）

图6.7

【6-8】电路如图6.8(a)所示，触发器为维持阻塞型D 触发器，各触发器初态均为“0”。 1．在图(b)中画出CP 作用下的Q 0 Q 1和Z 的波形； 2．分析Z 与CP 的关系。

CP Q 0Z

Q 1

(a) (b)

图6.8

解：1、CP 作用下的输出Q 0 Q 1和Z 的波形如下图； 2、Z 对CP 三分频。

CP Q1Q2

【6-9】电路如图 6.9(a)所示，试在图(b)中画出给定输入波形作用下的输出波形，各触发器的初态均为“0”；根据输出波形，说明该电路具有什么功能？

(a)

CP A F

(b) 图6.9

解：输出波形图见图6.9(c)

CP A F

图6.9(c)

【6-10】电路如图

6.10所示，试在图(b)中画出给定输入波形作用下输出端Q 0和Q 1的波形，设各触发器的初态均为“0”。

CP Q 0A Q 1

(a) (b)

图6.10

解：输出波形图见图6.10(c)

CP B C

图6.10(c)

【6-11】电路如图6.11所示，试在图(b)中画出给定输入波形作用下输出端Q 0 和Q 1

波形，各触发器的初态均为“0”。

Q 0

C11J 1K R

C11J

Q Q

“1”

Q 1FF 0

FF 1

Q 0Q 1

(a) (b)

图6.11

解：

见图6.11(b)所示。该电路A 输入每出现一次下降沿，Q 1端就输出一个宽度等于时钟周期的脉冲。

Q 0Q 1

图6.11(b)

第7章时序逻辑电路

【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。 (1 )写出电路的状态方程和输出方程。

(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。 (3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。

1J 1K

C11J 1K

C1Q 1

Q 2

图7.1

解：

1．电路的状态方程和输出方程

n 1n

2n 11n 1Q Q Q X Q +=+ n 2

n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=

．分别列出X =0和X =1两种情况下的状态转换表，见题表7.1所示。逻辑功能为当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。

3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图7.1(b)所示。

题表7.1

Q Q Z

图7.1(b)

【7-2】电路如图7.2所示，假设初始状态Q a Q b Q c =000。

(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。 (2) 试分析该电路构成的是几进制的计数器。

图7.2解：

1．写出驱动方程

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器的Q 和Q1的表达式，并画出其波形。图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2ABCF 2求：（1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解：（1）化简该函数为最简与或式：解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分分分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分分分分

填对卡诺图圈对卡诺图-----------2分由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6．方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

(完整版)数字电子技术基础模拟试题A及答案

74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数减法计数命题人：审题人：命题时间：系名专业年级、班学号姓名数字电子技术课程试题（卷）题号一二三四五六七八九十总分得分（请将答案写在答题纸上，答在试卷上不给分）一．选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（） a ．数字比较器可以比较数字大小 b ．半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （） 2．TTL 、CMOS 门中未使用的输入端均可悬空（） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（） 7．判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（） 8．施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（）三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。密线封 A B

西北工业大学-数字电子技术基础-实验报告-实验2

数字电子技术基础第二次实验报告一、题目代码以及波形分析 1. 设计一款可综合的2选1多路选择器 ①编写模块源码 module multiplexer(x1,x2,s,f); input x1,x2,s; output f; assign f=(~s&x1)|(s&x2); endmodule ②测试模块 `timescale 1ns/1ps module tb_multiplexer; reg x1_test; reg x2_test; reg s_test; wire f_test; initial s_test=0;

always #80 s_test=~s_test; initial begin x1_test=0; x2_test=0; #20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; #20 x1_test=0; x2_test=0;

#20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; end multiplexer UUT_multiplexer(.x1(x1_test),.x2(x2_test),.s(s_test),.f(f_test)); endmodule ③仿真后的波形截图

④对波形的分析本例目的是令s为控制信号，实现二选一多路选择器。分析波形图可以知道，s为0时，f 输出x1信号；s为1时，f输出x2信号。所以实现了目标功能。 2. 设计一款可综合的2-4译码器 ①编写模块源码 module dec2to4(W,En,Y); input [1:0]W; input En; output reg [0:3]Y; always@(W,En) case({En,W}) 3'b100:Y=4'b1000; 3'b101:Y=4'b0100; 3'b110:Y=4'b0010;

《数字电子技术基础》课后习题答案

《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、 1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路 5、各位权系数之和，179 9、01100101，01100101，01100110； 11100101，10011010，10011011 二、 1、× 8、√ 10、× 三、 1、A 4、B 练习题： 1.3、解： (1) 十六进制转二进制： 4 5 C 0100 0101 1100 二进制转八进制：010 001 011 100 2 1 3 4 十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10 所以：(45C)16=(10001011100)2=(2134)8=(1116)10 (2) 十六进制转二进制： 6 D E . C 8 0110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 000 3 3 3 6 . 6 2 十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10 所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10

(3) 十六进制转二进制：8 F E . F D 1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 010 4 3 7 6 . 7 7 2 十六进制转十进制： (8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D 0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 010 3 6 3 6 . 7 7 2 十六进制转十进制： (79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)10 1.5、解： (74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD (136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD 1.8、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补

数字电子技术基础实验

《数字电子技术基础实验》实验报告学院：学号：姓名：专业：实验时间：实验地点： 2016年12月

Figure 5.51n位移位寄存器一、实验目的及要求编写testbench 验证Figure 5.51源代码功能，实现n位移位寄存器。了解并熟悉移位寄存器的工作原理功能；熟悉n位移位寄存器的逻辑功能。所需功能：实现所需功能需要R，Clock，L，w，Q，5个变量，其中参数n 设为缺省值16，以定义触发器的个数。当时钟信号Clock从0变为1时刻，正边沿触发器做出响应：当L=0时，对输出结果Q进行向右移位，将w的值赋给Q的最高位，实现移位；当L=1时，将输入R的值寄存在Q中；所需EDA工具及要求： Modelsim： 1、在Modelsim中建立工程，编写Figure 5.51模块的源码； 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测试，观察仿真波形图并进行分析等； Synplify Pro： 1、使用Synplify Pro对Figure 5.51进行综合，得到RTL View、 Technology View、综合报表等，进行观察、分析等；二、实验内容与步骤 1、在Modelsim中建立工程，编写Figure 5.51模块的源码；本题实现的是一个n位移位寄存器，触发器对时钟信号Clock敏感，为正边沿敏感型。L实现对Q的控制，若L=1，则将R寄存到Q中；若L=0，则对Q向右移位。如下图是一个4位移位寄存器图表说明了该四位移位寄存器的移位过程

module shiftn (R, L, w, Clock, Q); parameter n = 16; input [n-1:0] R; input L, w, Clock; output reg [n-1:0] Q; integer k; always @(posedge Clock) if (L) Q <= R; else begin for (k = 0; k < n-1; k = k+1) Q[k] <= Q[k+1]; Q[n-1] <= w; end endmodule 这是可用于表示任意位宽的移位寄存器的代码，其中参数n设为缺省值16，以定义触发器的个数。R和Q的位宽用n定义，描述移位操作的else 分支语句用for循环语句实现，可适用于由任意多个触发器组成的移位操作。 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测试，观察仿真波形图并进行分析等； `timescale 1ns/1ns module shiftn_tb;

数字电子技术基础试题及答案 (1)

. 数字电子技术基础期末考试试卷一、填空题 1. 时序逻辑电路一般由和两分组成。 2. 十进制数（56）10转换为二进制数为和十六进制数为。 3. 串行进位加法器的缺点是，想速度高时应采用加法器。 4. 多谐振荡器是一种波形电路，它没有稳态，只有两个。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别专业（班级）姓名学号

图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，1Y 、6Y 分别才为低电平（被译中）。图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。图3 ………………封…………………………装…………………订………………………线………………………

D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求：（1）列出计数器状态与V01、V02的真值表；

数字电子技术基础习题及答案

数字电子技术基础考题一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。

数字电子技术实验报告

实验一组合逻辑电路设计与分析 1.实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。 2.实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。图1-1 组合逻辑电路的分析步骤根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进行设计。图1-2 组合逻辑电路的设计步骤 3.实验电路及步骤（1）利用逻辑转换仪对已知逻辑电路进行分析。 a.按图1-3所示连接电路。 b.在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图1-4所示结果。观察真值表，我们发现：当四个输入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D 中1的个数为偶数时，输出为1。因此这是一个四位输入信号的奇偶校验电路。

（2）根据要求利用逻辑转换仪进行逻辑电路的设计。 a.问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。 b.在逻辑转换仪面板上根据下列分析出真值表如图1-5所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高电平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。因此，令A、B、C分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F 为报警控制电路的输出。图1-4 经分析得到的真值表和表达式

数字电子技术基础试卷及答案套

数字电子技术基础1 一．1．（1５分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。二．（15分）已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。三．（8分）试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。四．（12分）试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。五．（15分）已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。六．（18分）按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。图5-1

图5-2 七．八．（10分）电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。（1）求电路的静态工作点; （2）画出微变等效电路图, 求Au 、r i 和r o ；（3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。（a ）（b ）

数字电子技术基础第五版

数字电子技术基础第五版习题解答：本书是为配合清华大学电子学教研组编、阎石主编的《数字电子技术基础》（第五版）教材的使用而编写的习题解答。书中除包含有《数字电子技术基础》（第五版）全部习题的详细解答以外，还含有各章习题的分类以及每种类型题目的解题方法和步骤等内容。数字电子技术基础（第5版）：数字电子技术基础（第5版）》是2006年高等教育出版社出版的图书，作者是阎石、清华大学电子学教研组。内容简介：本书是普通高等教育“十五”国家级规划教材。本书以前各版曾分别获得北京市教育教学成果一等奖、国家教委优秀教材一等奖、国家级优秀教材奖。新版教材是在基本保持第四版教材内容、理论体系和风格的基础上，按照教育部2004年修订的“数字电子技术基础课程教学基本要求”修订而成的。本次修订除改写了部分章节外，还增加了硬件描述语言和EDA软件应用的基础知识。此外，还在多数小节后面增设了复习思考题。为了便于教学，也为了便于读者今后阅读外文教材和使用外文版的EDA软件，书中采用了国际上流行的图形逻辑符号。全书主要内容有：数制和码制、逻辑代数基础、门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、硬件描述语言、脉冲波形的产生和整形、数-模和模-数转换等共11章。

本书可作为电气信息类、仪器仪表类各专业的教科书，也可供其他相关理工科专业选用以及社会选者阅读。作者简介：阎石，清华大学教授、全国高等学校电子技术研究会理事长。1937年生人。1958年毕业于清华大学自动控制系，其后一直在清华大学从事电子技术的教学与科研工作。曾任国家教委工科本科基础课程教学指导委员会第一、二届委员，华北地区高等学校电子技术教学研究会理事长。1989年与童诗白教授等一起获得普通高等学校优秀教学成果国家级特等奖。主编的《数字电子技术基础》第二版获国家教委优秀教材一等奖，第三版获国家优秀教材奖，第四版获北京市教育教学成果一等奖。主要著作有：《数字电子技术基础》第一、二、三、四版，高等教育出版社分别于1981年、1984年、1989年、1998年出版；《电子技术基础学习指导》，辽宁科技出版社，1985年出版；《数字电子电路》，中央电大出版社，1993年出版；《数字电子技术荩础（第四版）教师手册》，高等教育出版社，2003年出版；《帮你学数字电子技术基础》，高等教育出版社，2004年出版。

数字电子技术基础试卷及答案

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式

数字电子技术基础习题答案

数字电子技术基础习题答案

数字电子技术基础答案第1章自测题 1.1填空题 1. 100011.11 00110101.01110101 11110.01 1E.4 2. 4 3. n2 4. 逻辑代数卡诺图 5.) (D C B A F ) (D C B A F+ =' 6.) )( (C B D C B A F 7. 代数法卡诺图8. 1 1.2判断题 1. √ 2.√ 3. × 1.3选择题 1.B 2.C 3.C 1.4 A F= 1⊙B AB F 2 B A F+ = 3 1.5 A B L 0 0 1 0 1 0 1 0 0 1 1 1 1.6 C L=

1.7 AB C B A BC Y 习题 1.1 当0000 1 2 A A A ,7 A 到3 A 有1个不为0时，就可以被十进制8整除 1.2 (a)AC BC AB F ++=1 （b ）B A AB F +=2 (c)C B A S ⊕⊕= AC BC AB C 0 1.3略 1.4 (1) ）（B A D C F )(1 ) )((1B A D C F ++=' (2) ）（B A B A F )(2 ) )((2B A B A F ++=' (3) E D C B A F 3 D E C AB F =' 3 (4) ) ()(4D A B A C E A F ）（ ) )()((4D A C AB E A F +++=' 1.5 C B A F ⊕⊕= 1.6 (1) B A C B C A L (2) D B C B D C A L (3) AD L (4) E ABCD L (5) 0 L 1.7 C B A B C A C AB ABC C B A L ),,( 1.8(1) ABD D A C F 1 (2) BC AB AC F 2 (3) C A B A B A F 3 (有多个答案) (4) C B D C AB C A C D F +++=4 (5) C B A ABD C B A D B A F 5 (6) 1 6 F 1.9 (1) AD D C B B A F 1 (2) B A A C F 2 (3) D A D B C B F 3 (4) B C F 4

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由和两分组成。 2. 十进制数（56）10转换为二进制数为和十六进制数为。 3. 串行进位加法器的缺点是，想速度高时应采用加法器。 4. 多谐振荡器是一种波形电路，它没有稳态，只有两个。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院专业（班级）姓名学号 …… … … … … 线 …

6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。 A B C F

数字电子技术基础. 第四版. 课后习题答案详解

Y 1 1 Y 第一章 1.1 二进制到十六进制、十进制 (1)(10010111)2=(97)16=(151)10 (3)(0.01011111)2=(0.5F)16=(0.37109375)10 1.2 十进制到二进制、十六进制 (1)(17)10=(10001)2=(11)16 (3) (0.39)10 = (0.0110 0011 1101 0111 0000 1010) 2 = (0.63D70A)16 1.8 用公式化简逻辑函数 (1)Y=A+B (2)Y = ABC + A + B + C 解： = BC + A + B + C = C + A + B + C =（A ＋A ＝） (5)Y=0 (2)(1101101)2=(6D)16=(109)10 (4)(11.001)2=(3.2)16=(3.125)10 (2)(127)10=(1111111)2=(7F)16 (4) (25.7)10 = (11001.1011 0011) 2 = (19.B 3)16 (3)Y=1 (4)Y = AB CD + ABD + AC D 解：Y = AD (B C + B + C ) = AD (B + C + C ) = AD (7)Y=A+CD (6)Y = AC (C D + A B ) + BC (B + AD + CE ) 解：Y = BC ( B ⊕ AD + CE ) = BC ( B + AD ) ⊕ CE = ABCD (C + E ) = ABCDE （8）Y = A + ( B + )( A + B + C )( A + B + C ) 解：Y = A + ( B ⊕ C )( A + B + C )( A + B + C ) = A + ( AB C + B C )( A + B + C ) = A + B C ( A + B + C ) = A + AB C + B C = A + B C (9)Y = BC + A D + AD (10)Y = AC + AD + AEF + BDE + BDE 1.9 (a) Y = ABC + BC (b) Y = ABC + ABC (c) Y 1 = AB + AC D ,Y 2 = AB + AC D + ACD + ACD (d) Y 1 = AB + AC + BC , Y 2 = ABC + ABC + ABC + ABC 1.10 求下列函数的反函数并化简为最简与或式 (1)Y = AC + BC (3)Y = ( A + B )( A + C )AC + BC (2) Y = A + C + D 解： = ( A + B )( A + C )AC + BC = [( A + B )( A + C ) + AC ] ⊕ BC = ( AB + AC + BC + AC )( B + C ) = B + C (5)Y = AD + AC + BCD + C 解：Y = ( A + D )( A + C )(B + C + D )C = AC ( A + D )(B + C + D ) = ACD (B + C + D ) = ABCD (4)Y = A + B + C (6)Y = 0 1.11 将函数化简为最小项之和的形式 (1)Y = A BC + AC + B C 解：Y = A BC + AC + B C = A BC + A (B + B )C + ( A + A )B C = A BC + ABC + AB C + AB C + ABC = A BC + ABC + AB C + ABC （2）Y = ABC D + A BCD + ABCD + AB CD + AB CD + A BC D

数字电子技术基础—试题—填空

一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = (1)。 3 . 三态门输出的三种状态分别为：高电平、低电平和高阻态。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储4位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为12条、数据线为 8条。 1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的 8421BCD 码为（ 10011000 ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。 3 .图15所示电路中的最简逻辑表达式为AB 。图 15 4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。 5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。 6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 表 1 F 1 ；F 2 ；F 3 分别为：同或，与非门，或门 1.(11011)2 =（__27__）10 2.8421BCD 码的1000相当于十进制的数值 8 。 3．格雷码特点是任意两个相邻的代码中有__一__位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的__与或运算__互换，_原变量___互换，__反变量__互换，就得到F 的反函数 F 。 5．二极管的单向导电性是外加正向电压时导通，外加反向电压时截止。 6．晶体三极管作开关应用时一般工作在输出特性曲线的饱和区和截止区。 7．TTL 三态门的输出有三种状态：高电平、低电平和高阻状态。 8. 集电极开路门的英文缩写为 OC 门，工作时必须外加上拉电阻和电源。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较多。 10．输出n 位代码的二进制编码器，一般有 __2n ____个输入信号端。 11．全加器是指能实现两个加数和___(低位)进位信号____三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与当前输入状态有关，而且与输出的原始状态有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 RS=0 。

相关文档

数字电子技术基础教材

数字电子技术基础答案

数字电子技术基础

数字电子技术基础试题

数字电子技术基础实验

数字电子技术基础试卷

相关文档

数字电子技术基础习题及问题详解

数字电子技术基础简明教程(第三版)全

《数字电子技术基础》课后习题及参考答案

数字电子技术基础简明教程教材教案

数字电子技术基础简明教程

数字电子技术基础教案

最新数字电子技术基础教材第四章答案

数字电子技术基础习习题及答案

数字电子技术基础教案

数字电子技术基础习题及答案 (2)

《数字电子技术基础》课程教学大纲

数字电子技术基础简明教程第三版

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

数字电子技术基础教程

数字电子技术基础教材第四章答案

数字电子技术基础习题答案

数字电子技术基础习题及答案

《数字电子技术基础简明教程(第三版)答案》

数字电子技术基础概述

最新文档

幼儿园小班科学《小动物过冬》PPT课件教案

2021年春新青岛版(五四制)科学四年级下册 20.《露和霜》教学课件

自然教育课件

小学语文优质课火烧云教材分析及课件

(超详)高中语文知识点归纳汇总

高中语文基础知识点总结(5篇)

高中语文基础知识点总结(最新)

高中语文知识点整理总结

高中语文知识点归纳

高中语文基础知识点总结大全

超详细的高中语文知识点归纳

高考语文知识点总结高中

高中语文知识点总结归纳

高中语文知识点整理总结

高中语文知识点归纳

高中语文知识点归纳(大全)

高中语文知识点总结归纳(汇总8篇)

高中语文基础知识点整理

化工厂应急预案

化工消防应急预案(精选8篇)