实验七用always块实现较复杂的组合逻辑电路
电子信息工程学系实验报告
课程名称：EDA技术与实验
实验项目名称：用always块实现较复杂的组合逻辑电路时间：
班级：通信姓名：学号：010705
实验目的:
1、掌握用always实现较大组合逻辑电路的方法。
2、进一步了解assign和always两种组合电路实现方法的区别和注意点。
实验内容:
1.学习Verilog HDL设计课件。
2.运用always块设计一个8路数据选择器。要求：每路输入数据与输出数据均
为4位2进制数，当选择开关（至少3位）或输入数据发生变化时，输出数据也相应地变化。
实验步骤：
1.在教师的指导下，学习Verilog HDL课件。
2.由教师演示max+plusⅡ课件的文本设计流程。
3.参考课件实例，动手操作软件，按照流程做完从新建文件，编译，仿真，分
配引脚等软件操作部分的全过程。
4.参考上述实例，完成实验内容2.
实验过程：
一、运用always块设计一个8路数据选择器
1、新建文本：选择菜单Fi l e下的New，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。
2、在文本编辑窗口，输入Verilog语言，代码如下：
3、将文件命名为“alu”保存v文件。
4、打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler 项，即出现编译器窗口。选择Start即可开始编译，MAX+PLUS II编译器将检查项目是否有错。
5、建立波形编辑文件：在MAX—plusⅡ菜单内选择Waveform Editor File 项。
6、仿真节点插入：选择菜单Node下的Enter Nodes from SNF选项。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=>”按钮，将左边列表框的结点全部选中到右边的列表框。单击“OK”，选中的信号将出现在波形编辑器中。
7、输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为alu.scf。单击MAX—plusⅡ菜单内选择Simulator选项，单击Start，接着打开Open SCF（界面如下图），即完成文本的波形仿真。
二、调用门元件实现的4选1MUX
过程如同“运用always块设计一个8路数据选择器”，
输入代码如下图：
三、用case语句描述的4选1MUX
过程如同“运用always块设计一个8路数据选择器”，
输入代码如下图：
四、用条件运算符描述的4选1MUX
过程如同“运用always块设计一个8路数据选择器”，
输入代码如下图：
五、混合描述的1位全加器
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
六、结构描述的4位级联全加器
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
七、用组合电路实现的ROM
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
八、带置位和复位端的1位数据锁存器
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
九、电平敏感型的8位数据锁存器
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
十、4位串—并转换器
过程如同“运用always块设计一个8路数据选择器”，输入代码如下图：
实验结果及分析：
一、运用always块设计一个8路数据选择器仿真实验的仿真结果，如下图所示：
二、调用门元件实现的4选1MUX仿真实验的仿真结果，如下图所示：
三、用case语句描述的4选1MUX仿真实验的仿真结果，如下图所示：
四、数据流描述的4选1MUX仿真实验的仿真结果，如下图所示：
五、混合描述的1位全加器仿真实验的仿真结果，如下图所示：
六、结构描述的4位级联全加器仿真实验的仿真结果，如下图所示：
七、用组合电路实现的ROM仿真实验的仿真结果，如下图所示：
八、带置位和复位端的1位数据锁存器仿真实验的仿真结果，如下图所示：
九、电平敏感型的8位数据锁存器仿真实验的仿真结果，如下图所示：
十、4位串—并转换器仿真实验的仿真结果，如下图所示：
实验心得：
通过本次结构、行为、数据流描述4选1数据选择器的文本设计和仿真的实验，巩固了用MAX+PlusⅡ完成Verilog语言的文本设计和仿真的基本流程。在八位数据选择器的设计实验中，学会了用always实现较大组合逻辑电路的方法，掌握条件语句、循环语句在简单时序模块设计中的使用。在结构、行为、数据流描述设计（四位选择器）和用always块实现较复杂的组合逻辑电路（八位数据选择器）的实验中，通过对比设计分析进一步认识到assign与always两种组合电路实现方法的本质区别。