数字电源控制模块的设计

第43卷第11期原子能科学技术

Vol.43,No.11

2009年11月Atomic Ener gy Science and T echno logy Nov.2009

数字电源控制模块的设计

龙锋利,程 健

(中国科学院高能物理研究所,北京 100049)

摘要:为加速器高精度磁铁稳流电源设计了数字电源控制模块DP SCM ,以硬开关拓扑结构的磁铁电源作为被控对象,实现电源的全数字化控制。DPSCM 以现场可编程门阵列FP GA 为控制部件,实现对高精度A DC 和DA C 的控制,由数字调节器产生高精度数字脉宽调制信号,并实现电源的逻辑控制和联锁保护功能。通过模拟负载测试了DPSCM 的基本功能,并在数字电源样机上测试了DP SCM 长期运行的可靠性及稳定性,样机电源连续运行72h,电流稳定度优于5 10-5。

关键词:数字电源控制模块;现场可编程门阵列;数字调节器;高精度数字脉宽调制信号;模拟负载中图分类号:T L 503.5

文献标志码:A 文章编号:1000-6931(2009)11-1043-06

Design of Digital Power Supply Control Module

LON G Feng -li,CH ENG Jian

(I ns titute of H ig h Ener g y P hy s ics ,Chinese A cademy o f Sciences ,Beij ing 100049,China)

Abstract: The digital pow er supply contr ol module (DPSCM)w as designed fo r accelera -tor high pr ecision curr ent stabilized mag net pow er supplies.Based on the to po logy of the sw itching m ode,the pow er supply embedding the DPSCM fulfilled al-l dig ital contr ol and regulation.The field prog rammable gate array (FPGA)w as chosen as the contr ol

com ponent for the DPSCM.The co ntro l of high precision ADC and DA C,the digital reg ulating loop,and the lo gic contro l and interlo ck protection were implem ented in the FPGA.T he hig h precision pulse width modulation (PWM )sig nals w ere pr oduced by the DPSCM.A fter testing on the load simulato r and the digital pow er supply prototype,it is prov ed that the DPSCM can meet requirements for mo st accelerator magnet pow er supplies.The current stability of the prototype is better than 5 10-5after 72h test.Key words:digital pow er supply control m odule;field pr ogram mable g ate array;digital reg ulating loop;digital high precision PWM sig nal;load sim ulator 收稿日期:2008-09-02;修回日期:2009-02-25

作者简介:龙锋利(1977 ),女,湖南汨罗人,工程师,博士,核技术及应用专业

磁铁电源以大功率直流稳流电源为主,因它们的负载多是要求大激励电流的磁铁负载。由于各加速器设计目标不同,因而对电源系统的要求各异。但随着现代加速器的发展,对束

流稳定性的要求越来越高,因此,对电源系统的输出稳定性、控制分辨率及长期可靠性和再现

性的要求也不断提高。国际上新建成和在建的第三代同步辐射光源(如瑞士光源SLS,英国的

DIAMOND等)已采用数字化电源。采用数字

标,增加电源控制部分的可替换性,简化电源和上层控制系统的结构,缩短电源的调试和故障排除时间。已建成的瑞士光源SLS中,600多套电源采用了全数字化控制,完全统一了电源控制系统(包括上层控制接口和电源调节器设计)的硬件结构。只需通过软件来设置电源调节器的参数便可使电源的数字化控制器满足不同磁铁负载的需求[1]。

般应用在一些精度要求不高的普通逆变器控制或电机调速系统中[2-3],目前的数字化技术无法

模块DPSCM是专为硬开关类型的加速器磁铁电源而设计的,嵌入DPSCM的磁铁电源将实现全数字化控制,并达到高精度直流稳流电源输出精度的控制需求。

1 DPSC M简介

选定Altera公司嵌入DSP模块的FPGA 作为数字电源控制模块DPSCM的控制核心。在FPGA内实现数字调节器DRL(dig ital reg-ulating loo p),并通过数字平均法实现高精度的脉宽调制信号PWM(pulse w idth modula-tion)输出。DRL的反馈量输入,即负载电流和电压及前馈电压的回采值,通过ADC转换为数字量并进行归一化处理后送入DRL。FPGA 实现对高精度ADC及负责监测功能的DAC 的控制。电源的联锁保护及逻辑控制功能也在FPGA内实现。图1为FPGA基于硬件设计的框图。

图1 DP SCM FPG A基于硬件设计的框图

F ig.1 Block diag ram o f ha rdw ar e-based

desig n o f DPSCM 2 DPS CM的FPGA控制

根据DPSCM FPGA基于硬件设计的框图,其FPGA控制主要包括以下几部分:高精度ADC和DAC的控制,驱动功率开关管脉宽调制信号的控制及电源联锁保护和逻辑控制,以及电源本体调节器的FPGA实现。

2 1 高精度ADC/DAC的FPGA控制

加速器磁铁电源系统并非若干单个设备的简单组合,而是由加速器控制系统的中央控制计算机(通常称为远地控制)进行全方位控制并与其它设备统一协调运行的电源系统。远地控制通过计算机送出的数字给定通过数模转换器DA C,转换为模拟信号进入电源的调节系统, DA C对于磁铁电源的输出精度控制起关键作用。而数字电源采用数字调节器,给定直接为数字信号;反馈信号需经ADC转换为数字量进入DRL。因此,ADC成为数字电源控制的关键设计。

DPSCM的数字调节器设计了两个反馈回路,即电流闭环反馈和电压闭环反馈。每一调节回路均需一A/D转换器。但电流环和电压环对于A/D转换器的需求不同。一般来说,电流环的带宽窄,但要求的分辨率和稳定度高;电压环的带宽较宽,而稳定度要求较电流环低。两个控制回路虽可使用同一类型A/D转换器,但必定要以牺牲某一方面的性能为代价而做出一权衡的选择,故DPSCM针对不同的控制回路考虑采用不同的A/D转换器。

电压环作为电流环的内环,其响应速度要求为电流环的10倍以上。所以,对于电压反馈的A/D转换器要求采样速率快,其控制精度可不作为主要的考虑对象。DPSCM选择了SAR 型A/D转换器,即ADS8382IB作为电压反馈的模数转换器件[4],该A/D转换器提供18-bit 分辨率,采样速率最高可达6 105s-1。电流闭环反馈所需的A/D转换器需尽可能高的分辨率和稳定度。受电流环带宽的影响,对其速度的要求并不很高。DPSCM选择delta-sig ma 型A/D转换器ADS1251[5],其分辨率达24-bit,20kH z数据输出率时,仍可达19-bit的有效分辨率;双极性全差分输入,采样输出的群延时(gr oup delay)仅为5/f DATA(f DATA为采样速率)。为监测电源系统的其它模拟量及前馈电

1044

压的采样,DPSCM还设计了一高速多通道的ADC,即AD7328,其分辨率为12-bit,采样速率达1 106s-1。A D7328接收真正的双极性输入,且通过软件可设置各通道的量程范围、带内部电压基准,适合于DPSCM的控制需求[6]。

对于DPSCM,DAC仅作为分析和观测手段,DPSCM选择分辨率为16-bit、采样速率为15 105s-1的AD5542[7]。通过软件设计,可分时选择多个数字信号源作为DAC的输入,以实时观测数字调节器中多个测试点。

通过对上述ADC/DA C时序和工作原理的分析,用VH DL语言在FPGA内通过状态机实现控制。以A DS8382为例,表1列出该ADC的控制信号。

表1 ADS8382主要控制信号

Table1 Interface signals for ADS8382信号名称功能描述

n CONVS T数字量输入下降沿标志转换开始

BUSY数字量输出转换过程中高电平

CS数字量输入片选信号

FS数字量输入帧同步信号

PD数字量输入信号高电平复位转换器

并进入低功耗模式SCLK数字量输入串行数据时钟

SDO数字量输出串行数据输出

ADS8382的数据传输通过串行接口。在串行时钟输入信号SCLK的上升沿,数据从串行数据输出端SDO移位输出。片选信号CS 置为高电平可将SDO置为三态;将电源控制信号PD置为高电平,ADC进入复位状态,停止数据转换,此时,ADC的功耗最小。为获得最高的数据转换速率6 105s-1,CS和PD均直接接低电平,不使用上述功能。ADS8382的数据转换从CONVST下降沿开始,BUSY信号高电平指示ADC处于转换状态,低电平指示转换结束。ADC转换结束后,向帧同步信号FS发送高电平,此时,ADC转换的数据将被送入ADC输出寄存器,可从SDO读取转换结果。

2 2 高精度PWM信号的FPGA实现

通过闭环控制产生PWM波形,理论上PWM信号的分辨率无穷大。而数字PWM生成器一般采用计数器通过可编程逻辑器件PLD实现,两个频率决定了数字PWM信号的分辨率,即计数器的时钟频率和开关频率,可用T c/T r ep表示(T c为计数器的时钟周期;T r ep为PWM信号的周期,即开关频率)。假设计数器的时钟频率为100M H z,PWM信号的输出频率为20kH z,则数字PWM信号的分辨率为200 10-6,等价于12~13位的分辨率[8]。

数字PWM信号要达到18位或18位以上的高分辨率,在开关频率一定的条件下,只能通过提高PLD的主频,即计数器的时钟频率。如对于20kH z的开关频率,PLD的主频必须达到5GH z,PWM信号的分辨率才能达到18位,而如此高的主频对于目前的PLD器件是不可能的。低频PWM信号增大了PWM信号的周期T rep,PWM信号的控制精度可以提高。但为了追求无源滤波元件的小型化,需采用高频PWM方式,这时,在最小脉宽相同的情况下,调节精度随开关频率升高而降低。当前电源变换器的发展趋势是高频小型化,控制数字化。因此,在应用中必须解决PWM在高频和数字化控制时调节精度受限制的问题。对于高精度的稳流电源,需高精度的PWM信号。

数字调节器DRL采用浮点数进行运算处理。DRL计算PWM的基准脉冲宽度,而PWM信号的输出只可能是最小调节步长T c 的整数倍,这样,基准脉冲宽度被取整至T c的整数倍。对于基准值和取整后的整数值之间的差,即余数,可在FPGA中采用基于硬件处理的办法,即应用VH DL语言,将所得的余数不断累加,当累加的和不小于最小调节步长时,将该最小脉冲和基准脉冲叠加输出。此时,对于整数部分采用了脉冲宽度调制,而对于余数部分采用了脉冲频率调制。这种高频调制和低频调节相结合的设计,被称为数字平均法。从数字平均的角度,理论上该调制办法产生的PWM信号的分辨率也无穷大。DPSCM采用数字平均法,输出高精度的脉宽调制信号。

2 3 数字输入输出量的FPGA控制

数字输入信号根据响应时间要求分为两类,一类响应快,称为高速输入,如数字调节器DRL的使能信号、电源急停或安全连锁信号及同步输入信号等,这些信号响应时间要求尽可能小,一般要求小于10 s。还有一些数字输入信号,诸如磁铁负载过温、负载极性反、复位、准

1045

第11期 龙锋利等:数字电源控制模块的设计

备好(standby)等,一般响应时间在100ms内均可接受,可归入低速输入类。对于高速输入和输出的数字量,直接与FPGA的I/O管脚相连,直接输入或根据逻辑控制的需求从FPGA 输出。故高速数字量输入和输出直接采用硬件描述语言VH DL在FPGA内实现控制。低速输入和输出数字量,采用基于软件处理的方法。根据NiosII Avalo n总线的规范,设计用户自定义逻辑,作为Av alon总线从设备通过NiosII CPU进行数据的读写操作。以1个字节为单位,所有低速数字量占用相同的FPGA I/O管脚。通过Avalon总线产生片选、地址及读写信号,通过外围的地址译码产生读或写不同数字输入输出量通道(以字节为单位)的选通信号,以完成对低速数字量的读写操作[9-11]。

2 4 数字调节器的FPGA控制

数字调节器DRL的FPGA实现采用基于浮点数的处理。可编程逻辑的基本设计原则之一是 面积和速度的平衡与互换原则 ,为保证DRL的运行速度及利用FPGA有限的逻辑资源,DRL的设计采用流水线式的数据处理流程

(图2),同时浮点数处理的模块分时复用[12-13]

。

图2 数字调节器的流水线处理框图

F ig.2 Pipeline design of D RL

2 5 FPGA的配置

DPSCM的设计除采用Altera专用的配置芯片EPCS64进行AS(active serial)的配置方式外,还采用了CPLD+Flash的PS(passiv e serial)配置方式。根据PS配置时序图,在CPLD内设计状态机完成对FPGA的PS配置过程。因CPLD的保密性优于FPGA,且可设计专门的加密算法,采用CPLD+Flash的PS 配置方式可很好保护设计程序。随DPSCM功能的完善,可能需要动态配置,此时,AS方式便无法完成,而CPLD+Flash的配置方式可实现动态配置,故这种方式更具灵活性[14]。

3 DPS CM的FPGA开发

DPSCM以Alter a CycloneII FPGA为控制核心,在FPGA内嵌入A ltera的NiosII软核处理器,构成片上可编程的嵌入式处理系统。

3 1 FPGA的开发环境

Altera的QuartusII软件是DPSCM FPGA 设计的综合开发环境。QuartusII软件集成的SOPC Builder是一自动系统开发工具,DPSCM 应用SOPC Builder完成NiosII嵌入式处理器、外设、存储器和用户自定义逻辑的添加、参数设置和连接等操作,生成DPSCM的可编程单芯片SOPC系统。与QuartusII软件配套使用的NiosII集成开发环境IDE是一图形化用户界面(GUI),在这个开发环境中完成DPSCM的NiosII 软核处理器的所有开发任务,包括编辑、编译、管理和调试嵌入式系统的软件程序。

3 2 NiosII嵌入式软核处理器

20世纪90年代末,可编程逻辑器件PLD 的复杂度已能够在单个可编程器件内实现整个系统。2004年6月,A ltera公司推出了支持CycloneII等器件系列的NiosII嵌入式处理器。NiosII处理器系列包括了3种内核,即快速的(NiosII/f)、经济的(NiosII/e)和标准的(N io sII/s)内核,设计者可根据系统需求进行选择。DPSCM的NiosII嵌入式软核处理器采用了Nio sII/f。在NiosII CPU的时钟频率为85MHz时,该处理可达到95DM IPS每秒100万条指令的速度,却只占用了1800个逻辑单元。

3 3 DPSC M的FPGA控制框图

利用A ltera提供的IP核(intellectual proper ty core),DPSCM的SOPC系统将嵌入式处理器(NiosII processor)、存储器控制器(flash、ddr_sdram和ssram)、通用串行通讯控制器(RS232)、以太网控制器(lan91c111)、Altera的串行配置芯片控制器(EPCS)、JT AG调试控制器和LCD显示控制器嵌入到Cyclo neII FPGA 中。DPSCM的SOPC系统还包括了两个用户自定义逻辑DRL Co-Processo r和低速数字输入输出量LS-DIO的FPGA控制[15]。图3显示了DPSCM的FPGA控制框图。

1046原子能科学技术 第43卷

图3 D PSCM FP GA 控制框图

Fig.3 Block diagr am for FPG A desig n o f DPSCM

4 DPSC M 的测试

DPSCM 的设计采用基于FPGA 的数字信号处理体系结构。作为高精度稳流电源的数字控制器,涉及控制算法和高精度PWM 信号的

原理实现,及综合软核应用的SOPC 系统构架;从硬件控制上包括高精度ADC 的控制及高、低速数字I/O 等部分。所以,DPSCM 的测试循序渐进,从模拟负载对DPSCM 的原理性测试,最后在正式的数字化电源样机上进行性能测试。模拟负载的硬件电路示于图4。采用模拟负载,对DPSCM

进行基本的原理性验证。图4 模拟负载电路图

Fig.4 Cir cuit of load simulator

传递函数为:V out /(V in +-V in-)=1/(1+ s), =R 1C 1=10k 1 F=10ms 。式中:

V out 为模拟负载的输出;V in+和V in -为输入信号的正负极; 为模拟负载的时间常数;s 为拉氏变换因子。

可见,模拟调节器可简单地近似为1个时间常数为10ms 的惯性系统。将DPSCM 数字调节器DRL 的输出m (调制系数)转换为数字量;通过DAC 转换为模拟量后送入模拟负载。模拟负载的输出作为电流回采ADC 的输入,转换为数字量后进入DRL,形成电流闭环控制。可见,模拟负载能够测试DRL 电流环的基本工作原理。通过数字I/O 板的输出能够测试PWM 信号的控制逻辑。

采用模拟负载,可暂时脱离电源功率回路和负载对DPSCM 的影响,为验证数字调节器和高精度PWM 信号生成器的实现,提供安全、有效和便捷的方法。

图5 利用模拟负载测试的结果

Fig.5 T est r esults based o n load simulato r

a 给定I =3A,无死区;

b 给定I =-3A,带死区

相对于单象限电源的PWM 信号,多象限电源的PWM 信号更为复杂,且其逻辑控制的正确性对于实现电源的控制非常关键。图5为

利用模拟负载测试的结果,图中1、2、3、4分别代表4路脉宽调制信号的输出。假设电流给定最大值为5A 。脉宽信号的频率为50kH z,死

1047

第11期 龙锋利等:数字电源控制模块的设计

区时间设置为4 s。观察数字控制器内部的测试点,即 电流回采 寄存器,其值显示非常稳定。可见使用模拟负载,DPSCM实现的功能达到预期目标。

DPSCM完成设计到用于正式电源样机,模拟负载提供了一种新颖的测试方式。尽管只能测试DRL的电流环,但电流环是完成磁铁电源控制最基本的调节环路,故该方法非常有效。目前,DPSCM已成功应用于1台小功率稳流开关电源样机中。经长期测试,对于从20%至80%的额定输出,电流的稳定度均优于5 10-5。

5 结论

DPSCM是专为硬开关拓扑结构的加速器磁铁稳流电源设计的。该模块以FPGA为唯一的控制部件,以简单的硬件设计实现对复杂的磁铁电源的控制。目前,该模块已应用于开关电源样机中,并实验证明了其控制的稳定性和精确性。由于DPSCM基于灵活的数字控制方式,只需微小修改FPGA的设计,DPSCM便可适用于更多类型的电源。如中国散裂中子源快循环同步加速器的主磁铁电源样机,其输出电流要求为带直流偏置的25H z正弦波输出, DPSCM仍可适用于此类动态电源的控制。

参考文献:

[1] JENN I F,T A NN ER L,HO RV A T M.A nov el

contro l concept f or highest precision accelerato r

pow er supplies[C] T he10th International Power

Electr onics and M otion.[S.l.]:[s.n.],2002.

[2] 赵异波,何湘宁.电力电子电路的数字化控制技

术[J].电源技术应用,2002,5(11):557-559.

ZH A O Y ibo,H E Xiang ning.Dig ital co ntr ol fo r

pow er electro nic cir cuits[J].Po wer Supply

T echno lo gy and A pplications,2002,5(11):557-

559(in Chinese).

[3] 朱志杰,吴建德,何湘宁,等.基于DSP控制的逆

变器并联[J].电源技术应用,2003,6(5):202-204.

ZH U Zhijie,WU Jiande,H E X iangning,et al.

Pa rallel operation of inver ter modules w ith DSP

contro l[J].P ower Supply T echno log y and A ppl-i

cat ions,2003,6(5):202-204(in Chinese). [4] Bur r-Brow n P roduct s fr om T ex as Instr uments.

Datasheet:Bur r-Brow n ADS8382,18-bit600kHz

fully differential P seudo-Bipo lar input micr opow-

er sampling analo g-to-digtal conver ter wit h serial

int erface and reference[R/OL].htt p: ww w.ti.

co m.

[5] Burr-Br ow n Pr oducts fro m T exas Instruments.

D atasheet:Burr-Bro wn A DS1251,24-bit20kH z

low er pow er analog-to-dig ital conver ter[R/O L].

htt p: ww https://www.wendangku.net/doc/1613541488.html,.

[6] Datasheet:A nalog dev ices AD7328,8-Channel,

so ftwar e-selectable tr ue Bipo lar input,12-bit plus

sign ADC R EV.0[R/O L].http: w ww.ana-

https://www.wendangku.net/doc/1613541488.html,.

[7] Datasheet:A na log dev ices A D5541/5542,5V

ser ia-l input vo ltag e-output16-bit DA Cs,REV.A

[R/OL].http: https://www.wendangku.net/doc/1613541488.html,.

[8] CA RW A RDIN E J,L ENK SZU S F.T rends in

t he use o f dig ital techno lo gy fo r contro l and regu-

lation o f po wer supplies[C] Pr oceeding s o f the

1999Inter national Conference on Acceler ator and

L ar ge Experimental Physics Contro l Sy stems.

T rieste,Italy:[s.n.],1999:171-175.

[9] 龙锋利.高精度稳流电源的智能化控制[D].北

京:中国科学院高能物理研究所,2006.

[10]龙锋利,胡伟,程健,等.加速器磁铁电源数字化

逻辑控制电路的设计[J].核电子学与探测技术,

2008,28(3):567-570.

L O NG Fengli,H U W ei,CHEN G Jian,et al.

D esign o f digital log ic contro l fo r acceler ator

mag net po wer supply[J].N uclear Elect ronics&

D et ection T echno log y,2008,28(3):567-570(in

Chinese).

[11]龙锋利,张旌,陈斌,等.高精度稳流电源的网络

化检测系统[J].原子能科学技术,2006,40(2):

249-251.

L O NG Feng li,ZH AN G Jing,CH EN Bin,et al.

Netw or k measur ing system fo r hig h pr ecision

stabilized curr ent supply[J].At Ener gy Sci

T echnol,2006,40(2):249-251(in Chinese). [12]吴继华,王诚.A ltera F PG A/CPL D设计(高级

篇)[M].北京:人民邮电出版社,2005:1-27. [13]T A N NER L,JEN N I F.Digital contro l fo r high-

est precision accelerato r pow er supplies[C]

Pro ceedings o f the2001Par ticle A ccelerator Con-

fer ence.Chicago:[s.n.],2001:3681-3683. [14]王诚,吴继华,范丽珍,等.A ltera F PG A/CPL D

设计(基础篇)[M].北京:人民邮电出版社,

2005:187-198.

[15]彭澄廉.挑战SOC 基于NIOS的SOPC设计与

实践[M].北京:清华大学出版社,2004:62-117.

1048原子能科学技术 第43卷