FPGA学习按键消抖实验Verilog代码

module sw_de(clk,rst_n,sw1_n,sw2_n,sw3_n,led_d1,led_d2,led_d3);

input clk; //主时钟信号 50MHz

input rst_n; //复位信号 低有效

input sw1_n,sw2_n,sw3_n;//三个独立按键 低表示按下

output led_d1,led_d2,led_d3;//发光二级管，分别由按键控制

//------------------------------------------------------

reg[2:0] key_rst;

always @ (posedge clk or negedge rst_n)

if(!rst_n) key_rst<=3'b111;

else key_rst <= {sw3_n ,sw2_n ,sw1_n};

reg[2:0] key_rst_r;//每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中

always @ (posedge clk or negedge rst_n)

if(!rst_n) key_rst_r<=3'b111;

else key_rst_r<=key_rst;

//当寄存器key_rst由1变为0时，led_an的值变为高，维持一个时钟周期

wire[2:0]key_an=key_rst_r&(~key_rst);

//-----------------------------------------------------

reg[19:0] cnt;//计数寄存器

always @ (posedge clk or negedge rst_n)/*always块clk时钟的上升沿和rst_n复位信号的下降沿触发执行*/

if (!rst_n) cnt<=20'd0;

else if (key_an) cnt<=20'd0;

else cnt<=cnt+1'b1;

reg[2:0] low_sw;

always @ (posedge clk or negedge rst_n)

if (!rst_n) low_sw<=3'b111;

else if(cnt==20'hfffff)/*满20ms，将按键值锁存到寄存器low_sw中20'hfffff='d1048575 t=1/48000000*1048575=0.021s*/

low_sw<={sw3_n,sw2_n,sw1_n};/*将按键sw3_n,sw2_n,sw1_n，

用位拼接符{}拼接为一个三位的数传给low_sw*/

//-----------------------------------------------------------

reg[2:0] low_sw_r; //每个时钟周期的上升沿将low_sw信号锁存到low_sw_r

always @ (posedge clk or negedge rst_n)

if (!rst_n) low_sw_r<=3'b111;

else low_sw_r<=low_sw;

//当寄存器low_sw由1变为0时，led_ctr1的值变为高，维持一个时钟周期

wire[2:0] led_ctr1=low_sw_r[2:0]&(~low_sw[2:0]);//找出变化的键存到led_ctr1中

reg d1;

reg d2;

reg d3;

always @ (posedge clk or negedge rst_n)

if (!rst_n)

begin

d1<=1'b0;

d2<=1'b0;

d3<=1'b0;

end

else begin //某个按键值变化时，LED将亮灭翻转 if (led_ctrl[0]) d1<=~d1;

if (led_ctrl[1]) d2<=~d2;

if (led_ctrl[2]) d3<=~d3;

end

assign led_d3=d1?1'b1:1'b0;

assign led_d2=d2?1'b1:1'b0;

assign led_d1=d3?1'b1:1'b0;

endmodule

FPGA按键消抖实验(源码)

modulekey_scan( inputclk, inputrst_n, input [3:0] row, // 矩阵键盘行 output reg [3:0] col, // 矩阵键盘列 output reg [7:0] key_val // 键盘值 ); //++++++++++++++++++++++++++++++++++++++ // 分频部分开始 //++++++++++++++++++++++++++++++++++++++ reg [19:0] cnt; // 计数子 always @ (posedgeclk, negedgerst_n) if (!rst_n) cnt<= 0; else cnt<= cnt + 1'b1; wirekey_clk = cnt[19]; // (2^20/50M = 21)ms //-------------------------------------- // 分频部分结束 //-------------------------------------- //++++++++++++++++++++++++++++++++++++++ // 状态机部分开始 //++++++++++++++++++++++++++++++++++++++ // 状态数较少，独热码编码 parameter NO_KEY_PRESSED = 6'b000_001; // 没有按键按下parameter SCAN_COL0 = 6'b000_010; // 扫描第0列parameter SCAN_COL1 = 6'b000_100; // 扫描第1列parameter SCAN_COL2 = 6'b001_000; // 扫描第2列parameter SCAN_COL3 = 6'b010_000; // 扫描第3列parameter KEY_PRESSED = 6'b100_000; // 有按键按下 reg [5:0] current_state, next_state; // 现态、次态 always @ (posedgekey_clk, negedgerst_n) if (!rst_n) current_state<= NO_KEY_PRESSED; else current_state<= next_state;

按键消抖与时间按键

按键消抖与时间按键 这篇文章写给正在学51单片机的或者刚入门51单片机准备进阶的的朋友，我们来着重讨论一下按键消抖和时间按键这两项。 我们常用的按键大多都是机械的，机械开关就会出现机械振动，这个由物理学或者实验可以推出来，抖动会在单片机上面出现重复扫描次数，次数多少与单片机的时钟晶振有关，时钟晶振越高单片机执行速度越快，重复次数就越多 整个按键数百ms 按下瞬间，抖动时间大概10ms 弹起瞬间，抖动大概10ms 按键一次出现的电平变化 （上面的时间都是老师说的和书上现成的，没有实际测试，而且不同的按键应该也会有差异，作为学习研究确实不应该，找个时间锅锅会测出这个时间供大家参考，嘿嘿） 由图我们可以看出，按下去瞬间会出现抖动，弹起来也会出现抖动，明显是个阻尼振动，按键扫描程序是按顺序执行的； 首先提出三个问题大家思考一下 1.为什么要消除抖动 2.如何消抖 3.是不是按键都要消抖，不是的话，哪些需要消抖，哪些不需要消抖 4.消抖的时间是不是必须10ms 5.按键消抖的方式是不是一定像书上的那样，如何消抖更节省CPU，且更简单 按键如果不消除抖动，那么单片机检测到的低电平的次数就不止一次，那我们按键一次，单片机会检测到多次，比如我们把按某个按键设置按一次成某个变量加1，结果按一次就加了很多次，这样我们就不能精确的通过按键来调整我们想要的参数，所以我们消除抖动的目的就是要实现按一次按键让单片机读出一次按键操作 消抖分硬件和软件消抖， 硬件消抖有《模拟电子技术》上提到用三态门实现，当然还有周立功那个7920（管理数码管和按键的芯片），当然还有很多硬件电路以及一些按键有自带消抖电路，但是如果要做产

FPGA实验二：拨动开关的消抖电路的设计

实验报告 课程名称：_____FPGA实验______指导老师：__竺红卫/陈宏__成绩：__________________ 实验名称：____拨动开关的消抖电路的设计___实验类型：_FPGA实验_同组学生姓名：__ 一、实验目的和要求（必填） 1. 熟悉软件对于消抖的实现原理； 2. 熟悉实验板拨动开关的工作方法。 二、实验内容和原理（必填） 实验板具有4个滑动开关，当开关关上或上拉时，FPGA的管脚连接3.3V电源，即逻辑高电平。断开或下拉时，FPGA管脚接地，逻辑低电平。一般开关的机械闭合时间为2ms，这里没有使用活动的回弹线路，尽管这种线路可以很容易地加到FPGA上。 实验需要实现的功能是：当RESET为低电平，不论SW为低电平或高电平，LED保持全灭；当RESET 为高电平，LED全亮；当RESET保持高电平时，每次SW由高电平变为低电平，对应的LED状态改变，而当SW由低电平变为高电平，对应的LED状态保持不变。 对LED引脚输出高电平时，LED点亮，，反之LED灭。 三、主要仪器设备（必填） 1. 电脑一台； 2. 实验板一块，Xilinx Spartan-3E； 3. 实验板电源一只； 4. 实验板连接电脑的下载线一根。 四、操作方法和实验步骤

对于程序的各个步骤，如新建项目、新建Verilog HDL、新建.ucf文件、Synthesize、Implement Design、Generate Programming File、Configure Target Device等等，在实验一中已经展示过，每一次实验的基本操作步骤都是差不多的，故这里不再重复阐述。 本次实验共有5个源代码需要编写、运行并解释： 1）未加debounce电路的源代码； 2）加了debounce电路的源代码； 3）由未加debounce电路的源代码出发，只添加锁存器的源代码； 4）由未加debounce电路的源代码出发，只添加滤波器的源代码； 5）加了debounce电路，并且一个开关控制3个灯，向上拨动开关时灭，向下亮的源代码。 前四种情况的.ucf文件如下： NET "CLK" LOC="C9"; NET "led_d3" LOC="C11"; NET "led_d4" LOC="F11"; NET "led_d5" LOC="E11"; NET "RST_N" LOC="L13"; NET "sw1" LOC="L14"; NET "sw2" LOC="H18"; NET "sw3" LOC="N17"; 最后一种情况的.ucf文件如下： NET "CLK" LOC="C9"; NET "led_d3" LOC="C11"; NET "led_d4" LOC="F11"; NET "led_d5" LOC="E11"; NET "RST_N" LOC="L13"; NET "sw1" LOC="L14"; 对于最后一种情况，只使用sw1同时控制板上的LD2、LD3、LD4。 五、实验源代码、现象和解释 1）未加debounce电路 源代码： `timescale 1ns/1ns module sw_led(clk, rst_n, sw1, sw2, sw3, led_d3, led_d4, led_d5); input clk; input rst_n; input sw1,sw2,sw3; //低电平有效 output led_d3; output led_d4; output led_d5; reg d1,d2,d3; always @ (posedge clk or negedge rst_n) if ( !rst_n ) begin d1 <= 1'b0; d2 <= 1'b0; d3 <= 1'b0;

按键消抖的原理和基于fpga的消抖设计

按键消抖 1功能概述 按键开关是各种电子设备不可或缺的人机接口，如电脑的键盘等。实际应用中，按键开关通常为机械式弹性开关。当机械点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定接通，断开时也不会马上断开，在闭合和断开的瞬间均伴随有一连串的抖动。为保证系统及时正确识别，必须对这种情况作出相应处理。我们称之为按键消抖。 按键消抖可分为硬件消抖和软件消抖。硬件消抖的原理是在信号输入系统之前消除抖动干扰，在按键较少的情况下比较适宜。如果按键较多，则使用软件消抖。软件消抖的实质在于降低键盘输入端口的采样频率，将高频抖动略去。需要注意的是，软件消抖需要占据一定的系统资源。 尽管硬件消抖和软件消抖能实现按键消抖功能，串行处理的方式都存在一定的局限性，显得不那么完美。而硬件资源丰富的FPGA系统采用并行处理的模式，利用硬件来减轻软件工作量，通过硬件加速软件消抖处理，即可做到软件消抖并行化，因而在按键消抖处理方面具备非常明显的优势。 优秀的设计程序应该是用最简单的代码（架构、信号）实现功能。在本例中，我们的只需要用4个信号界定，并用很短的代码即可。下面我们先来看看功能要求： 在系统设计中，消除按键抖动的方法五花八门，无论是硬件电路和软件设计都十分成熟。在本项目中，我们将用Verilog语言给出具体实现过程，设计一个程序来检查键值，有效滤除按键抖动区间20 ms的毛刺脉冲。 2 设计思路 一般按键所用开关为机械弹性开关，由于机械触点的弹性作用，每个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，如下图。抖动时间的长短由按键的机械特性决定，一般为5 ms～10 ms。 1

按键开关消抖程序

按键开关消抖程序 实践中，单片机端口在连接开关器件时都要考虑消抖的问题，或在硬件上 增加延迟，或是增加软件延迟查询的功能模块。这里，我们考虑这样一个检测 电路：单片机连接一个开关和两个LED。程序是这样的，如果开关的消抖正确， 就点亮LED1，否则就闪亮LED2。按下开关，点亮LED1，释放开关，LED1 即熄灭。我们加入20 毫秒的消抖延迟时间。当检测到开关为低电平时，单片 机在延迟20 毫秒后再次检测开关的状态。如果此时开关状态为高，则LED2 就闪亮，如为低则点亮LED1。源代码： led1bitP2.0led2bitP2.1switch1bitP1.0ORG 0000hsetb switch1//initialize switch 1 as inputsetb led1//Turn OFF LED1setb led2//Turn OFF LED2 wait:jb switch1,wait// Wait till switch1 has been pressedcall debounce_delayjb switch1,c1_wait//switch low even after debouncing period//switch has been succesfully debouncedclr led1//Turn ON LED1jnb switch1,$//wait till switch has been releasedsetb led1//Turn OFF LED1ajmp wait c1_wait://Switch PIN high after debounce period so error in debouncingcpl led2ajmp wait debounce_delay://Subroutine for generating 20ms delaymov r7,#245l1_debounce_delay:mov r6,#40djnz r6,$djnz r7,l1_debounce_delayret END tips:感谢大家的阅读，本文由我司收集整编。仅供参阅！

按键消抖

一、按键消抖 1．1 计数器型消抖电路(一) 计数器型消抖电路(一)是设置一个模值为(N+1)的控制计数器，clk在上升沿时，如果按键开关key_in='1'，计数器加1，key_in='0' 时，计数器清零。当计数器值为2时，key_out 输出才为1，其他值为0时。计数器值为N时处于保持状态。因此按键key_in持续时间大于N个clk时钟周期时，计数器输出一个单脉冲，否则没有脉冲输出。如果按键开关抖动产生的毛刺宽度小于N个时钟周期，因而毛刺作用不可能使计数器有输出，防抖动目的得以实现。clk的时钟周期与N的值可以根据按键抖动时间由设计者自行设定。 主要程序结构如下： 图1是N为3的波形仿真图，当按键持续时间大于3个时钟周期，计数器输出一个单脉冲，其宽度为1个时钟周期，小于3个时钟周期的窄脉冲用作模拟抖动干扰，从图1可以看出，抖动不能干扰正常的单脉冲输出。 1 按键抖动产生原因分析 绝大多数按键都是机械式开关结构，由于机械式开关的核心部件为弹性金属簧片，因而在开关切换的瞬间会在接触点出现来回弹跳的现象。虽然只是进行了一次按键，结果在按键信号稳定的前后出现了多个脉冲，如图1所示。如果将这样的信号直接送给微处理器扫描采集的话，将可能把按键稳定前后出现的脉冲信号当作按键信号，这就出现人为的一次按键但微处理器以为多次按键现象。为了确保按键识别的准确

性，在按键信号抖动的情况下不能进入状态输入，为此就必须对按键进行消抖处理，消除抖动时不稳定、随机的电压信号。机械式按键的抖动次数、抖动时间、抖动波形都是随机的。不同类型的按键其最长抖动时间也有差别，抖动时间的长短和按键的机械特性有关，一般为5～10 ms，但是，有些按键的抖动时间可达到20 ms，甚至更长。所以，在具体设计中要具体分析，根据实际情况来调整设计。 2 按键消抖电路的设计 按键消抖一般采用硬件和软件消抖两种方法。硬件消抖是利用电路滤波的原理实现，软件消抖是通过按键延时来实现。在微机系统中一般都采用软件延时的消抖方法。在用可编程逻辑器件FPGA／CPLD设计数字系统中，也可以用VHDL语言设计相应的时序和逻辑电路，对按键信号进行处理，同样可以达到消抖目的。本文利用Altera公司的可编程逻辑器件CPLD和QuartusⅡ，设计性能可靠的按键消抖电路。 2．1 按键消抖电路设计原理 按键消抖的关键是提取稳定的低电平(或高电平)状态，滤除按键稳定前后的抖动脉冲。在用基于VHDL 语言的时序逻辑电路设计按键消抖电路时，可以用一个时钟脉冲信号对按键状态进行取样，当第一次采样到低电平时，启动延时电路，延时结束后，再对按键信号进行连续三次取样，如果三次取样都为低电平，则可以认为按键已经处在稳定状态，这时输出一个低电平的按键确认信号，如果连续三次的取样中，至少有一次是高电平，则认为按键仍处在抖动状态，此时不进行按键确认，按键输出信号为高电平。 2．2 按键消抖电路设计 该控制电路采用VHDL语言的有限状态机的设计方法来描述和实现，其状态转换图如图2所示。

按键消抖实验

基于verilog按键消抖设计 Aaron malone 关于键盘的基础知识，我就以下面的一点资料带过，因为这个实在是再基础不过的东西了。然后我引两篇我自己的博文，都是关于按键消抖的，代码也正是同目录下project里的。这两篇博文都是ednchina的博客精华，并且在其blog 首页置顶多日，我想对大家会很有帮助的。 键盘的分类 键盘分编码键盘和非编码键盘。键盘上闭合键的识别由专用的硬件编码器实现，并产生键编码号或键值的称为编码键盘，如计算机键盘。而靠软件编程来识别的称为非编码键盘。 在单片机组成的各种系统中，用的最多的是非编码键盘。也有用到编码键盘的。非编码键盘有分为：独立键盘和行列式（又称为矩阵式）键盘。 按键在闭合和断开时，触点会存在抖动现象：

从上面的图形我们知道，在按键按下或者是释放的时候都会出现一个不稳定的抖动时间的，那么如果不处理好这个抖动时间，我们就无法处理好按键编码，所以如何才能有效的消除按键抖动呢？让下面的两篇博文日志给你答案吧。 经典的verilog键盘扫描程序 从最基础的分频程序开始，但看到这个键盘扫描程序后，直呼经典，有相见恨晚的感觉，还想说一句：威百仕( VibesIC )，我很看好你！WHY？待我慢慢道来，这个程序的综合后是0error,0warning。想想自己编码的时候那个warning是满天飞，现在才明白HDL设计有那么讲究了，代码所设计的不仅仅是简单的逻辑以及时序的关系，更重要的是你要在代码中不仅要表现出每一个寄存器，甚至每一个走线。想想我写过的代码，只注意到了前者，从没有注意过后者，还洋洋自得以为自己也算是个高手了，现在想来，实在惭愧啊！学习学习在学习，这也重新激发了我对HDL设计的激情，威百仕给了我一个方向，那我可要开始努力喽！ 废话说了一大堆，看程序吧：（本代码经过ise7.1i综合并下载到SP306板上验证通过）

Verilog写的按键消抖程序

前几天看了特权同学用Verilog写的按键消抖程序，感觉很经典。在这里将程序贴出来分享一下。 module lcd_button2(clk,rst,seg,wei,sw1,sw2,sw3,sw4);//按键按下,数码管依次显示0-9 input clk; input rst; input sw1,sw2,sw3,sw4; output [3:0] wei; output[7:0] seg; reg [7:0] seg; reg [3:0] wei; integer num; initial begin num = 0; end reg[3:0] key_rst; always @(posedge clk or negedge rst) if(!rst) key_rst <= 4'b1111; else key_rst <= {sw4,sw3,sw2,sw1}; reg[3:0] key_rst_r; always @(posedge clk or negedge rst) if(!rst) key_rst_r <= 4'b111; else key_rst_r <= key_rst; wire[3:0] key_an = key_rst_r & (~key_rst); reg[19:0] cnt; always @(posedge clk or negedge rst) if(!rst) cnt <= 0; else if(key_an) cnt <= 0; else cnt <= cnt+1'b1; reg [3:0] low_sw; always @(posedge clk or negedge rst)

使用硬件方式对按键进行消抖处理

按键电路：常用的非编码键盘,每个键都是一个常开开关电路。 按键消抖： 通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,电压信号小型如下图。由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动,如下图。抖动时间的长短由按键的机械特性决定,一般为5ms～10ms。这是一个很重要的时间参数,在很多场合都要用到。 按键稳定闭合时间的长短则是由操作人员的按键动作决定的,一般为零点几秒至数秒。键抖动会引起一次按键被误读多次。为确保CPU对键的一次闭合仅作一次处理,必须去除键抖

动。在键闭合稳定时读取键的状态,并且必须判别到键释放稳定后再作处理。按键的抖动,可用硬件或软件两种方法。 <1> 硬件消抖：在键数较少时可用硬件方法消除键抖动。下图所示的RS触发器为常用的硬件去抖。 图中两个“与非”门构成一个RS触发器。当按键未按下时,输出为1;当键按下时,输出为0。此时即使用按键的机械性能,使按键因弹性抖动而产生瞬时断开（抖动跳开B）,中要按键不返回原始状态A,双稳态电路的状态不改变,输出保持为0,不会产生抖动的波形。也就是说,即使B 点的电压波形是抖动的,但经双稳态电路之后,其输出为正规的矩形波。这一点通过分析RS触发器的工作过程很容易得到验证。 <2> 软件消抖：如果按键较多,常用软件方法去抖,即检测出键闭合后执行一个延时程序,产生5ms～10ms的延时,让前沿抖动消失后再一次检测键的状态,如果仍保持闭合状态电平,则确认为真正有键按下。当检测到按键释放后,也要给5ms～10ms的延时,待后沿抖动消失后才能转入该键的处理程序。按键消抖

消抖电路原理及实现

实 验 报 告 实验日期： 学 号： 姓 名： 实验名称： 消抖电路 总 分： 一、实验概述 运用LPM 原件定制DFF 触发器，并调用LPM 定制的DFF 触发器，用VHDL 语言的元件例化实现消抖电路并了解其工作原理。 二、实验原理 1、触发器原理 触发器是一种可存储1位二进制码的逻辑电路，是构成各种时序电路的最基本逻辑单元。触发器有一对互补输出端，输出状态不仅与当前输入有关，还与前一输出状态有关。触发器有两个稳定状态，在一定的外界信号作用下会发生状态翻转。 2、消抖电路原理 脉冲按键与电平按键通常采用机械式开关结构，其核心部件为弹性金属簧片。按键信号在开关拨片与触电接触后经多次弹跳才会稳定，而在按键过程中，可能出现了多个脉冲。因此需要根据实际情况进行按键消抖处理以提取稳定脉冲，在按键过程中提取稳定的电平状态，通过对抖动脉冲多次检测信号按键电平值，并提取一前一后两个信号按键电平值来进行比较，以此来获取开关状态。输出一个周期的脉冲时，要求前一次检测到的电平信号为低电平，后一次检测到的电平信号为高电平时。 3、结构图： 三、实验设计 时钟信号 元件记忆当前的按键信号电平 元件记忆上一次按键信号电平 两次按键的电平进行比较 脉冲信号

1、LPM元件定制DFF触发器 （1）设置lpm_ff元件选择Installed Plug-Ins→Storage→lpm_ff项。 （2）LPM元件定制步骤，设置输入data为1位，clock为时钟信号，类型为D 型。 （3）添加异步清零和异步置1。 （4）aclr异步清零且高电平有效，aset异步置1且高电平有效，二者无效时，q输出由clock上升沿触发更新为data。 （5）调出其vhd文件添加至消抖电路的工程中。 （6）仿真验证并下载。 功能仿真波形分析 参数:end time 为2.0ns，grid size为100ns； 信号:alcr 异步清零且高电平有效，二进制； aset异步置1且高电平有效，二进制； 二者无效，q(二进制)输出由clock(二进制)上升沿触发更新为 data(二进制)。 aclr输入无效，aset 输入有效，q输出1 aclr和aset均无效，q输出1；clock上升时，触发更新为data，q输出0 aclr和 aset均无 效，q输 出1； clock上 升时，触 发更新 为data， q输出1； aclr异步 清零，q 输出0 aclr有 效，aset 无效，清 零得q输 出0；aclr 和aset 均无效， q输出0； clock上 升时，触 发更新 为data， q输出0；

FPGA学习按键消抖实验Verilog代码

module sw_de(clk,rst_n,sw1_n,sw2_n,sw3_n,led_d1,led_d2,led_d3); input clk; //主时钟信号 50MHz input rst_n; //复位信号 低有效 input sw1_n,sw2_n,sw3_n;//三个独立按键 低表示按下 output led_d1,led_d2,led_d3;//发光二级管，分别由按键控制 //------------------------------------------------------ reg[2:0] key_rst; always @ (posedge clk or negedge rst_n) if(!rst_n) key_rst<=3'b111; else key_rst <= {sw3_n ,sw2_n ,sw1_n}; reg[2:0] key_rst_r;//每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中 always @ (posedge clk or negedge rst_n) if(!rst_n) key_rst_r<=3'b111; else key_rst_r<=key_rst; //当寄存器key_rst由1变为0时，led_an的值变为高，维持一个时钟周期 wire[2:0]key_an=key_rst_r&(~key_rst); //----------------------------------------------------- reg[19:0] cnt;//计数寄存器 always @ (posedge clk or negedge rst_n)/*always块clk时钟的上升沿和rst_n复位信号的下降沿触发执行*/ if (!rst_n) cnt<=20'd0; else if (key_an) cnt<=20'd0; else cnt<=cnt+1'b1; reg[2:0] low_sw;

实验05按键消抖

实验五按键消抖 一. 实验目的 1. 掌握QuartusII的硬件描述语言设计方法 2. 了解同步计数器的原理及应用 3. 设计一个带使能输入、进位输出及同步清零的增1四位N (N<16)进制同步计数器 二. 准备知识 在按键使用的过程中，常常遇到按键抖动的问题，开关在闭合（断开）的瞬间，不能一接触就一直保持导通（断开），因为开关的机械特性，重要经历接触－断开－再接触－再断开，最终稳定在接触位置，这就是开关的抖动，即虽然只是按下按键一次然后放掉，结果在按键信号稳定前后，竟出现了一些不该存在的噪声，这样就会引起电路的误动作。在很多应用按键的场合，要求具有消抖措施。按键抖动与开关的机械特性有关，其抖动期一般为5-10ms。 键按下 键稳定 前沿抖动后沿抖动 图5.1 按键电平抖动示意图 按键的消除抖动分为硬件消除抖动和软件消除抖动。硬件消除抖动一般采用滤波的方法，通常在按键两端并联一个1~10u左右的电容，有时这样也不能完全消除按键的抖动。软件消除抖动的方法有多种，常用的是延时扫描和定时器扫描。延时扫描其原理为：检测到按键操作后延时一端时间(如10ms)后，再检测是否为仍然为同样的按键操作状态，如果相同，就认为是进行了按键操作，然后对该操作进行相应的处理。定时器扫描的原理是：每隔一端时间(几毫秒)扫描一次键盘，如果连续两次(或3次)的所获得的按键状态相同，就输出按键状态，然后再对这种按键状态进行处理，这里的扫描时间间隔和连续判断按键状态的次数是有关系的，一般总时间要大于按键的抖动期。如果总时间太长，则感觉按键迟钝，太短可能不能完全消除抖动，要根据实际的情况合适的选择。 在实际电路设计中，经常采用的是软硬件相结合对按键进行消除抖动的处理方法。 本实验采用的方法：实验箱按键的硬件电路是共阳极电路，按下按键时输出到FPGA管脚的电平为低电平，松开按键时为高电平。我们采用5ms的定时器扫描FPGA管脚电平，如果连续3次为低电平时，存储连续按键状态的次数CNT的值加1，直到该计数值等于10（或再大一些），就不再累加(防止长按该值溢出而重新计数)，此时认为按键已稳定，输出按键操作标志；在该过程中，一旦FPGA管脚电平为低电平就对CNT复位清零并同时对按键操作标志位复位，即一个异步复位。 本实验采用的方法：实验箱按键的硬件电路是共阳极电路，按下按键时输出到FPGA管脚的电平为低电平，松开按键时为高电平。我们采用5ms的定时器扫描采样FPGA管脚电平，如果连续3次为低电平时，可以认为此时按键已稳定，输出一个低电平按键信号；继续采样的过程中如果不能满足连续3次采样为低，则认为键稳定状态结束，这时输出变为高电平(连线3次采用信号相“或”)，

按键消抖电路瞬态分析和设计

按键消抖电路瞬态分析和设计 按键是仪器仪表中普遍采用的人机输入接口电路。在按键电路中必须考虑对按键的抖动进行软件消抖和硬件消抖。软件消抖具有使用硬件数量少的优点，但也具有以下两个缺点：（1）在仪器键盘电路中，多个按键安装在仪器面板上，键盘的输出通过排线连接到主控板上，此时键盘导线寄生电感和寄生电容的存在，寄生电感寄生电容和排线电阻将组成二阶振荡系统，二阶振荡将形成负电平脉冲，而负电平脉冲很容易超出数字芯片的输入最大允许电平范围，导致数字芯片容易损坏。（2）按键闭合和断开时，电压信号下降沿非常陡峭，剧烈变化的电压信号将通过互容传递到相邻导线上。硬件消抖电路的设计主要是要考虑以下三个因素：（1）消除信号的抖动，确保按键电路输出信号的平整；（2）消除信号的下冲，因为下冲电平超出了后续数字芯片的最大输入电平范围；（3）降低信号变化的速度，避免在邻线上引起容性串扰；（4）不影响按键电路的正常功能。常见的硬件消抖电路包括电容滤波消抖和触发器消抖。电容滤波消抖采用电阻和电容组成低通滤波器，具有电路结构简单可靠的优点，因此本文将重点阐述该消抖电路。1 按键消抖电路结构与电路模型图1为某仪器按键电路原理图，按键安装在仪器面板上，通过导线连接到主控板上，按键的一端接上拉电阻并连接后续电路，按键的另一端接地，当按键没有按下时，按键输出高电平，当按键按下时，按键输出低电平。图2为加上滤波电容后的按键电路。 图1 某仪器按键电路 图2 按键消抖电路 图3为按键消抖电路的电路模型。图中R0为连接按键导线的电阻，L 为导线电感，C0为导线对地电容，C f为滤波电容，C p为按键后续电路的输入电容，R i为按键后续电路的输入阻抗，R 为上拉电阻，V CC为电源电压，U为按键消抖电路的输出电压。

按键去抖动程序

按键去抖动 一、实验目的 1、学习基于VHDL 描述状态机的方法； 2、学习 VHDL 语言的规范化编程，学习按键去抖动的原理方法。 二、实验平台 微机一台（Windows XP 系统、安装QuartusⅡ等相关软件）、CPLD 学习板一块、5V 电源线一个、下载线一条。 三、设计要求 机械式轻触按键是常用的一种外围器件，由于机械原因导致的抖动会使得按键输入出现毛 刺。设计一个按键去抖动电路，并用按键作为时钟，结合计数器观察去抖动前后的效果有什么不同。 四设计方案 思路提示：按键去抖动通常采用延时判断的方法，去除按键过程中出现的毛刺。其实现过程是：当查询到按键按下时，延时一段时间再去判断按键是否仍然被按下，若是则此次按键有 效，否则看作是干扰。这可以利用状态机来实现， library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity qudou is port( clk, en: in std_logic; sp: out integer range 0 to 7); end qudou ; architecture behave of qudou is type state is (S0,s1,s2);

signal z: std_logic; signal q: integer range 0 to 2; signal a: integer range 0 to 7; signal s: state; begin p1:process(clk) begin if(clk'event and clk = '1') then if en='1' then if q=2 then q<=q; else q<=q+1; end if; else q<=0; end if; if q=2 then z<='1'; else z<='0'; end if; case s is when s0=> if (z = '0') then s<=s0;a<=a; else s<=s1;a<=a+1; end if; when s1=> if (z='0') then s<=s0;a<=a; else s<=s2;a<=a; end if; when s2=> if (z='0') then s<=s0;a<=a; else s<=s2;a<=a; end if; end case; sp<=a; end if; end process p1; end behave;

Verilog项目设计报拔河游戏机

河海大学物联网工程学院Verilog HDL项目设计报告 题目拔河游戏机 专业电子科学与技术 学号1562910123、1562910125 授课班号 6292758 学生徐子豪、诗欣 指导教师华迪、齐本胜

摘要和关键字 为了掌握数字系统的设计方法，掌握硬件描述语言——Verilog HDL，掌握模块化设计方法，掌握开发软件的使用方法。选择 基于FPGA开发板设计的拔河游戏机，使用两个按键进行比赛，利用按键按下的快慢作为模拟的双方选手拔河过程，led灯的变化决定绳子的位置，led灯到了一边以后比赛终止，整个过程的难点在于，需要过滤信号，使按键产生的信号稳定，所以程序中需要有按键消抖模块，同时需标识符来控制比赛的开始与结束。关键词：verilog 拔河比赛消抖模块标识符 In order to master the design method of digital system, we must master the hardware description language -- Verilog HDL, grasp the modular design method and master the way of developing software. Choice Tug of war game FPGA development board based on the design, the use of two button game, using key press speed as both

players tug of war of simulation, change led lamp decide the position of the rope, LED lights to the side after the end game, the difficulty lies in the whole process, need to filter the signal, the stable signal generated by the keys so, the procedure requires a key debounce module, also need to control the game's identifier and end start. Key words: Verilog tug shake-off module identifier. 一、系统设计 1 . 实验要求 设计拔河游戏电路，用按键与LED表示输入与输出。 （1）初始时，16个LED中间的两个点亮，然后游戏双方不停按动按键，点亮的两个LED向按动按键慢的一方移动；（2）每按动一下按键，LED向对方移动一格； （3）只要LED移动到头，游戏结束； （4）工作时钟100Hz即可； （5）完成全部流程：设计规文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。

按键消抖

【012】按键消抖 点击数：919 发布日期：2006-6-23 19:29:00 【收藏】【评论】【打印】【编程爱好者论坛】【关闭】 参考: 《单片机原理及接口技术》（李朝青） 按键电路：常用的非编码键盘，每个键都是一个常开开关电路。 按键消抖： 通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，电压信号小型如下图。由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，如下图。抖动时间的长短由按键的机械特性决定，一般为5ms～10ms。这是一个很重要的时间参数，在很多场合都要用到。 按键稳定闭合时间的长短则是由操作人员的按键动作决定的，一般为零点几秒至数秒。键抖动会引起一次按键被误读多次。为确保CPU对键的一次闭合仅作一次

处理，必须去除键抖动。在键闭合稳定时读取键的状态，并且必须判别到键释放稳定后再作处理。按键的抖动，可用硬件或软件两种方法。 <1> 硬件消抖：在键数较少时可用硬件方法消除键抖动。下图所示的RS触发器为常用的硬件去抖。 图中两个“与非”门构成一个RS触发器。当按键未按下时，输出为1;当键按下时，输出为0。此时即使用按键的机械性能，使按键因弹性抖动而产生瞬时断开（抖动跳开B），中要按键不返回原始状态A，双稳态电路的状态不改变，输出保持为0，不会产生抖动的波形。也就是说，即使B点的电压波形是抖动的，但经双稳态电路之后，其输出为正规的矩形波。这一点通过分析RS触发器的工作过程很容易得到验证。 <2> 软件消抖：如果按键较多，常用软件方法去抖，即检测出键闭合后执行一个延时程序，产生5ms～10ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。当检测到按键释放后，也要给5ms～10ms的延时，待后沿抖动消失后才能转入该键的处理程序。

verilog实验之密码箱实验报告

Verilog实现密码箱 1.功能概述 小脚丫开发板的有4位拨码开关，可以表示数字0-9，有两个七段数码管，所以密码设为两位（00—99），初始密码00，利用四位拨码开关(sw)输入密码,，按下个位确认按键(low)，在数码管上显示个位数字；再次输入密码，按下十位确认按键(high)，在数码管上显示十位数字。按下确认按键(enter)，比较密码正误，若正确，实现开锁功能，用led8灯亮表示；错误，实现报错功能，用led1灯亮表示；连续错三次，实现警报功能，用8个灯全亮表示，此时只有重置（rst）才能重新输入密码。初始密码为21。为保证安全性，只有在开锁状态下，才可修改密码，修改拨码开关数值，按下个位确认按键(low)，设置新密码个位，再次修改拨码开关数值，按下个位确认按键(high)，设置新密码十位（实际上两个位密码修改与输入顺序不影响）。再按下重置键(rst)，即可重新输入密码。同时在使用按键时，注意到了消抖。 2.效果展示 密码错误

密码正确

修改后密码正确

视频展示（双击播放） 3.代码分析 一、密码显示在数码管上always@(*) //数码管显示控制模块

begin case(code_low) 4'd0:seg_led1=9'b000111111;//数码管1显示0 4'd1:seg_led1=9'b000000110;//1 4'd2:seg_led1=9'b001011011;//2 4'd3:seg_led1=9'b001001111;//3 4'd4:seg_led1=9'b001100110;//4 4'd5:seg_led1=9'b001101101;//5 4'd6:seg_led1=9'b001111101;//6 4'd7:seg_led1=9'b000000111;//7 4'd8:seg_led1=9'b001111111;//8 4'd9:seg_led1=9'b001101111;//9 default:seg_led1=9'b100111111;//0 endcase case(code_high) 4'd0:seg_led2=9'b000111111;//数码管2显示0 4'd1:seg_led2=9'b000000110;//1 4'd2:seg_led2=9'b001011011;//2 4'd3:seg_led2=9'b001001111;//3 4'd4:seg_led2=9'b001100110;//4 4'd5:seg_led2=9'b001101101;//5 4'd6:seg_led2=9'b001111101;//6

按键消抖

按键消抖 无论Nexys4开发板还是zedboard开发板，开发板上的按钮和拨动开关都是机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，为了不产生这种现象而作的措施就是按键消抖。 在时序逻辑电路中，我们通常需要手动产生一个上升沿或者一个下降沿，如将拨动开关拨上去（由0到1），这样就产生了一个上升沿；吧拨动开关从上面拨下来（由1到0），这样就产生了一个下降沿。如果开关有机械抖动的话，那么将开关从下拨到上或从上拨到下面，就会产生若干个上升沿或下降沿，如图1，这样电路就会产生意想不到的情况。因此，如果将拨动开关当作时钟使用，必须对其进行消抖。 抖动时间的长短由按键的机械特性决定，一般为20ms左右。 图1 按键抖动图 消抖是为了避免在按键按下或是抬起时电平剧烈抖动带来的影响。按键的消抖，可用硬件或软件两种方法。 硬件消抖

在键数较少时可用硬件方法消除键抖动。图2所示的RS触发器为常用的硬件去抖电路。 图2 利用RS触发器消除按键抖动 图中两个“与非”门构成一个RS触发器。当按键未按下时，输出为0;当键按下时，输出为1。此时即使用按键的机械性能，使按键因弹性抖动而产生瞬时断开（抖动跳开B），只要按键不返回原始状态A，双稳态电路的状态不改变，输出保持为0，不会产生抖动的波形。也就是说，即使B点的电压波形是抖动的，但经双稳态电路之后，其输出为正规的矩形波。 软件消抖 如果按键较多，常用软件方法去抖，即检测出键闭合后执行一个延时程序，20ms左右的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。当检测到按键释放后，也要给20ms左右的延时，待后沿抖动消失后才能转入该键的处理程序。

用Verilog HDL实现按键消抖

按键消抖 用按键控制一个数字，按键每按一次，这个数字加1，并通过数码管将这个数字显示出来（以16进制）。 可能是悟性比较低，按键消抖都搞了1天才搞出来，下面这个程序是我经过参考别人的（有些地方没想明白），然后自己领会，写的一个程序，经过在开发板上实验，还是有一点小问题，但是我觉得，按键消抖的原理应该是这样的。希望本文能帮到需要的人，我也是一个初学者，可能程序中也有很多不足，还请能提出来,相互交流。QQ:1664619265 moduleSW_debounce(rst_n,sy_clk,key,HEX0_D); input rst_n; /低电平复位 input sy_clk; //系统时钟50Mhz input key;按键 output [6:0]HEX0_D; 数码管 //*************************/ regkey_rst; always@(posedgesy_clk or negedge rst_n) begin if(!rst_n) key_rst<=1'b1; else 每个时钟周期读一次按键的值 key_rst<=key; end将按键的值存在key_rst中 //*************************/ regkey_rst_r; always@(posedgesy_clk or negedge rst_n) begin if(!rst_n) key_rst_r<=1'b1; else每个时钟周期将key_rst中的值存入key_rst_r中。 key_rst_r<=key_rst; 这样key_rst和key_rst_r中存放的是前后两个 时钟周期，按键的值 end //*************************/ wire key_en,key_an; 重点1：抖动时期的标志量，这两个标志 量是用来给后面的计数器清零的assign key_en=key_rst&(~key_rst_r); 当按键由0变1时，key_en为1 assign key_an=key_rst_r&(~key_rst); 当按键由1变0时，key_an为1； 看下面的按键波形，俺觉得，抖动 期间，这两个标志量都有可能为1 //**************************/ reg[18:0] count;计数，是为了延时10ms左右 always@(posedgesy_clk or negedge rst_n) begin if(!rst_n) count<=19'd0;