频率计数器电路设计毕业论文
毕业论文
论文题目频率计数器电路设计
系部机电工程学院
专业机电一体化
班级机电0 9（1）班
2012年5月
目录
一摘要………………………………………………………………………………
二概述……………………………………………………………………………..
三设计任务书……………………………………………………………………
四设计原理及方案…………………………………………………………….
五整体电路设计…………………………………………………………………
六单元电路设计
1．逻辑控制电路…………………………………………………………………2．锁存器和清零……………………………………………………………….. 3．脉冲形成电路……………………………………………………………….. 4．时基电路和闸门电路………………………………………………………. 5．被测信号幅度扩展电路……………………………………………………. 6．整体电路图……………………………………………………………………. 七整体电路调试与仿真………………………………………………………. 八实验心得………………………………………………………………………
参考文献…………………………………………………………………………..
摘要
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用数字电路设计了一个简单的数字频率计的过程。
关键字：频率计数器频率测量
Abstract
In electronic technology, the frequency is one of the most basic parameters, and with many electrical parameters of the measurement program, the measurement results have a very close relationship between the frequency of measurement, therefore it is even more important. Measuring frequency of means, including electronic counter measure frequency with high precision, easy to use, rapid measurement, and measurement is easy to realize the advantages of process automation, is an important means of frequency measurement. Electronic counter frequency measurement in two ways : one is the direct frequency measurement Law, or within a certain time gates of measured signal pulse number; two is the indirect frequency measurement Law, such as cycle frequency measurement method. Direct frequency measurement Law is applicable to the high frequency signal frequency measurement, indirect frequency measurement Law is applicable to low-frequency signals in the frequency measurement. This paper expounds the digital circuit design of a simple digital frequency meter process. Keywords: frequency counter frequency measurement
概述
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或
小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。
闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。
电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域。
设计任务书
设计一简易数字频率计，其基本要求是：
1)测量频率范围0～9.9KHz；
2)最大读数9KHZ,闸门信号的采样时间为1s；.
3)被测信号可以是正弦波、三角波和方波；
4)显示方式为4位十进制数显示；
5)使用EWB进行仿真；
6)输入信号最大幅值可扩展。
设计原理及方案
数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
所谓频率就是在单位时间（1s）内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T，
图1 数字频率计组成框图
据此，设计图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被测信号的频率fＸ。，时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则们控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率fＸ= N Hz
整体电路设计
如图2（a），2（b）为数字频率计的工作过程图
图2（a）数字频率计的组成框图
图2（b）数字频率计的工作时序波形
数字频率计的工作过程是：被测信号fＸ经脉冲电路整形，变成如Ⅰ所示的脉冲波形，其周期T
Ｘ与被测信号的周期相同。实际电路输出标准时间信号Ⅱ，设其高电平持续时间为1s，计数器的计数时间就是1s，计数器计得的脉冲数N（如图Ⅲ所示）就是被测信号的频率。
逻辑控制单元的作用有两个：
其一，产生清零脉冲④，使计数器每次从零开始计数；
其二，产生所存信号⑤，是显示器上的数字稳定不变。这些信号之间的时序关系如图2（b）所
示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示
电路组成
单元电路设计
⒈逻辑控制电路
根据图2(b)所示时序波形，在标准时间信号②结束时所产生的下降沿用来产生锁存信号⑤，
同时锁存信号经过反相器有用来产生清零信号④，锁存信号的脉冲宽度由本身电路的时间常数决定。
因此这两个脉冲信号④和⑤可以由单稳态触发器产生，其电路如图3所示
设锁存信号⑤的脉冲宽度tｗ=1.1RC若取R=1000 KΩ、C=0.01 Uf,则，tｗ=1.1RC=0.011s。
图3 控制电路
⒉锁存器和清零
锁存器的作用是将计数器在1s结束时的计数值进行锁存，使显示器获得稳定的测量值。因为计数器在1s内要计算成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。如图2所示，1s的计数结束时。逻辑控制电路发出的锁存信号⑤，将计数器此时的值送到译码器，因此显示器的数字是稳定的。
选用了两片8D锁存器74LS273可以完成上述锁存功能。74LS273的真值表如表1所示。
表1 74LS273真值表
当时钟脉冲CP的上升沿到来时，锁存器的输出等于输入，即Q=D。从而将4个十进制计数器即个位、十位、百位、千位的输出值送到锁存器的输出端。正脉冲结束后，无论输入端D为何值，输出端Q的状态仍然保持原来的状态。所以在计数周期内，计数器的输出不会送到译码显示器。
清零信号是在计数器的计算值送锁存后，为了下次计数而把计数器进行清零，所以在锁存信号发出后，利用反相器的功能得到一个对计数器清零的延时信号。有计数器74LS90的R9（0）端接低电平，而把R0(1)作为清零输入，该清零信号是高电平有效，而锁存信号也是高电平有效，而且计数器清零必须在单稳触发信号之后，故在延迟反相器的基础上再加个反相器得到计数器的清零信号。
⒊脉冲形成电路
脉冲形成电路的作用是将待测信号（如正弦波、三角波或者其他呈周期性变化的波形）整形为计数器所要求的脉冲信号，其周期不变。
将其他波形变换成脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较器等，其中施密特触发器的应用较多。电路形式采用555构成的施密特触发器，电路原理如图4（a）所示。
图中R1与R2的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平UT+ =2/3Ucc，下触发电平UT=1/3Ucc，如图4（b）所示。
4(a) 原理图
图4（b）波形图
输入信号的直流电平Uxo应该满足下列关系1/3Ucc 输入信号的幅度Uxm与直流电平Uxo和回差△UT有关，一般说来，△UT越小，对输入信号的幅值Uxm要求越小，如果需要减小回差，可以在555的控制端CO接入一个正电压。如果取+Ucc=+5V,回差△UT=1.67V。对于图4（b）所示的波形图，若取Uxo=1/3Ucc+1/2△UT=2.5V,则输入信号幅度为Uxm>1/2△UT=0.83V.为使Uxo=2.5V，对于图4（a）所示电路，则取R1=R2=10KΩ。 ⒋时基电路和闸门电路 如图2（a）所示，闸门电路是控制计数器计数的标准时间信号，决定了被测信号的脉冲通过闸门进入计数器进行计数的计数个数，其精度很大程度上决定了频率计的频率测量精度。当要求频率测量精度高时，应使用晶体振荡器通过分频获得。在此频率计中，时基信号采用555定时器构成的多谐振荡器电路，当标准时间信号（1s高电平）来到时，闸门开通，被测信号的脉冲通过闸门进入计数器计数；标准时间脉冲结束时（为低电平），闸门关闭，计数器无时钟脉冲输入。例如，时基信号的作用时间为1s，闸门电路将打开1s，若在这段时间内通过闸门电路的脉冲数目为1000个，则被测信号的频率就是1000Hz。由此可见闸门电路的逻辑功能可以有一个与非门来完成，如图5所示 图5 标准脉冲产生的闸门电路 设标准时基为1s的脉冲是由555定时器构成的多谢振荡器电路产生的，由555定时器构成的多谐振荡气的周期计算公式：t=t1+t2=0.693（R1+2R2）C；占空比为：D= t2/ t1+t2= R2/ R1+2R2<50%，t1为正方波的宽度，t2为负方波的宽度；若取振荡器的频率f0=1/ t1+t2=0.8HZ,则振荡器的输出 波形如图6所示，其中t1=1s，t2=0.25s。 图6 闸门电路各波形特点 利用式t1≈0.693（R1+R2）C；t2≈0.693R2C。若取C=10Uf，则R2=36.07KΩ,取标称值为36K Ω；R1=108.22KΩ,取R1=108KΩ。门电路的输入输出个点波形如图6所示。 ⒌被测信号幅度扩展电路 采用图7所示电路，可以扩展被测信号幅度范围。输入信号Ux先经过限幅器，在经过施密特触发器整形。当输入信号的幅度较小时，限幅器的二极管均截止，不起限幅作用。 图7 幅度范围扩大电路 6. 整体电路图 图8 整体电路图 经过以上各单元电路的设计，可以得到数字频率计数器的整体电路；如图8所示。 电路的工作过程是：接通电源后，出发手动复位开关S，计数器清零。当标准时间秒脉冲到来 时，与非门构成的闸门电路开通，4片74LS90组成的计数器开始计数，最大计数N=9999HZ。 标准时间秒脉冲结束时所产生的负跳变触发单稳态触发器使之产生正脉冲，它的正跳变作为锁存器74LS273的锁存时钟脉冲，是锁存器的输出等于此时计数器的值。单稳态触发器输出的脉冲经过两个与非门延时，用来对计数器清零，从而完成一次测量。 下一个秒脉冲来到时又按照计数→锁存→复位的过程完成第二次测量，如此的周而复始，实现频率的自动测量。 整体电路调试与仿真 本次设计选用的器件有74LS90，74LS48，74LS273，555定时电路，数码管，共阴极七段LED数码管LC5011，电阻，电容，二极管等，下面为大家介绍主要器件在这次频率计数器的应用及原理 ⒈ 555定时器 555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟 电路和数字电路的混合体，如图1所示。 555集成电路是8脚封装，双列直插型，如图2-2(A)所示，按输入输出的排列可看成如图2-2(B)所示。其中6脚称阈值端(TH)，是上比较器的输入；2脚称触发端(TR)，是下比较器的输入；3脚是 输出端(Vo)，它有O和1两种状态，由输入端所加的电平决定；7脚是放电端(DIS)，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；4脚是复位端(MR)，加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端，1脚是地 端。 图 2-2 ⑴ 555构成的单稳电路 555电路的6、7脚并接起来接在定时电容CT上，用2脚作输入就成为脉冲启动型单稳电路，如图2-3(a)所示，电路的2脚平时接高电平，当输入接低电平或输入负脉冲时才启动电路，用等效触发器替代555后见图2-3（b)所示，下面分析它的工作原理： 稳态：接上电源后，R=1，S=1，输出Vo=0，DIS端接地，CT上的电压为0即R=0，输出仍保持Vo=0，这是它的稳态。 暂稳态：输入负脉冲后，输入S=0，输出立即翻转成Vo=1，DIS端开路，电源通过RT向CT充电，暂稳态开始。经过时间TD后，CT上电压上升到>2/3VDD时，输入又成为R=1，S=1，这时负脉冲已经消失，输出又翻转成Vo=0，暂稳态结束。这时内部放电开关接通，DIS端接地，CT上电荷很 快放到零，为下一次定时控制作准备。电路的定时时间TD=1.1RTCT。 这两种单稳电路常用作定时延时控制。 图2-3脉冲启动型单稳电路⑵ 555构成的施密特触发器 如图2-4，555定时器构成的施密特出发器，其工作原理： 图2-4 555定时器构成的施密特触发器 （a）上升过程 （b）下降过程 ⑶ 555定时器构成的多谐振荡器 由555定时器构成的多谐振荡器如图2-5(a)所示，其工作波形见图2-5(b)。 接通电源后，电源VDD通过R1和R2对电容C充电，当Uc2C，由电容C放电时间决定；TH=0.7(R1+R2)C，由电容C充电时间决定，脉冲周期T≈TH+TL。 图2-5 555构成多谐振荡器 上面仅讨论了由555定时器在本次数字频率计课程设计中的应用及原理。实际上，由于555定时器灵敏度高，功能灵活，因而在电子电路中获得广泛应用。 ⒉ 74Ls273 74Ls273是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必须经过反相器反向之后，才能与74LS273的控制端CLK 端相连。如下图是74ls273的管脚图： 1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。本此设计就是利用两片8D74Ls273完成锁存功能的。 译码显示电路可由共阴极7段LED数码管LC5011和输出高电平有效的译码器74LS48组成。74LS48的内部有升压电阻，因此可以直接与显示器相连接。为了使整数数值最前面的零不显示，将数码管显示器最高位的脉冲消隐输入接地，并将高位的脉冲消隐输出与低位的脉冲消隐输入。 3．74Ls90引脚图与管脚功能表资料 74ls90是常用的二－五－十进制异步计数器，做八进制的就先把74ls90接成十进制的（CP1与Q0接，以CP0做输入，Q3做输出就是十进制的），然后用异步置数跳过一个状态达到八进制计数．下图为74Ls90引脚图： <74ls90引脚图> ⒋ 74Ls48 （3）将译码驱动器74LS48和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。如下图所示： 心得体会 在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是接头的方向接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。我的动手能力又有了进一步的提高，我感到十分的高兴 我学到了课本上没有的东西，也学会了如何利用计算机来画电路图，这在以后的学习和生活中会有很大的用处，增强了我的动手能力和实践能力，但是我还有不足，我会在以后的学习中逐步提高，做一个动手能力强的大学生。 参考文献 [1] 杨刚，龙海燕.现代电子技术——VHDL与数字系统设计[M].北京：电子工业出版社，2004 [2]顾斌，赵明忠，姜志鹏，马才根.数字电路EDA设计.西安[M].西安电子科技大学出版社，2007 [3]王道宪.CPLD/FPGA可编程器件应用与开发[M].北京：国防工业出版社，2003 [4]谢煌，黄为.基于VHDL语言设计频率计[J].北京：现代电子技术，2003，14 [5]武卫华，陈德宏.基于EDA技术的数字频率计芯片化的实现[J].电测与仪表，2004，4 [6]卢毅等，VHDL与数字电路设计[M].北京：科学院，2001 [7]潘松，VHDL实用教程[M].成都：电子科技大学出版社，2000 [8]徐志军，大规模可编程逻辑器件及其应用[M].成都：电子科技大学出版社，2000 [9]候伯华，数字系统设计基础[M].西安电子科技大学出版社，2000 [10]张亦华等.数字电路EDA入门---VHDL程序实例集[M].北京：北京邮电大学出版社，2003 [11]杨刚，李雷.数字电子技术基础教程[M].北京：科技出版社，2001 [12]徐志军等.CPLD/FPGA的开发与应用[M].北京：电子工业出版社，2002 [13]黄天戌等.用FPGA设计数字频率计[J].工业仪表与自动化装置，2005，1 [14]高鹏等.基于CPLD的可编程数字频率计的设计[J].电子世界2001，4 [15]潘明.基于复杂可编程逻辑器件的数字频率计设计[J].电子世界2001，11 [16]杜玉远.基于top-down方法的数字频率计的设计与实现[J]. 电子世界.2004，5 [17]黄正谨等.CPLD系统设计技术入门与应用[M].北京：电子工业出版社，2002