计算机组成原理试题题库
判断题分辨率指显示器所能表示的像素个数，像素越密，分辨率越高，图像越模糊。
错
判断题引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵活性等。
对
判断题指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。
对
判断题若某计算机字代表一条指令或指令的一部分，则称数据字。错
判断题若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字。错
判断题数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。对判断题模拟计算机的特点：数值由连续量来表示，运算过程是连续的。对
判断题波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。1200波特率即指信号能在1秒钟内改变1200次值。对
判断题分时传送即指总线复用或是共享总线的部件分时使用总线。对
判断题实现高速CPU与低速外设之间工作速度上的匹配和同步是计算机接口的主要功能之一。对
判断题总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制）。对
判断题指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。对判断题并发性指两个或两个以上事件在同一时间间隔内发生。对
判断题硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。错判断题微程序控制器的优点：规整性、灵活性、可维护性强。对
判断题微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。对
判断题微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。对
判断题时钟周期是CPU处理操作的最大时间单位。错
判断题微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。对
判断题地址寄存器用于存放当前执行的指令码，供进行指令译码。错
判断题程序计数器用于存放CPU正在执行的指令的地址。错
判断题指令寄存器用于保存当前CPU所要访问的内存单元的地址。错
判断题中断处理过程为：中断请求→中断源识别判优→中断响应→中断处理→中断返回对
判断题DMA控制器即采用DMA方式的外设与系统总线之间的接口电路。对
判断题CPU将部分权力下放给通道，由通道实现对外设的统一管理，并负责外设与内存间的数据传送。对
判断题为相互兼容，方便系统扩展，采用了通用IO标准接口对
判断题存储元存储八位二进制信息，是计算机存储信息的最小单位。错
判断题存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位秒或字节秒。对
判断题Cache主要强调大的存储容量，以满足计算机的大容量存储要求。错
判断题外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。错
判断题计算机存储器功能是记忆以二进制形式表示的数据和程序。对
判断题ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位，共表示
512种字符。错
判断题引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。对
判断题机器码是信息在计算机中的二进制表示形式。对
判断题光盘的优点是存储容量较大、耐用、易保存等。对
判断题磁盘的找道时间和等待时间是随机的，所以一般取随机时间。错
判断题磁盘的存取时间包括找道时间、等待时间和读写时间。对
判断题位密度是指磁道单位长度上能记录的二进制位数。对
判断题道密度是指沿磁盘半径方向单位长度上的磁道数。对
判断题常见的打印机分为：点阵针式打印机、激光打印机、喷墨打印机。对
判断题灰度级指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越高，图像层次越清楚逼真。对
单选题一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是2009原题、第一章：计算机系统概述A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076H D
单选题"用某个寄存器的值做操作数地址的寻址方式称为（）寻址。
A、直接
B、间接
C、寄存器
D、寄存器间接" D
单选题"堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：A-〉MSP, SP-1-〉SP, 那么出栈的操作应为：
A、MSP－〉A, SP+1－〉SP
B、SP+1－〉SP, MSP－〉A
C、SP-1－〉SP, MSP－〉A
D、MSP－〉A, SP-1－〉SP" B
单选题"变址寻址方式中，操作数的有效地址等于：
A、基值寄存器内容加上形式地址（位移量）
B、堆栈指示器内容加上形式地址（位移量）
C、变址寄存器内容加上形式地址（位移量）
D、程序记数器内容加上形式地址（位移量）" C
单选题"从以下有关RISC的描述中，选择最合适的答案。
A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B、为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。
C、RISC的主要目标是减少指令数，提高指令执行效率。
D、RISC设有乘、除法指令和浮点运算指令。" C
单选题"采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。
A、指令周期B. 机器周期
C. 存储周期
D. 总线周期" C
单选题在中断响应过程中，（）操作可以通过执行程序实现。A、关中断B、保护断点C、保护现场D、读取中断向量 C
单选题"下列陈述中正确的是：
A、在DMA周期内，CPU不能执行程序
B、中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C、DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D、输入输出操作的最终目的是要实现CPU与外设之间的数据传输" D
单选题"中断向量地址是：
A、子程序入口地址
B、中断服务程序入口地址
C、中断服务程序入口地址指示器" C
单选题"在关中断状态，不可响应的中断是：
A、可屏蔽中断
B、硬件中断
C、软件中断
D、不可屏蔽中断" A
单选题"为了便于实现多级中断，保存现场信息最有效的方法是采用：
A、通用寄存器
B、堆栈
C、存储器
D、外存" B
单选题"在集中式总线仲裁中，（）方式对电路故障最敏感。
A、菊花链方式
B、独立请求方式
C、分布式
D、计数器定时查询方式" A
单选题计算机使用总线结构的主要优点是便于实现积木化，同时：A、减少了信息传输量B、提高了信息传输的速度C、减少了信息传输线的条数D、加重了CPU的工作量C
单选题下列数中最小的数为（）：A、101001B B、52Q C、29D D、233H C
单选题一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：A、-127 B、-32 C、-125 D、-3 C
单选题若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：A、原B、补C、反D、移 B
单选题某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：A、789D B、789H C、1887D D、11110001001B A
单选题下面说法正确的是A、半导体RAM信息可读可写，且断电后仍能保持记忆B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失D、ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 C
单选题存储单元是指：A、存放一个二进制信息位的存储元B、存放一个机器字的所有存储元集合C、存放一个字节的所有存储元集合D、存放两个字节的所有存储元集合 B
单选题系统总线中地址线的功能是：A、选择主存单元地址B、选择进行信息传输的设备C、选择外存地址D、指定主存和IO设备接口电路的地址 D
单选题采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：A、960 B、873. C、1372 D、480 A 单选题同步通信之所以比异步通信具有较高的传输速率，是因为：A、同步通信不需要应答信号且总线长度比较短B、同步通信用一个公共的时钟信号进行同步C、同步通信中，各部件存取时间比较接近D、以上各项因素的综合结果 D
单选题在集中式总线仲裁中，（）方式响应时间最快。A、链式查询B、独立请求C、计数器定时查询D、分布 B
单选题计算机系统的输入输出接口是之间的交接界面。A、CPU与存储器B、存储器与外围设备C、主机与外围设备D、CPU与系统总线 C
单选题控制器、运算器和存储器合起来一般称为（）：A、IO部件B、内存储器C、外存储器D、主机 D
单选题冯?诺依曼机工作方式的基本特点是（）：A、按地址访问并顺序执行指令B、精确结果处理C、存储器按内部地址访问D、自动工作 A
单选题输入、输出设备以及辅助存储器一般统称为（）：A、IO系统B、外围设备C、外存储器D、执行部件 B
单选题计算机硬件能直接识别和执行的语言是（）：A、高级语言B、汇编语言C、机器语言D、符号语言 C
单选题采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大存储器空间，并能进行自动管理C、提高外存储器的存取速度D、扩大外存储器的存储空间 B
单选题指令系统中采用不寻址方式的目的主要是A、实现存储程序和程序控制B、缩短指令长度，扩大寻址空间，提高编程灵活性C、可以直接访问外存D、提供扩展操作码的可能并降低指令译码难度 B
单选题一般机器周期的时间是根据（）来规定的。A、主存中读取一个指令字的时间B、主存中读取一个数据字的时间C、主存中写入一个数据字的时间D、主存中读取一个数据字的时间 A
单选题存放微程序的控制存储器称为：A、高速缓冲存储器B、控制存储器C、虚拟存储器D、主存储器 B
单选题以下叙述中正确描述的句子是：A、同一个CPU周期中，可以并行执行的微操作叫相容性微操作B、同一个CPU周期中，可以并行执行的微操作叫相交性微操作C、同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D、同一个CPU周期中，可以并行执行的微操作叫排他性微操作 A
单选题计算机操作的最小时间单位是：A、时钟周期B、指令周期C、CPU 周期D、微指令周期 A
单选题下列部件中不属于控制器的是：A、IR B、操作控制器C、PC D、PSW D
单选题同步控制是: A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式C
单选题在CPU中跟踪指令后继地址的寄存器是：A、MAR B、PC C、IR D、PSW B
单选题采用DMA方式传递数据时，每传送一个数据就要占用一个时间。A、指令周期B、时钟周期C、机器周期D、存储周期 D
单选题某计算机处理器主频为50MHz，采用定时查询方式控制设备A的IO，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的IO的时间占整个CPU时间的百分比至少是2011年原题、第八章：输入输出系统A、0.02% B、0.05% C、0.20% D、0.50% C
单选题在系统总线的数据线上，不可能传输的是2011年原题、第六章：总线系统A、指令B、操作数C、握手（应答）信号D、中断类型号 C
单选题假定不采用Cache和指令预取技术，且机器处于开中断状态，则在下列有关指令执行的叙述中，错误的是2011年原题、第八章：输入输出系统A、每个指令周期中CPU都至少访问内存一次B、每个指令周期一定大于或等于一个CPU时钟周期C、空操作指令的指令周期中任何寄存器的内容都不会被改变D、当前程序在每条指令执行结束时都可能被外部中断打断 C
单选题"下列给出的指令系统特点中，有利于实现指令流水线的是2011年原题、第四章：指令系统
Ⅰ. 指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有LoadStore指令才能对操作数进行存储访问A、仅Ⅰ、ⅡB、仅Ⅱ、ⅢC、仅Ⅰ、ⅢD、Ⅰ、Ⅱ、Ⅲ" D
单选题某机器有一个标志寄存器，其中有进位借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是2011年原题、第五章：中央处理器A、CF+OF=1 B、SF+ZF=1 C、CF+ZF=1 D、CF+SF=1 C
单选题偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不、属于偏移寻址方式的是2011年原题、第四章：指令系统A、间接寻址B、基址寻址C、相对寻址D、变址寻址A
单选题某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是2011年原题、第三章：存储系统A、22位B、23位C、25位D、26位 D
单选题下列各类存储器中，不采用随机存取方式的是2011年原题、第三章：存储系统A、EPROM B、CDROM C、DRAM D、SRAM B
单选题下列选项中，描述浮点数操作速度指标的是2011年原题、第二章：运算方法和运算器A、MIPS B、CPI C、IPC D、MFLOPS D
单选题假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为16001200，颜色深度为24位，帧频为85HZ，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（）2010年原题、第七章：外围设备A、245 Mbps B、979 Mbps C、1958 Mbps D、7834 Mbps D
单选题"单级中断系统中，中断服务程序执行顺序是（）2010年原题、第八章：输入输出系统
I 保护现场Ⅱ开中断Ⅲ关中断Ⅳ保存断点V 中断事件处理Ⅵ恢复现场Ⅶ采访中断返回A、I→V→Ⅵ→Ⅱ→ⅦB、Ⅱ→I→V→ⅦC、Ⅲ→Ⅳ→V→Ⅵ→ⅦD、Ⅳ→I→V→Ⅵ→Ⅶ" A
单选题下列不会引起指令流水阻塞的是（）2010年原题、第五章：中央处理器A、数据旁路B、数据相关C、条件转移D、资源冲突 A
单选题下列寄存器中，汇编语言程序员可见的是（）2010年原题、第五章：中央处理器A、存储器地址寄存器（MAR）B、程序计数器（PC）C、存储器数据寄存器（MDR）D、指令寄存器（IR） B
单选题下列命令组合情况中，一次访存过程中，不可能发生的是（）2012年原题、第三章：存储系统A、TLB未命中，Cache未命中，Page未命中B、TLB未命中，Cache命中，Page命中C、TLB命中，Cache未命中，Page命中D、TLB命中，Cache命中，Page未命中 D
单选题"下列有关RAM和ROM的叙述中，正确的是（）2010年原题、第三章：存储系统
I RAM是易失性存储器，ROM是非易失性存储器II RAM和ROM都采用随机存取方式进行信息访问III RAM和ROM都可用作Cache IV RAM和ROM都需要进行刷新A、仅I和II B、仅II和III C、仅I，II，III D、仅II，III，IV" A
单选题假定用若干个2k4位芯片组成一个8k8位存储器，则地址0B1FH所在芯片的最小地址是（）2010年原题、第三章：存储系统）A、0000H B、0600H C、0700H D、0800H D
单选题"假定变量i，f，d数据类型分别为int，float和double（int用补码表示，float和double 分别用IEEE754单精度和双精度浮点数据格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位机器中执行下列关系表达式，则结果为真是（）2010年原题、第二章：运算方法和运算器
（I）i==int floatI （II）f==float int f （Ⅲ）f==float double f （IV）d+f-d==f A、
仅I和II B、仅I和III C、仅II和III D、仅III和IV" B
单选题下列选项中，能引起外部中断的事件是2009年原题、第八章：输入输出系统A、键盘输入B、除数为0 C、浮点运算下溢D、访存缺页 A
单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是2009年原题、第三章：存储系统A、5% B、9.5% C、50% D、95% D
单选题假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是2009年原题、第六章：总线系统A、10MBs B、20MBs C、40MBs D、80MBs B
单选题相对于微程序控制器，硬布线控制器的特点是2009年原题、第五章：中央处理器A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难 D
单选题某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是2009年原题、第五章：中央处理器A、90ns B、80ns C、70ns D、60ns A
单选题下列关于RISC的叙述中，错误的是2009年原题、第五章：中央处理器A、RISC 普遍采用微程序控制器B、RISC大多数指令在一个时钟周期内完成C、RISC的内部通用寄存器数量相对CISC多D、RISC的指令数、寻址方式和指令格式种类相对CISC少 A 单选题某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是2009年原题、第四章：指令系统A、2006H B、2007H C、2008H D、2009H C
单选题某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM 芯片数和RAM芯片数分别是2009年原题、第三章：存储系统A、1，15 B、2，l5 C、1，30 D、2，30 D
单选题浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=272932，Y=2558，则用浮点加法计算X+Y的最终结果是2009原题、第二章：运算方法和运算器A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出D
单选题一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是2009原题、第二章：运算方法和运算器A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076H D
单选题冯偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是2009原题、第一章：计算机系统概述A、指令操作码的译码结果B、指令和数据的寻址方式C、指令周期的不同阶段D、指令和数据所在的存储单元 C
单选题"某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：
A、64，16
B、16，64
C、64，8
D、16，16 " B
单选题"计算机系统中的存贮器系统是指：
A、RAM存贮器
B、ROM存贮器
C、主存贮器
D、内存贮器和外存贮器" D
单选题"交叉存储器实质上是一种（）存储器，它能执行独立的读写操作
A、多模块，并行
B、多模块，串行
C、整体式，并行
D、整体式，串行" A
单选题"相联存储器是按进行寻址的存储器
A、地址指定方式
B、堆栈存取方式
C、内容指定方式
D、地址指定与堆栈存取方式结合" C
单选题单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采A、堆栈寻址方式B、立即寻址方式C、隐含寻址方式D、间接寻址方式 C
单选题寄存器间接寻址方式中，操作数处在A、通用寄存器B、堆栈C、主存储器D、程序计数器 C
单选题"计算机的外围设备是指：
A、输入输出设备
B、外存设备
C、通信设备
D、除主机外的其他设备" D 单选题"下列外存中，属于顺序存取存储器的是：
A、U盘
B、硬盘
C、磁带
D、光盘" C
单选题"显示器的颜色数为256色，则刷新存储器每个单元的字长应该为：
A、256位
B、8位
C、7位
D、16位" B
单选题CRT的颜色数为256色，则刷新存储器每个单元的字长应该为：A、256位B、8位C、7位D、16位 B
单选题指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现A、堆栈寻址B、程序的条件转移C、程序的无条件转移D、程序的条件转移或无条件转移 D
单选题"float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!
中,且x=-8.25, 则FR1的内容是A、C1040000H B、C2420000H C、C1840000H D、C1C20000H" A
单选题不属于ALU的部件有A、加法器或乘法器B、移位器C、逻辑运算部件D、指令寄存器 D
单选题处理器中的ALU采用来实现A、时序电路B、组合逻辑电路C、控制电路D、模拟电路 B
单选题当且仅当发生时, 称为浮点数溢出上溢A、阶码上溢B、尾数上溢C、尾数与阶码同时上溢D、尾数或阶码上溢 A
单选题某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是注:选项中[ ]内的值为上标A、-1.125*2[10] B、-1.125*2[11] C、-0.125*2[10] D、-0.125*2[11] B
单选题在C程序中,int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。则此时R1 中的内容以16进制表示是（）A、FBC0H B、FFBCH C、0FBCH D、87BCH B
单选题补码表示的8位二进制定点小数所能表示数值的范围是A、-0.1111111B~0.1111111B B、-1.0000000B~0.1111111B C、-0.1111111B~1.0000000B D、-1.0000000B~1.0000000B B
单选题在定点小数计算机中, 的原码与补码相同. A、-0.5 B、1 C、-0.1 D、-1 A
单选题下列数中最大的是A、10000000B B、125O C、10000110BCD码D、55H A
单选题在计数器定时查询方式下，若每次计数从0开始，则A、设备号小的优先级高B、设备号大的优先级高C、每个设备使用总线的机会相同D、以上都不对 A
单选题在集中式总线仲裁中，方式相应最快。A、链式查询B、独立请求C、计数器定时查询D、不能确定 B
单选题系统总线是指A、运算器、控制器、寄存器之间的连接部件B、运算器、寄存器、主存之间的连接部件C、运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件 D
单选题某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为：A、+（1 -2-32 ）B、+（1 -2-31 ）C、2-32 D、2-31 B
单选题"若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是：
A、阶符与数符相同为规格化数
B、阶符与数符相异为规格化数
C、数符与尾数小数点后第一位数字相异为规格化数
D、数符与尾数小数点后第一位数字相同为规格化数" C
单选题"算术逻辑运算单元74181ALU可完成：
A、16种算术运算功能
B、16种逻辑运算功能
C、16种算术运算功能和16种逻辑运算功能
D、4位乘法运算和除法运算功能" C
单选题在主存和CPU之间增加cache的目的是A、增加内存容量B、提高内存的可靠性C、解决CPU与内存之间的速度匹配问题D、增加内存容量，同时加快存取速度 C
单选题存储周期是指A、存储器的读出时间B、存储器进行连续读和写操作所允许的最短时间间隔C、存储器的写入时间D、存储器进行连续写操作所允许的最短时间间隔 B
单选题浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=272932，Y=2558，则用浮点加法计算X+Y的最终结果是2009原题、第一章：计算机系统概述A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出D 单选题某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是2009原题、第三章：存储系统A、0 B、2 C、4 D、6 C
单选题下列选项中，能缩短程序执行时间的措施是（）2010年原题、第五章：中央处理器I提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化A、仅I 和II B、仅I和III C、仅II和III D、I，II，III D
单选题假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）2010年原题、第二章：运算方法和运算器A、r1×r2B、r2×r3C、r1×r4D、r2×r4 B
单选题下列选项中的英文缩写均为总路线标准的是（）2010年原题、第六章：总线系统A、PCI，CRT，USB，EISA B、ISA，CPI，VESA，EISA C、ISA，SCSI，RAM，MIPS D、ISA，EISA，PCI，PCI-Express D
单选题float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是2011年原题、第二章：运算方法和运算器A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H A
单选题"下列给出的指令系统特点中，有利于实现指令流水线的是2011年原题、第五章：
中央处理器
Ⅰ. 指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有LoadStore指令才能对操作数进行存储访问A、仅Ⅰ、ⅡB、仅Ⅱ、ⅢC、仅Ⅰ、ⅢD、Ⅰ、Ⅱ、Ⅲ" D
单选题某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3 ，则L1的中断处理程序中设置的中断屏蔽字是2011年原题、第八章：输入输出系统A、11110 B、01101 C、00011 D、01010 D
填空题在一个16位的总线系统中，若时钟频率是100MHz，总线的周期为5个时钟周期，则总线带宽是[...] 40MBS
填空题一个较完善的指令系统应包含：[...]类指令，[...]类指令，[...]类指令，程序控制类指令，IO类指令，字符串类指令，系统控制类指令等。数据传送##算术运算##逻辑运算##
填空题"根据操作数所在位置，指出其寻址方式（填空）：
（1）操作数在寄存器中，为[...]寻址方式。
（2）操作数地址在寄存器，为[...]寻址方式。
（3）操作数在指令中，为[...]寻址方式。
（4）操作数地址（主存）在指令中，为[...]寻址方式
（5）操作数的地址，为某一寄存器内容与位移量之和可以是[...]、[...]、[...]寻址方式。"
寄存器直接##寄存器间接##立即##直接##相对##基值##变址##
填空题指令寻址方式主要有[...]（实现指令逐条顺序执行，PC+1-PC）和[...]（实现程序转移）。顺序寻址方式##跳跃寻址方式##
填空题从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：[...]、[...]。
复杂指令集计算机（CISC）##精简指令集计算机（RISC）##
填空题系统软件包括：服务程序、语言程序、[...]、数据库管理系统。操作系统
填空题DMA技术的出现使得高速外围设备可通过DMA控制器直接访问[...]。内存储器
填空题PC系统有两类中断源：①由CPU外部的硬件信号引发的称为[...]，它分为[...]中断和[...]中断；②由指令引发的称为[...]，其中一种是执行[...]引发的，另一种是[...]引发的。
外部中断##可屏蔽##不可屏蔽##异常##软件中断指令##出错或故障##
填空题常用的外围设备的IO控制方式有：[...]、[...]、[...]、[...]、[...]。程序查询方式##程序中断方式##直接内存访问（DMA）方式##通道方式##外围处理机方式##
填空题DRAM存储器的刷新一般有[...]、[...]和[...]三种方式，之所以刷新是因为[...]。集中式##分散式##异步式##有电荷泄露、需要定期补充##
填空题虚拟存储器只是一个容量非常大的存储器[...]模型，不是任何实际的[...]存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有[...]式、[...]式和[...]式三类。逻辑##物理##段##页##段页##
填空题虚拟存储器指的是[...]层次，它给用户提供了一个比实际[...]空间大得多的[...]空间。
主存-外存##主存##虚拟地址##
填空题主存与CACHE的地址映射有[...]、[...]、[...]三种方式。全相联##直接##组相联##
填空题双端口存储器和多模块交叉存储器属于[...]存储器结构，前者采用[...]技术，后者采用[...]技术。并行##空间并行##时间并行##
填空题CPU能直接访问由[...]和[...]，但不能直接访问[...]。CACHE##内存##外存##
填空题存储器的技术指标主要有[...]、[...]、[...]和[...]。存储容量##存取时间##存储周期##存储器带宽##
填空题对存储器的要求是[...]，[...]，[...]，为了解决这三方面的矛盾，计算机采用[...]和体系结构。容量大##速度快##成本低##多级存储##
填空题在总线上，由一个主方向多个从方进行写操作称为[...]；多个从方的数据在总线上完成AND或OR操作称为[...]。广播##广集##
填空题单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为[...]；中、低速IO设备之间互相连接的总线称为[...]；同一台计算机系统内的高速功能部件之间相互连接的总线称为[...]。内部总线##IO总线##系统总线##
填空题按照总线仲裁电路的位置不同，总线仲裁分为[...]式仲裁和[...]式仲裁。集中##分布##
填空题在单机系统中，三总线结构的计算机的总线系统由[...] 、[...]和[...]等组成。
系统总线##内存总线##IO总线##
填空题目前的CPU包括[...]、[...]和CACHE。控制器##运算器##
填空题设有七位二进制信息码0110101，则低位增设偶校验码后的代码为[...]。
01101010##
填空题两个BCD码相加，当结果大于9时，修正的方法是将结果[...]，并产生进位输出。
加6##
填空题浮点运算器由[...]和[...]组成，它们都是[...]运算器。[...]只要求能执行[...]运算，而[...]要求能进行[...]运算。阶码运算器##尾数运算器##定点##阶码运算器##加法和减法##尾数运算器##加、减、乘、除
填空题现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有[...]、[...]和[...]三种形式。单总线结构##双总线结构##三总线结构##
填空题提高加法器运算速度的关键是[...]。先行进位的含义是[...]。降低进位信号的传播时间##低有效位的进位信号可以直接向最高位传递##
填空题对阶时，使[...]阶向[...]阶看齐，使[...]阶的尾数向[...]移位，每[...]移一位，其阶码加一，直到两数的阶码相等为止。小##大##小##右##右##
填空题在进行浮点加法运算时，需要完成为[...]、[...]、[...]、[...]、[...]和[...]等步骤。零操作数检查##对阶##尾数求和##结果规格化##舍入处理##溢出处理##
填空题按IEEE754规范，一个浮点数由[...]、[...]、[...]三个域组成，其中[...]的值等于指数的[...]加上一个固定[...]。符号位S##阶码E##尾数M##阶码E##真值e##偏移值##
填空题计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是[...]、[...]、[...]、[...]和[...]。电子管##晶体管##集成电路##大规模集成电路##巨大规模集成电路##
填空题计算机系统是一个由硬件和软件组成的多级层次结构，这通常由[...]、[...]、[...]、[...]和[...]等组成，在每一级上都可以进行[...]。微程序级##一般机器级##操作系统级##汇编语言级##高级语言级##程序设计##
填空题计算机的软件一般分为[...]和[...]两大部分。系统软件##应用软件##
填空题计算机的硬件基本组成包括[...]、[...]、[...]、[...]和[...]五个部分。控制器##运算器##存储器##输入设备##输出设备##
填空题"请在括号内填入适当答案。在CPU中：
1 保存当前正在执行的指令的寄存器是[...]；
2 保存当前正要执行的指令地址的寄存器是[...]；
3 算术逻辑运算结果通常放在[...]和[...]。" 指令寄存器IR##程序计数器PC##通用寄存器
##数据缓冲寄存器DR##
填空题硬布线器的设计方法是：先画出[...]流程图，再利用[...]写出综合逻辑表达式，然后用[...]等器件实现。指令（周期）##布尔（逻辑）代数##门电路和触发器
填空题微程序控制器由[...]、[...]、[...]三大部分组成，其中[...]是ROM存储器，用来存放[...]。控制存储器##微指令寄存器##地址转移逻辑##控制存储器##微程序##
填空题流水CPU中的主要问题是：[...]相关、[...]相关和[...]相关。资源##数据##控制## 填空题并行处理技术主要有三种形式：[...]并行、[...]并行和[...]并行。时间##空间##时间及空间##
填空题微程序设计技术是利用[...]方法设计[...]的一门技术，具有规整性、[...]、可维护性等一系列优点。软件##控制器##灵活性##
填空题微指令格式中，微指令的编码通常采用以下三种方式：[...]、[...]和[...]。直接表示法##编码表示法##混合表示法##
填空题由于数据通路之间的结构关系，微操作可分为[...]和[...]两种。相容性##相斥性##
填空题在程序执行过程中，控制器控制计算机的运行总是处于[...]、分析指令和[...]的循环当中。取指令##执行指令##
填空题CPU从主存取出一条指令并执行该指令的时间叫[...]，它常用若干个[...]来表示，而后者又包含若干个[...]。指令周期##机器周期##时钟周期##
填空题CPU的四个主要功能是[...]、[...]、[...]和[...]。指令控制##操作控制##时间控制##数据加工##
填空题目前的CPU包括[...]、[...]和CACHE。控制器##运算器##
填空题移码表示法主要用于表示[...]数的阶码E，以利于比较两个数指数的大小和[...]操作。浮点数##对阶##
填空题（26H或63H）异或135O的值为[...]。58D
填空题为了提高运算器的速度，可以采用[...]进位、[...]乘除法、流水线等并行措施。先行##阵列##
填空题显示设备工作时，为了不断提供刷新图像的信号，必须把帧图像信息存储在[...]存储器中。刷新##
填空题按读写性质划分，光盘可以分为[...]型光盘、[...]型光盘和[...]型光盘三种。只读##一次##重写##
填空题磁盘上访问信息的最小物理单位是[...]。记录块（扇区）##
填空题汉字在输入时采用[...]，在存储时采用[...]，在显示或打印时采用[...]。汉字输入编码##汉字机内码##汉字字模编码##
填空题显示器上构成图像的最小单元或图象中的一个点称为[...]，磁盘记录面上的一系列同心圆称为[...]。像素##磁道##
填空题地址码表示[...]。以其数量为依据，可以将指令分为[...]、[...]和[...]等几种。操作数的地址##零地址指令##一地址指令##二地址指令##三地址指令##
填空题二地址指令中，操作数的物理位置有三种型式，分别是[...]型、[...]型和[...]型。
寄存器-寄存器（RR）##寄存器-存储器（RS）##存储器-存储器（SS）##
填空题堆栈是一种特殊的[...]寻址方式，它采用[...]原理。按结构不同分为[...]堆栈和[...]堆栈。数据##先进后出##寄存器##存储器##
填空题形成操作数地址的方式，称为[...]方式。操作数可以放在[...]寄存器、[...]寄存器、[...]和[...]中。数据寻址##专用##通用##内存##指令##
填空题形成指令地址的方式，称为[...]方式，有[...]寻址和[...]寻址两种。指令寻址##
顺序##跳跃##
填空题指令字长度分为[...]、[...]、[...]三种形式。单字长##半字长##双字长##
填空题指令格式是指令用[...]和表示的结构形式，指令格式由[...]字段和[...]两字段组成。
二进制代码##操作码##地址码##
填空题指令系统是表征一台计算机[...]的重要因素，它的[...]和[...]不仅直接影响到机器的硬件结构，也影响到[...]。性能##格式##功能##系统软件##
填空题设机器数字长为8位含1符号位，若机器数为81H十六进制，当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为[...]、[...]、[...]和[...] -1##-127##-126##1
应用题" 某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用等字长指令格式，指令名字段定义如下：2010年原题、第四章：指令系统
转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：
注：（X）表示有储蓄地址X或寄存器X的内容，请回答下列问题：
（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？
（2）转移指令的目标地址范围是多少？
（3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语言为add（R4），（R5）+（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？" "
该题的考点是指令系统设计，注意操作码位数与指令条数的关系，地址码与寄存器数的关系，指令字长与MDR的关系，存储容量与MAR的关系；注意补码计算的偏移地址。（1）指令系统最多支持16 条指令；支持8 个通用寄存器；
MAR 至少为16 位；MDR 至少为16 位。
（2）转移指令的目标地址范围为0000H～FFFFH。
（3）汇编语句add R4, R5+，对应的机器码为：2315H。
add R4, R5+指令执行后，R5 和存储单元5678H 的内容会改变。执行后，R5 的内容为5679H。内存5678H 单元的内容为68ACH。
【解析]】
（1）该指令系统最多支持24=16 条指令；支持23=8 个通用寄存器；
因为地址空间大小为128 KB，按字编址，故共有64 K 个存储单元，地址位数为16 位，所以MAR 至少为16 位；因为字长为16 位，所以MDR 至少为16 位。
（2）转移指令的目标地址范围为0000H～FFFFH。
（3）对于汇编语句add R4, R5+，对应的机器码为：0010 001 100010 101B，用十六进制表示为2315H。
该指令的功能是：把内存1234H 单元中的数据与内存5678H 单元中的数据进行相加，结果写回到5678H 单元，而且R5 的内容用作内存地址之后，还要执行R5 的内容加1 的操作，所以add R4, R5+指令执行后，R5 和存储单元5678H 的内容会改变。执行后，R5 的内容
从5678H 变为5679H。内存5678H 单元的内容将变为该加法指令
计算得到的和：5678H+1234H=68ACH。"
应用题CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache主存系统的效率和平均访问时间。"解：
先求命中率h
h=ncnc+nm＝24202420＋80＝0.968
则平均访问时间为ta
ta＝0.96840＋1-0.968240＝46.4ns
r＝24040＝6
cache主存系统的效率为e
e＝1[r＋1－r0.968]＝86.2％"
应用题"某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片8K8形成40K16位的RAM区域，起始地址为6000H,假定RAM芯片有CS和WE 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为RW 读写，MREQ 访存。
要求：（1）画出地址译码方案。（2）将ROM与RAM同CPU连接。" "解：
（1）依题意，主存地址空间分布如右图所示，可选用2片16K8位的EPROM作为ROM区；10片的8K8位RAM片组成40K16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:
（2）如图
"
应用题用16K8位的DRAM芯片组成64K32位存储器，画出该存储器的组成逻辑框图。
"解：
组成64K32位存储器需存储芯片数为
N=（64K16K）（32位8位）=16（片）
每4片组成16K32位的存储区，有A13-A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图如下所示："
应用题"如下图，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？
" "解：
（1）CPU不能响应中断
（2）因为同级中断不能嵌套，而A、B设备属于同级中断
（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备B单独接至3级IR，处于最高优先级。"
应用题设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？"解：
总线带宽=8B601065=96MBs"
应用题设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。"解：
波特率=（1+7+1+1）20=200波特，
比特率=207=140bs"
应用题某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？"解：
设总线带宽用Dr表示，总线时钟周期用T=1f表示，一个总线周期传送的数据量用D表示，根据定义可得：
Dr＝TD=D1ｆ＝8B70106s=560MB"
应用题用异步通信方式传送字符A和8，数据有7位，偶校验1 位。起始位1位, 停止位l位，请分别画出波形图。"解：
字符A的ASCII码为41H=1000001B；
字符8的ASCII码为38H=0111000B；
串行传送波形图为：
注：B：起始位C：校验位S：停止位"
应用题"某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0、5MBs，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU用于该外设IO的时间占整个CPU时间的百分比是多少？
（2）当该外设的数据传输率达到5MBs时，改用DMA方式传送数据。假定每次DMA 传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设IO的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）2009年原题、第八章：输入输出系统" "试题分析:
（1）在中断方式下，每32位（4B）被中断一次，故每秒中断
0.5MB4B ＝0.51064 = 12.5104次
要注意的是，这里是数据传输率，所以1MB=106B。因为中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间，且执行每条指令平均需5个时钟周期，所以，1秒钟之内用于中断的时钟周期数为
18+2512.5104＝12.5106
因为计算机的CPU主频为500MHz，故CPU用于中断的时间占整个CPU时间的百分比是
12.5106500106100％＝2.5％
（2）在DMA方式下，每秒进行DMA操作
5MB5000B ＝51065000 = 1103次
因为DMA预处理和后处理的总开销为500个时钟周期，所以1秒钟之内用于DMA操作的时钟周期数为
5001103＝5105
故DMA方式下，占整个CPU时间的百分比是
5105500106100％＝0.1％"
应用题"某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。
（1）地址线和数据线各为多少根？
（2）各种芯片的数量是多少？
（3）请画出存储器结构图及与CPU的连接图。" "（1）地址线14根，数据线8根；（2）2片RAM，1片ROM；
（3）图略。"
应用题"流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（W AR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。
1 I1 LAD R1，A ；M（A）R1，M（A）是存储器单元
I2 ADD R2，R1 ；（R2）+（R1）R2
2 I
3 ADD R3，R
4 ；（R3）+（R4）R3
I4 MUL R4，R5 ；（R4）（R5）R4
3 I5 LAD R6，B ；M（B）R6，M（B）是存储器单元
I6 MUL R6，R7 ；（R6）（R7）R6" "解：
（1）写后读（RAW）相关；
（2）读后写（W AR）相关，但不会引起相关冲突；
（3）写后读（RAW）相关、写后写（W AW）相关"
应用题"今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问：
（1）流水线的操作周期应设计为多少？
（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。
（3）如果在硬件设计上加以改进，至少需推迟多少时间？" "解：
1流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns；
2两条指令发生数据相关冲突情况：:
ADDR1,R2,R3;R2+R3R1
SUBR4,R1,R5;R1-R5R4
两条指令在流水线中执行情况如下表所示:
ADD指令在时钟4时才将结果写入寄存器R1中,但SUB指令在时钟3时就需读寄存器R1了，显然发生数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期，即t=2100ns=200ns；
3如果硬件上加以改进采取旁路技术,这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns。"
应用题"已知某机采用微程序控制方式，其控制存储器容量为：51248位。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。
请问:
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。" "解：（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。
微命令字段则是：
（48－4－9）=35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。
其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。"
应用题"某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。" "a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。解：经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：
"
应用题假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。"解：
微指令条数为：（4-1）80+1=241条
取控存容量为：25632位=1KB"
应用题"参见下图的数据通路，画出取数指令LDA（R3），RO的指令周期流程图，其含义是将R3为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。" "解：LDA（R3），RO指令是一条取数指令，其指令周期流程图如下图所示：
"
应用题"参见下图的数据通路。画出存数指令STA R1 ，R2的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。" "解：STAR1，R2指令是一条存数指令，其指令周期流程图如下图所示：
"
应用题"设运算器结构如下图所示，IR为指令寄存器，R1～R3是三个通用寄存器，其中任何一个都可以作为源寄存器或目标寄存器，A和B是三选一多路开关，通路的选择分别由AS0、AS1和BS0、BS1控制，S1、S2是ALU的操作性质控制器：当S1S2=00时，ALU 输出B；=01时输出A+B；=10时输出A-B；=11时输出B。另有三条机器指令：MOV（从源寄存器传送一个数到目标寄存器）、ADD（源寄存器内容于目标寄存器内容相加后送目标寄存器）和COM（源寄存器内容取反后送目标寄存器）。假设控存CM仅有16个单元，且只考虑运算器数据通路的控制，请设计微指令格式。
" "微指令参考格式如下：
AS1 AS0 BS1 BS0 S2 S1 +1 ALU-BUS LDIR LDR1 LDR2 LDR3 P1 P2 A3-A3
位号1 2 3 4 5 6 7 8 9 10 11 12 13 14 15-18"
应用题"流水线中有写后读、读后写和写后写三种数据相关冲突，试判断下面指令存在哪种类型的数据相关。
I1：ADD R1，R2，R3 ；R2+R3 - R1
I2：SUB R4，R1，R5 ；R1-R5 - R4" "解：
在I2指令进入流水线时，可能出现在I1指令写入R1前就读出R1内容，发生了写后读相关。"
应用题"已知CPU结构如下图所示，其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①
写出图中四个寄存器A、B、C、D的名称和作用；②简述完成指令ADD Y的数据通路（Y 为存储单元地址，本指令功能为AC+YAC）。
" "解答：
A-数据缓冲寄存器DR、
B-指令寄存器IR、
C-主存地址寄存器AR、
D-程序计数器PC。
操作的数据通路为：
PCARMMDRIRYAR（MAR）MMDR（MDR）ALUADD（控制信号）AC"
应用题" 假定在一个8位字长的计算机中运行如下类C程序段：2010年原题、第二章：运算方法和运算器
unsigned intx = 134;
unsigned inty = 246;
intm = x;
intn = y;
unsigned intz1 = x-y;
unsigned intz2 = x+y;
intk1 = m-n;
intk2 = m+n;
若编译器编译时将8个8位寄存器R1～R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示）
（1）执行上述程序段后，寄存器R1、R5和R6的内容分别是什么？（用十六进制表示）（2）执行上述程序段后，变量m和k1的值分别是多少？（用十进制表示）
（3）上述程序段涉及带符号整数加减、无符号整数加减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
（4）计算机内部如何判断带符号整数加减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？" "解答：
（1）R1=134=86H, R5=90H, R6=7CH；
134=1000 0110B=86H；x-y=1000 0110B-1111 0110B=1001 0000B=90H；x+y=1000 0110B+1111 0110B=0111 1100B（溢出）
（2）m=-122,k1=-112
m=1000 0110B，做高位为符号位，则m的原码为1111 1010B=-122；n=1111 0110B
n的原码为1000 1001=-10；k1=m-n=-112。
（3）无符号数和有符号数都是以补码的形式存储，加减运算没有区别（不考虑溢出情况时），只是输出的时候若是有符号数的最高位是符号位。
减法运算求[-x]补的时候，是连同符号位一起按位取反末位加1，但是如果有溢出情况，这两者是有区别的，所以可以利用同一个加法器实现，但是溢出判断电路不同。
（4）判断方法是如果最高位进位和符号位的进位不同，则为溢出；int k2=m+n;会溢出；
三种方法可以判断溢出，双符号位、最高位进位、符号相同操作数的运算后与原操作数的符号不同则溢出。"
应用题" 某计算机的主存地址空间大小为256MB，按字节编址，指令Cache和数据Cache 分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式，现有两个功能相同的程序A和B，其伪代码如下所示：2010年原题、第三章：存储系统
假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。
（1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？
（2）数组无素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache 行号从0开始）？
（3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？" "【解答】（1）数据Cache 的总容量为：4256 位（532 字节）。
（2）数组a 在主存的存放位置及其与Cache 之间的映射为：
a[0][31]所在主存块映射到Cache 第6 行，
a[1][1] 所在主存块映射到Cache 第5 行。
（3）编译时i, j, sum 均分配在寄存器中，故数据访问命中率仅考虑数组a 的情况。
①程序A 的数据访问命中率为93.75%；
②程序B 的数据访问命中率为0。
程序A 的执行比程序B快得多。
【解析]】
（1）主存容量256MB，按字节寻址的地址位数应为28 位，数据Cache分为8 行（用3 位地址），每行64B（用6 位地址），因此Cache 中每个字块的Tag 字段的位数应是28-9=19 位，还要使用一个有效位，二者合计为20 位；因此数据Cache 的总容量应为：64B8+2088B= 532B。
（2）数组a 在主存的存放位置及其与Cache 之间的映射关系如下图所示。
数组A[0][31]所在的主存块对应的Cache 行号是：
（320+314）div 64 = 6，
数组A[1][1]所在主存块对应的Cache 行号：
320+2564+ 14 div 64 mod 8 = 5。
所以a[0][31]所在主存块映射到Cache 第6行，
a[1][1]所在主存块映射到Cache 第5行。
（3）编译时i, j, sum 均分配在寄存器中，故数据访问命中率仅考虑数组a 的情况。
①这个程序的特点是数组中的每一个int 类型的数据只被使用一次。数组A 按行优先存放，数据Cache 正好放下数组半行中的全部数据，即数据的存储顺序与使用次序有更高的吻合度，每个字块存16 个int类型的数据，访问每个字块中头一个字不会命中，但接下来的15 个字都会命中，访问全部字块都符合这一规律，命中率是1516，即程序A 的数据访问命中率为93.75%；
②程而程序B 是按照数组的列执行外层循环，在内层循环过程中，将连续访问不同行的同一列的数据，不同行的同一列数据使用的是同一个Cache 单元，每次都不会命中，命中率是0，程序执行特别慢。根据上述计算出的命中率，得出程序B 每次取数都要访问主存，所以程序A 的执行比程序B 快得多。
"
应用题"
某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图6所示。图6中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处
于使能状态。加法指令ADD R1，R0的功能为R0+R1R1，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。2009年原题、第五章：中央处理器
表1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表1中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
" "试题分析:
指令执行阶段每个节拍的功能和有效控制信号如表2所示。
"
应用题"某磁盘存贮器转速为3000转分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。
问：
（1）磁盘存贮器的容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？" "解：
（1）每道记录信息容量=12288字节
每个记录面信息容量=27512288字节
共有4个记录面，所以磁盘存储器总容量为：
427512288字节=13516800字节
（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）：
D1=12288字节2R1=17字节mm
最低位密度D2按最大磁道半径R2计算：
R2=R1+（2755）=115+55=170mm
D2=12288字节2R2=11.5字节mm
（3）磁盘传输率C=rN
r=300060=50周秒
N=12288字节（信道信息容量）
C=rN=5012288=614400字节秒
（4）平均等待时间=12r=1250=10毫秒"
应用题"
下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。仔细分析该图，并按要求答题。
（1）该存储器最大空间有多少？已经构成的空间有多少？
（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。
" "（1）存储器最大存储空间是64K字，已经构成的空间有24K字；
（2）两个ROM芯片构成存储器的低16K字空间，一个RAM芯片构成存储器的最大地址的8K字空间。分布图略。"
应用题"某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，
按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求：（1）画出存储器空间分布图，并确定需要的RAM以及RAM芯片数量；
（2）画出此存储器组成结构图及与CPU的连接图。" "（1）图略；需要3片RAM，2片ROM；
（2）图略。"
应用题主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？"解：
已知主存容量为4MB，虚存容量为1GB
∵222＝4M
∴物理地址为22位
又∵230＝1G∴
虚拟地址为30位
页表长度为1GB4KB＝230212=218=256K
"
应用题"一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC 为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
" 解：①直接寻址②相对寻址③变址寻址④基址寻址⑤间接寻址⑥基址间址寻址
应用题" 某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache 之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如题44-a图、题44-b图所示，图中页框号及标记字段的内容为十六进制形式。2011年原题：第三章：内部存储器：Cache
虚页号有效位页框号行号有效位标记
1
06
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题库(含答案)
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
《计算机组成原理》练习题
《微机组成原理》练习题 第一章计算机系统概论 一、选择题 1、冯.诺依曼机工作方式的基本特点是（） A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2、电子计算机的算术/逻辑单元、控制单元及主存储器合称为（） A、CPU B、ALU C、主机 D、CU 3、完整的计算机系统应包括（） A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机系统中的存储系统是指（） A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 5、用以指定待执行指令所在地址的是（） A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 6、微型计算机的发展以（）技术为标志。 A．操作系统B．微处理器C．磁盘D．软件 7、存储单元是指（） A．存放在一个字节的所有存储元集合B．存放一个存储字的所有存储元集合 C．存放一个二进制信息位的存储元集合D．存放一条指令的存储元集合 8、存储字长是指（） A．存放在一个存储单元中的二进制代码组合B．存放在一个存储单元中的二进制代码位数C．存储单元的个数D．机器指令的位数 9、存放欲执行指令的寄存器是（） A．MAR B．PC C．MDR D．IR 10、在CPU中跟踪指令后继地址的寄存器是（） A．MAR B．PC C．MDR D．IR 二、填空题 1、（）和（）都存放在存储器中，（）能自动识别它们。 2、存储器可分为主存和（），程序必须存于（）内，CPU才能执行其中的指令。 3、存储器的容量可以用KB、MB、GB表示，它们分别代表（）、（）、（）。 4、计算机硬件的主要技术指标包括（）、（）、（）。 5、在用户编程所用的各种语言中，与计算机本身最为密切的语言是（）。 6、汇编语言是一种面向（）的语言，对（）依赖性强，用汇编语言编制的程序执行速度比高级 语言（）。 7、有些计算机将一部分软件永恒地存于只读存储器中，称为（）。 8、基于（）原理的（）计算机工作方式的基本特点是按地址访问并顺序执行指令。 三、简答题 1、冯.诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统由哪些部件组成？
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理试题库集及答案
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
《计算机组成原理》练习题
《计算机组成原理》练习题 第一章概论 一、选择题 01. 电子计算机主存内的ROM是指。 A.不能改变其内的数据 B.只能读出数据，不能写入数据 C.通常用来存储系统程序 D.以上都是 02. 有些计算机将一部分软件永恒地存于只读存储器中，称之为。 A.硬件 B.软件 C. 固件 D.辅助存储 03. 如果要处理速度、温度、电压等连续性数据可以使用。 A.数字计算机 B.模拟计算机 C.混合计算机 D.特殊用途计算机 04. 邮局把信件进行自动分拣，使用的计算机技术是。 A.机器翻译 B.自然语言理解 C.模式识别 D.过程控制 05. 冯.诺伊曼机工作方式的基本特点是。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存储器按内容选择地址。 06. 某寄存器中的值可能是操作数，也可能是地址，只有计算机的才能识别它。 A.译码器 B.判断程序 C.指令 D.时序信号。 07. 80年代以来，许多国家开始研究第五代计算机，这种计算机系统是。 A.超高速巨型计算机系统 B.知识信息处理系统 C.大型分布式计算机系统 D.超级微型计算机群组成的计算机网。 08. 计算机的算逻单元的控制单元合称为。 A.ALU B.UP C.CPU D.CAD 09. 磁盘驱动器读写数据的基本存取单位为。 A.比特 B.字节 C.磁道 D.扇区 二、填空题 01. 计算机硬件是指， 软件是指， 固件是指。 02. 数控机床是计算机在方面的应用。 03. 人工智能研究， 模式识别研究。
04. 计算机用来处理离散的数据，而计算机用来处理连续性的数据。 05．存储器可分为主存和，程序必须存于内，CPU才能执行其中的指令。 第二章计算机中的信息编码 一、选择题 01. 对真值0表示形式唯一的机器数是。 A.原码 B.补码和移码 C.补码 D.反码 02. 在整数定点机中，下述第说法正确。 A.原码和反码不能表示-1，补码可以表示-1。 B.三种机器数均可表示-1 C.三种机器数均可表示-1，且三种机器数的表示范围相同。 D.以上说法均不对。 03. 在小数定点机中，下述第说法正确。 A.只有补码能表示-1 B.只有原码能表示-1 C.三种机器数均不能表示-1 D.以上说法均不对 04．设X为真值，X*为其绝对值，则等式[-X*]补=[-X]补。 A.成立 B.不成立 05．设X为真值，X*为其绝对值，满足[-X*]补=[-X]补的条件是。 A.X任意 B.X为正数 C.X为负数 D.X为非负数 06．设寄存器内容为11111111，若它等于-0，则为 A.原码 B.补码 C.反码 D.移码 二、填空题 01．采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于的位数，精度取决于的位数，确定浮点数的正负。 02．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须。尾数右移1 位，阶码。 03．一个浮点数，确定了小数点的位置，当其尾数左移时，欲使其值不变，必须使。 04．移码常用来表示浮点数的部分，移码和补码除符号位外，其他
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理试题集
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理习题及答案54686word版本
计算机组成原理习题及答案54686
概论 一、选择题： １．1946年研制成功的第一台电子数字计算机称为＿B＿。A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D_____.A..运算器、存储器、控制器 B.外部设备和主机 C.主机和存储器 D.配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D____.A.RAM存储器 B.ROM存储器 C.内存储器 D.内存储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____. A..节约元件 B.运算速度快 C.物理器件性能所致 D.信息处理方便 5.计算机硬件能直接执行的只有_B___. A.符号语言 B.机器语言 C.机器语言和汇编语言 D.汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器 一、选择题: 1.在机器数中,__B____的零的表示形式是唯一的. A.原码 B.补码 C.反码 D.原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法__B__码. A.原 B.补 C.反 D.移 4.运算器虽有许多部件组成,但核心部分是__B____. A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器
计算机组成原理试题及答案
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
计算机组成原理试题
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理练习题-答案
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机组成原理试卷与答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理题库
、下列描述中正确的是 A控制器能理解、解释并执行所有的指令及存储结果 B一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件 C所有的数据运算都在CPU的控制器中完成 D以上答案都正确 4、有一些计算机将一部分软件永恒的存于只读存储器中，称之为 A硬件 B软件 C固件 D辅助存储器 E以上都不对 5、输入、输出装置以及外接的辅助存储器称为（） A操作系统 B存储器 C主机 D外围设备 7、完整的计算机系统应包括（） A运算器、存储器、控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统 8、计算机系统中的存储系统是指（） A .RAM存储器存储器 C.主存 D.主存和辅存 19、计算机的算术逻辑单元和控制单元合称为（） A. ALU B. UP C. CPU D. CAD 35、储存单元是指（） A.存放一个字节的所有存储集合 B.存放一个储存字的所有存储集合 C.存放一个二进制信息的存储集合 D.存放一条指令的存储集合 36、存储字是指（） A.存放在一个存储单元中的二进制代码组合 B.存放在一个存储单元中的二进制代码位数 C.存储单元的集合 D.机器指令 39、存放执行执行指令的寄存器是（） 有些计算机将一部分软件永恒地存于只读存储器中，称为（A） 15.计算机将存储，算逻辑运算和控制三个部分合称为（A),再加上（B）和（C）就组成了计算机硬件系统。 目前被广泛使用的计算机是（）
A.数字计算机 B.模拟计算机 C.数字模拟混合式计算机 D.特殊用途计算机 9.个人计算机（PC）属于（）类计算机。 A.大型计算机 B.小型机 C.微型计算机 D.超级计算机、操作系统最早出现在第（A）代计算机上。 计算机使用总线结构便于增减外设，同时（） A.减少了信息传输量 B.提高了信息的传输速度 C.减少了信息传输线的条数 2.计算机使用总线结构的主要优点是便于实现积木化，缺点是（） A.地址信息，数据信息和控制信息不能同时出现 B.地址信息与数据信息不能同时出现 C.两种信息源的代码在总线中不能同时传送 5.在三中集合式总线控制中，（）方式响应时间最快。 A.链式查询 B.计数器定时查询 C.独立请求 8.三种集合式总线控制中，（）方式对电路故障最敏感的 A.链式查询 B.计数器定时查询 C.独立请求 13.在独立请求方式下，若有N个设备，则（） A.有一个总线请求信号和一个总线响应信号 B.有N个总线请求信号和N个总线响应信号 C.有一个总线请求信号和N个总线响应信号 14.在链式查询方式下，若有N个设备，则（） A.有N条总线请求线 B.无法确定有几条总线请求线 C.只有一条总线请求线
计算机组成原理练习题答案
一、选择题 １、完整得计算机系统应包括运算器、存储器、控制器。 一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、 3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令. 4、移码表示法主要用于表示浮点数中得阶码。 5、动态RAM得刷新就是以行为单位得。 8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。 10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址. １1、目前得计算机,从原理上讲指令与数据都以二进制形式存放. 13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。 1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。 20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。 ２1、计算机中得主机包含运算器、控制器、存储器。 23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算. ２4、对于真值“0”表示形式唯一得机器数就是移码与补码。 25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数 26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。 保存当前正在执行得指令得寄存器称为（指令寄存器)。 指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码得就是ASCII码。 ASCIＩ ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器. 3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。 ３１、EＰＲOM就是指光擦除可编程得只读存储器。