不同高场应力下SiN钝化的AlGaN_GaNHEMT器件的性能退化

GaN

不同高场应力下SiN钝化的

AlGaN/G aN HEMT器件的性能退化

谷文萍,郝 跃,张进城,马晓华

(西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室,西安 710071)

摘要:采用不同的高场应力对SiN钝化前后的AlGaN/GaN H EM T器件进行直流应力测试,实验发现:应力后器件主要参数如饱和漏电流I DS,跨导峰值g m和阈值电压V TH等均发生了明显退化,而且这些退化还是可以完全恢复的。分析表明:高场应力后,在栅漏区高场作用下,表面和AlGaN势垒层的陷阱俘效应增加,使得器件参数漂移,从而导致器件电特性退化。偏置应力V DS =20V,V GS=0V后发现SiN钝化使得应力产生的I DS、退化从36%减少到了30%。这说明高场应力下,虽然SiN钝化一定程度上有助于阻挡电子陷落表面态和2DEG耗尽,但是它不能从根本上解决AlGaN/GaN H EM T的高场退化问题。作者认为在钝化的基础上应当结合其他工艺方法例如帽层结构或者场板结构来改善高场下器件的退化问题。

关键词:AlGaN/GaN H EM T器件;表面态;势垒层陷阱;高场应力

中图分类号:TN323.4 文献标识码:A 文章编号:1003-353X(2008)增刊-0094-04

Different High Electric Field Stress Induced

Degradation of SiN Passivated AlGaN/GaN HEMTs

Gu Wenping,H ao Yue,Zhang Jincheng,M a Xiaohua

(Schoo l of M icr oelectr onics K ey L ab.of M inis try of Education f or W ide Band Gap

Semiconductor M ater ials and D evices,X id ian Univer sity,X i an710071,China)

Abstract:After different high electr ic field stresses,a recov erable deg radatio n of A lGaN/GaN hig h electron mo bility transisto rs(H EM T s)w as found,co nsisting of the decrease of satur ation drain current I DS,maxim al transconductance g m,and the positive shift of thr esho ld voltage V TH at hig h drain source voltage V DS.T he hig h electric field stress deg rades the electric char acteris tics o f AlGaN/GaN H EM T s because the high field increases the trapping at the surface and in AlGaN barrier layer.T he SiN passivation o f AlGaN/GaN H EM Ts decr eases the surface trapping and2DEG depletion a little.After the hot carrier stress w ith V DS=20V and V GS=0V applied to the device fo r104s,the SiN passivation decreases the str ess induced degradation of I DS fro m36% to30%,which show s that although the passivatio n is effective in suppressing electro n trapping in surface states,it does not,perse,protect the device fr om high electric field deg radation,and it should,to this aim,be adopted in conjunction w ith o ther technolog ical so lutions like cap layer,prepassivation surface treatments,and/o r field plate gate.

Key words:AlGaN/GaN HEMTs device;surface states;traps in AlGaN barrier;high electric field stress

EEACC:2560

0 引 言

近些年来,AlGaN/GaN 高电子迁移率晶体管(H EMT )一直是人们关注的热点。由于A lGaN/GaN H EM T 多应用于微波大功率领域,器件经常工作在很高的源漏偏置电压V DS 下,因而在高场下器件工作的可靠性问题需要引起关注[1-2]。

本文对自主研制的SiN 钝化前后的A lGaN/GaN H EM T 器件在不同高场应力下的退化现象及退化机理进行了研究分析。

1 实 验

采用自主研制的三片2英寸(50mm )低压立式MOCVD 设备进行A lGaN/GaN 异质结构材料生长。在单面抛光(0001)面蓝宝石衬底上,首先在550 下生长约30nm 厚AlN 缓冲层,接着升温至1040 生长1.5 m 未掺杂GaN 外延层和23nm 厚A lGaN 势垒层。A lGaN 势垒层由5nm 未掺杂AlGaN 层、10nm Si 掺杂(Si 掺杂浓度约为2!1018cm -3)AlGaN 层和6nm 未掺杂AlGaN 层组成。所有AlGaN 层Al 组分均为30%。台面刻蚀隔离采用ICP 干法刻蚀,刻蚀深度约为150nm 。研究选用的A lGaN/GaN H EMT 器件栅长1 m,栅宽为25 m,源漏间距为4 m,栅极处于源漏间正中央,采用SiN 钝化。

采用H P 4156B 精密半导体参数分析仪对器件进行了直流特性和直流应力测试。上述测量均在室温下进行。下面的转移特性曲线都是在源漏偏压V DS =5V 时测得的。

2 结果与讨论

图1是高场应力下H EMT 器件失效机制示意图,通常认为高场应力后,可能影响器件退化的因素主要有以下几个:AlGaN 势垒层陷阱、表面态和异质结界面态。

图2给出了SiN 钝化的AlGaN/GaN H EM T 器件在20V 高场应力前后转移特性曲线(a)和输出特性曲线(b )的变化。可以看出,高场应力后,饱和漏电流I DS 下降了30.92%(V DS =5V,V GS =1V),而且低栅压时器件漏电流的退化比高

图1 高场应力下AlGaN/Ga N H EM T 器件失效机制示意图Fig.1 Schem atic diagram of the degradation m echanism in AlGaN/

GaN HEMT s under the high elect ric f i eld st ress

栅压时的退化小;跨导峰值g m 下降了16.88%;同时应力后阈值电压V TH 正向漂移了9.3%。V T H 的变化说明,20V 高场应力后,栅下方的AlGaN 势垒层陷阱俘获了电子。从图2(b)可以看出20V 高场应力后器件输出特性发生了明显的退化,栅压越高器件退化越大,而且主要变化集中在漏电流饱和前。可以把沟道中电子速度饱和前的区域称为

图2 10000s 高场应力前后,1 m !25 m SiN 钝化的

AlGaN/GaN H EMT 器件转移特性和输出特性

Fi g.2 T ransfer a nd output for 1 m !25 m Si N passivated AlGa N/

GaN H EMTs before and after 104s of hot el ectron stress test

谷文萍 等:不同高场应力下SiN 钝化的A lG aN /G aN H EM T 器件的性能退化

低场区,而把电子速度饱和的区域称为强场区。加电场应力使低场区的电阻增大,从而降低了漏电流。随着栅压升高,沟道被打开,低场区电阻减小,应力产生的电阻变化作用增大,从而引起大的漏电流变化。漏压升高时低场区缩小,漏电流的变化也跟着减小。

图3是10000s开态应力(V D=20V,V G=0V, V S=0V)前后,SiN钝化的AlGaN/GaN HEMT器件正向栅特性的变化。可以看出,应力后由于栅-漏表面退化,降低了栅电子注入,使得正向栅泄漏电流减小。而G.Koley等人[1]的研究结果表明,高场应力后,正向栅电流却明显增加。从图4还可以看到正向I V曲线的截距在应力前后基本上没有发生变化,这说明肖特基势垒高度基本上不受应力影响,也说明应力后金-半接触界面的缺陷不影响器件的退化。此外,许多研究人员也已经通过实验证明欧姆接触对器件高场应力退化基本不起作用。

图3 104s开态应力前后,1 m!25 m SiN钝化的AlGaN/GaN HEMT器件正向栅特性

Fig.3 Forw ard gate characteristics for1 m!25 m SiN pas sivated HEM Ts before and after stress104s of stress

tes t

栅压为0V时,沟道被打开,H EM T处于开态。图4(a)是加20V漏压10000s开态应力前后转移曲线的变化。10000s开态应力后去掉应力,把测试样品放置48h后测量其转移曲线(b),发现器件特性完全恢复,这跟以前报道的高场应力下产生永久性缺陷呈现不同的结果[1]。通常由界面态引起的损伤往往是永久损伤,所以本文认为10000s开态应力中产生的异质结界面态很少,不足以引起器件性能的退化。此外,由于AlGaN和GaN化学键能很强[3],所以通过估算认为这种短时间应力条件下很难产生新的陷阱。因此本文认为应力增加的AlGaN势垒层陷阱俘获电子以及电子对表面态的填充是器件退化的主要原因。

图4 104s开态应力前后,1 m!25 m SiN钝化的AlGaN/ GaN HE M T器件转移特性和应力后静态恢复特性

Fig.4 T ransfer ch aracteristics and th e static recovery char acter istics for1 m!25 m SiN pas sivated H EM T s befor e and

after stres s104s of stress test

图4(a)中0~200s开态应力中,V TH明显正漂,I DS下降了12.75%;200s之后,V TH没有多大变化,但是I DS继续下降。只有栅下AlGaN势垒层的陷阱才能明显影响V TH,而表面态对其几乎没有影响。所以本文认为0~200s开态应力中, AlGaN势垒层陷阱尤其是栅下方的AlGaN势垒层陷阱俘获电子是主要的退化机制;但是200~10000s,电子对表面态的填充是器件退化的主要原因。

图5是10000s开态应力(V D=20V,V G=0 V,V S=0V)下,SiN钝化前后A lGaN/GaN H EM T器件转移特性的变化。可以看出,应力后钝化器件和未钝化器件的V TH分别正漂了9.3%和7.4%。这证明无论钝化与否,应力都增加了电子

谷文萍 等:不同高场应力下SiN钝化的AlGaN/GaN HEM T器件的性能退化

图5 104s开态应力前后S iN钝化前后AlGaN/GaN H EM T器件转移特性的变化

Fig.5 Transfer characteris tics for SiN pass ivated and u npas si vated H EM T s b efore an d after stress10000s of stress

test

对栅下方AlGaN势垒层陷阱的填充。但是应力后钝化器件和未钝化器件的V TH的漂移量基本相当,也说明SiN钝化不能减弱高场应力后V TH的漂移。而应力后钝化器件和未钝化器件的I DS分别下降了30%和36%。V TH正漂和表面态耗尽2DEG电荷都会引起I DS下降,因此可以得出,由于SiN钝化减弱了电子填充表面态,同时降低了对2DEG电荷的耗尽,所以钝化器件比未钝化器件的抗热载流子效应稍强。不过从上面的实验结果也可以清楚地看到,虽然钝化可以从一定程度上减弱电子填充表面态,但是钝化不能从根本上阻止器件在高场下的退化,因此应该结合其他一些工艺步骤例如帽层结构、场板结构[4-5]一同进行。

3 结 论

AlGaN/GaN H EM T器件在不同的高场应力下器件主要参数如饱和漏电流、跨导峰值和阈值电压等均发生了明显退化,而且这些退化还是可以完全恢复的。对不同应力前后器件的饱和漏电流、跨导峰值和阈值电压的分析表明,高场应力增加了AlGaN势垒层陷阱俘获电子和电子填充表面态,这是不同应力下器件退化的主要原因。10000s开态应力后发现SiN钝化使得应力产生的I DS退化从36%减少到了30%,这说明虽然钝化一定程度上有助于阻挡电子陷落表面态和对2DEG的耗尽,但是它不能从根本上解决A lGaN/GaN H EMT的高场退化问题。本文认为在钝化的基础上应当结合其他工艺方法例如帽层结构或者场板结构来改善高场下器件的退化问题。

参考文献:

[1] KOLEY G,KIM H,EAST M ANL F,et al.Electrical b ias

stress related deg radation of A1GaN/GaN HFET s[J].E

lectron L ett,2003,39(16):1217-1218.

[2] KIM H,T HOM PSON R M,T ILAK V,et al.Effect of

S iN passivation and h igh electric field on A1GaN GaN H FET

d egradation[J].IEE E Electron Devic

e Lett,2003,24

(7):421-423.

[3] LOOK D C,REYNOLDS D C,HEM SKY J W,et al.De

fect don or and acceptor in GaN[J].Phys Rev Lett,1997,

79(12):2273-2276.

[4] LEE C,WIT KOW SKI L,T SERNG H Q,et al.Effect of

RF stress on pow er and puls ed IV characteriatics of A1GaN/

GaN H EM T s w ith field plate gates[J].Electr on L ett,

2004,40(24):1547-1548.

[5] LEE C,WIT KOW SKI L,T SERNG H Q,et al.Effect of

A1GaN/GaN H EM T structure on RF Reliab ility[J].Elec

tron Lett,2005,41(3):155-157.

(收稿日期:2008 11 30)

谷文萍 等:不同高场应力下SiN钝化的A lG aN/G aN H EM T器件的性能退化

(整理)元器件降额使用参考

元器件降额使用参考 一、集成电路 因为集成电路的复杂性和保密性，一般我们只能根据半导体结温来推断集成电路的可靠性了。 我们通常规定： 1，最大工作电压，不超过额定电压80% 2，最大输出电流，不超过额定电流75% 3，结温，最大85摄氏度，或不超过额定最高结温的80% 二、二极管 二极管种类繁多，特性不一。故而，有通用要求，也有特别要求： 通用要求： 长期反向电压<70%～90%×V RRM（最大可重复反向电压） 最大峰值反向电压<90%×V RRM 正向平均电流<70%～90%×额定值 正向峰值电流<75%～85%×I FRM正向可重复峰值电流 对于工作结温，不同的二极管要求略有区别： 信号二极管< 85～150℃ 玻璃钝化二极管< 85～150℃ 整流二极管和快恢复、超快恢复二极管（<1000V）<85～125℃ 整流二极管和快恢复、超快恢复二极管（≥1000V）<85～115℃ 肖特基二极管< 85～115℃ 稳压二极管（<0.5W）<85～125℃ 稳压二极管（≥0.5W）<85～100℃ T case(外壳温度)≤0.8×T jmax-2×θjc×P，2×θjc×P<15℃，θjc是从结到壳的热阻，P是功率损耗。这是一个可供参考的经验值 三、功率MOS V GS<85%×V GSmax(最大栅极驱动电压) I D_peak<80%×I D_M(最大漏极脉冲电流)

V DS<80～90%×额定电压 dV/dt<50%～90%×额定值 结温<85℃~80%×T jmax(最大工作结温) T case(外壳温度)≤0.8×T jmax-2×θjc×P，2×θjc×P<15℃，θjc是从结到壳的热阻，P是功率损耗。这是一个可供参考的经验值。 四，三极管 所有的电压指标都要限制在85%的额定值之下 功率损耗不超过70%～90%额定值 IC必须在RBSOA(反偏安全工作区)与FBSOA(正偏安全工作区)范围内降额30%（就是额定的70%） 结温不超过85～125℃ Tcase(外壳温度)≤0.75×T jma x-2×θjc×P，2×θjc×P<15℃，θjc是从结到壳的热阻，P是功率损耗。这是一个可供参考的经验值。 五，电解电容 铝电解电容是开关电源中一个非常重要的元件。而很多开关电源的故障率偏高，都是因为对铝电解的使用不当造成的。由于铝电解的重要性，我们对他的研究比较多，因而制定出来的规则也比较多。 1，V dc+V ripple<90%×额定电压 2，在电容体之下，PCB正面，尽量不要有地线之外的其他走线。 3，纹波电流，这个问题比较复杂，因为开关电源中，纹波电流的频谱是非常丰富的，所以必须把纹波电流折算一下： 频率因子，供应商应该可以提供的。 纹波电流必须保证在供应商的额定值的70%～90%之内。

爆炸应力波

透波 1、一种壁厚渐变蜂窝宽带透波结构 采用介电常数渐变结构是一种有效实现宽带透波的方法。通过一种壁厚渐变六边形蜂窝结构实现，方法：根据蜂窝等效介电常数的近似计算公式和介质介电常数变化分布，计算出该渐变结构的几何参数。结果表明该结构在垂直入射和大入射角情况下，具有良好的宽带透波特性。介电常数渐变材料广泛应用于宽带透波、吸波材料设计领域。仿真结果表明该结构在垂直入射和大角度入射条件下较实心结构具有良好的宽带特性，同时通过仿真验证了该结构周期参数对透波性能的影响。结果表明，要使等效介电常数满足设计要求，该结构周期要远小于工作波长。然而由于加工工艺限制，周期无法无限变小。因此最好根据实际频率上限需要选择合适的周期。另外，由于该结构蜂窝孔暴露在外界环境可能在实际应用中带来不便，可以考虑通过对蜂窝孔填充低介电常数泡沫材料来避免。 2、对防电磁脉冲屏蔽室与隔震地板关系的看法 一些重要的指挥、通信房间既要防电磁脉冲又要隔震，关于计算机屏蔽室与隔震地板就在屏蔽室内部的争论。结论：：屏蔽室应在隔震地板上安装制作。 3、空气冲击波作用于柔性防爆墙的透射和绕射效应分析_年鑫哲 为研究爆炸空气冲击波作用于柔性防爆墙后发生的透射和绕射现象及规律，采用数值模拟方法计算，分析了墙后发生的透射和绕射现象，比较了压力波形的变化特点，得到了墙后压力场变化分布规律。计算结果表明，柔性墙背后的压力存在两个主要峰值，分别为透射压力峰值和绕射压力峰值。 消波 1、双层介质抗暴炸震塌结构的性能研究 采用碎石土回填层与钢筋混凝土结构作为抗爆炸震塌结构，若选用低阻抗混凝土做回填层，具有较好的消波吸能性能。 2、沙墙吸能作用对爆炸冲击波影响的数值分析 数值模拟，沙墙的消波吸能作用。

元器件应力降额规范

崧欣电子科技有限公司研发中心元器件应力降额规范版本号：A0 元器件应力降额规范 版本更新 版本号更新日期更新者审核批准 A0 2013-4-23 尹小朝 目的 为了满足客户对我司电源产品可靠性及电源寿命的要求，本规范规定了电 子元器件在不同使用情况下的降额标准。 使用范围 本规范适用我司研发中心研发的所有电源产品。 1.电容 类型参数稳态瞬态 陶瓷电容Voltage 85% 95% Temperature NA 90% 电解电容Voltage 90% 100% NA Temperature 85% NA 95% Ripple Current 薄膜电容Voltage 90% 95% 90% NA Temperature 2.晶体管 类型参数稳态瞬态 整流桥Reverse Voltage 90% 95% Average Forward Current70% NA NA Junction 80% Temperature 肖特基Reverse Voltage 90% 95%

崧欣电子科技有限公司研发中心元器件应力降额规范版本号：A0 Average Forward Current70% NA NA 80% Temperature Junction 普通二极管Reverse Voltage 90% 95% 70% NA Current Average NA 80% Junction Temperature 稳压二极管Power Dissipation 80% 100% NA Junction 80% Temperature MOS管Breakdown Voltage 90% 95% Junction Temperature 80% NA Current 80% 150% 三极管Voltage (V ce) 80% 90% 80% Temperature Junction NA 3.电阻器 类型参数稳态瞬态 贴片电阻Power 70% 100% NA Temperature 80% 95% Voltage 90% 插件电阻Power 70% 100% NA Temperature 90% 95% Voltage 90% 4.电感变压器 类型参数稳态瞬态 电感变压器Temperature 90% NA

IGBT电流应力考核

目前功率器件IGBT 基本上主要是在PFC ， 逆变主电路中进行考核的。 PFC 主电路 逆变主电路 实际测试是将PFC 电感，逆变电感翘起后，采用电流枪串入两种电路中进行直接测试电感电流进行核算IGBT 电流的。必要时可以加长电路引线以保证电流枪的串入。但引线应 该尽可能地短。（直接翘起IGBT 电流不好操作，IGBT 大多情况下是并联使用，串入的导 线造成不均流容易损害机器） 1：IGBT:最大平均电流I C 考核方法：根据白盒测试规范以及电路的原理在各种情况下测试IGBT 最大平均电流。 1）如果测试的平均电流小于器件资料规格，电流应力合格。（根据原理分析以及下图看出 电感的电流是大于IGBT 流过的实际电流，IGBT 关断时刻是不流过电流的）2）如果测试的平均电流大于器件资料规格，建议测试IGBT 的实际电流进行核算。 2：最大脉冲电流I CM 核算方法：主要是在机器逐波限流的情况下测试核算的，此情况下电

流最大。 在逐波限流的情况下测试的电感电流为图1绿色波形，实际流过IGBT 电流为图2中绿色与红色包络的梯形。根据器件资料中图3 曲线进行核算电流。 图1 图 2 图3：IGBT 电流与开关频率以及温度关系曲线 比如上图2所测试的电流梯形波，测试最大值为164A,最小值为69A,频率为18Khz 。按照此IGBT 资料查：18KHz 开关频率下结温按照110度查最大I CM 电流为70A*2=140，（此处为两个管子并联）最大脉冲电流I CM ＜90% （梯行波最大值+最小值）/2=（164+69）/2/0.9=130A<140A 将测试梯行波简单转换成方波可以计算通过。

基于应力波衰减材料的目标层特征凸现方法

第40卷第2期 2018年4月探测与控制学报Journal of Detection &Control Vol .40No .2A p r .2018 一?收稿日期:2017-12-13作者简介:董灵飞(1990-),男,湖北黄梅人,硕士研究生,研究方向:目标与环境特性三E -mail :1002676409@qq .com 三基于应力波衰减材料的目标层特征凸现方法 董灵飞,戴黎红,李一蓉 (西安机电信息技术研究所,陕西西安710065) 摘一要:针对多层侵彻过载粘连信号成分复杂二信号处理方法从中提取穿层特征压力大的问题,提出基于应力波衰减材料的目标层特征凸现方法三该方法采用灌封硅橡胶+纳米SiO 2颗粒制备的材料填充至引信壳体内侧,能够将弹体高速侵彻多层硬目标过程中激发的应力波快速衰减,避免了应力波沿着弹体多次重复叠加造成侵彻过载的层间粘连,从而凸现侵彻过载的目标层特征三试验验证表明,同一发弹内采用该材料缓冲测得的侵彻过载层特征较未采用该材料缓冲的侵彻过载层特征明显三关键词:高速侵彻;多层硬目标;过载信号粘连;层特征凸现;应力波衰减;缓冲材料 中图分类号:TJ430.4一一一一文献标志码:A 一一一一文章编号:1008-1194(2018)02-0052-04 A Method on Revealin g Tar g et La y er Characteristic b y Stress Wave Attenuation Material DONG Lin g fei ,DAI Lihon g ,LI Ron g (Xi an Institute of Electromechanical Information Technolo gy ,Xi an 710065,China )Abstract :To solve the p roblem of identification difficult y of tar g et la y er which is caused b y p enetration overload interla y er adhesion ,a method of revealin g tar g et la y er characteristic based on the stress wave attenuation mate -rial was p ro p osed.The material is mixed b y silicone rubber and nano SiO 2p articles at a certain rate ,then fillin g in the new material inside fuze shell.The buffer la y er formed b y the new material could attenuate the stress wave ra p idl y which was g enerated durin g p ro j ectile p enetrated multi -la y er hard tar g et in hi g h s p eed.This could avoid stress wave multi p le times overla pp in g alon g the p ro j ectile which would cause p enetration overload inter -la y er adhesion ,so tar g et la y er characteristic became obvious.Test results indicated that in a same p ro j ectile the tar g et la y er characteristic of the p enetration overload measured b y acceleration sensor which is buffered b y the new material is clearer than which is no buffered. Ke y words :hi g h s p eed p enetration ;multila y er hard tar g et ;overload si g nal adhesion ;la y er characteristic revea -lin g ;stress wave attenuation ;buffer material 0一引言 侵彻弹在高速侵彻多层硬目标时,加速度传感 器测得的多层侵彻过载中会叠加大量的高频振 荡[1],导致多层侵彻过载出现层间粘连,计层起爆算法难以识别目标层数,无法在指定目标层起爆战斗 部三如何凸现多层侵彻过载的穿层特征,使计层起 爆算法准确识别目标层数一直是侵彻引信研究的热 点和难点三目前多采用信号处理方法来凸现多层侵彻过载的穿层特征,对测得的多层侵彻过载信号进行信号处理,从中提取包含穿层特征的信息,计层起爆算法根据提取的信息来识别目标层数三欧阳科等提出了基于加速度传感器和MEMS 开关信号融合的计层 起爆算法[2],该算法将加速度传感器信号和MEMS 开关信号分别与不同的窗函数在时域中卷积加权求和得到复合信号,然后根据得到的复合信号来判断弹丸侵彻过程中的穿层特征三王杰等提出了基于小波系数的粘连信号穿层特征提取方法[3],该方法利万方数据

元器件降额使用参考

跟我学系列之二，元器件降额使用参考 让你记得我的好 原创 Konway 整理 为什么要降额使用元器件？因为如果元器件的工作状态不超过供应商提供的规格书上的指标。那么可以实现全寿命工作。降额使用，可以提高产品的可靠性。 降额使用规则的制订，是依据最差工况(worst case)来制定的。处于最差工况工作的元件，是实际寿命达不到额定寿命的重要因素。 最差工况，就是元件工作时承受着最大应力的工作状况。这种情况一般由外部环境的参数比如温度、电压、开关次数、负载等条件中的一种或多种组合而成。这些应力的边界条件一般在元件的规格书中都是给出来的。 一个良好的设计，是应该根据最差工况时，元件的设计风险来评估设计的可靠性的。风险评估同时可以确定失败的原因、潜在的风险、失败的概率、后果的严重性等。 要制定降额使用规范，就要进行worst case下的失败风险评估。要进行风险评估，就要建立加速实验模型。要是风险评估按照正常使用时间来做的话，等到评估完了，市场份额早就被瓜分完了。 模型的准确性，将严重影响风险评估的结果。要精确保证模型的准确性，那又是一门大学问了。在我们这里，就定性的简单分析一下吧。 加速试验的加速因子，一般遵循阿累尼乌斯定律： 其中： A 加速因子 Ea 活化能 K 波尔兹曼常数，8.63E-5 eV/K T 绝对温度 如果加速因子对应某个要降额条件下的值是已知的，那么可以用下面的公式来计算其他情况下的寿命：

其中： T 温度，以摄氏度为单位 Tref 参考降额使用温度，以摄氏度为单位 tref 参考使用寿命，单位KHrs(千小时) t 使用寿命，单位KHrs(千小时) A 每10摄氏度加速因子 举个例子：一个元件在90摄氏度下的寿命是30KHrs，加速因子A约等于2每10摄氏度，那么在什么温度下，元件的寿命就变成了20KHrs呢？ 一、集成电路 因为集成电路的复杂性和保密性，一般我们只能根据半导体结温来推断集成电路的可靠性了。 我们通常规定： 1，最大工作电压，不超过额定电压80% 2，最大输出电流，不超过额定电流75% 3，结温，最大85摄氏度，或不超过额定最高结温的80% 二、二极管 二极管种类繁多，特性不一。故而，有通用要求，也有特别要求： 通用要求： 长期反向电压<70%～90%×VRRM（最大可重复反向电压）

半导体器件的钝化技术

半导体器件的钝化技术 09023320 子腾 09023307 邹骞 09023308 峥 09023319 骜

目录 1绪论 (1) 2正文主体 (1) 2.1钝化工艺及其对半导体器件参数的影响 (1) 2.2制备钝化层的介质材料及其优缺点 (3) (3) 3结论 (5) 4主要参考文献…………………………………………………………………………………

1绪论 对于高性能高可靠性集成电路来说，表面钝化已成为不可缺少的工艺措施之一。近二十年来，信息技术日新月异蓬勃发展。二十一世纪，世界将全面进入信息时代，以信息技术为代表的高新技术形成的新经济模式，将在二十一世纪世界经济中起决定作用。信息科技的发展在很大程度上依赖于微电子半导体技术的发展水平，其中（超）大规模集成电路技术（ULSI）是半导体关键的技术。一个国家占领了信息技术的制高点，它将在二十一世纪获得经济上的主导地位。摩尔定律——即集成电路的集成度每18个月翻一番，成本大幅下降，揭示了信息技术的指数发展规律，正在朝着高集成化、高速化和高质量化的方向发展。表面钝化膜的种类很多，如氧化硅、氧化铝、氮化硅、磷硅玻璃、硼硅玻璃、半绝缘多晶硅等等，不同的介质薄膜具有不同的性质和用途。总的来说，氮化硅薄膜是半导体集成电路中最具应用前景的表面钝化材料，发展低温的热CVD工艺来沉积氮化硅表面钝化膜是集成电路发展的必然趋势，而开发新的能满足低温沉积氮化硅薄膜的新的硅源、氮源前驱体是解决这一难题的有效方法。接下来，我们小组将会在正文对于什么是钝化工艺，以及钝化层的制备两方面进行具体介绍。 2正文主体 2.1钝化工艺及其对半导体器件参数的影响 钝化工艺就是在半导体器件表面覆盖保护介质膜，以防止表面污染的工艺。下文将对各主流钝化工艺进行介绍，并讨论其对半导体器件的影响 在集成电路中，在一块单晶基片上需要组装很多器件，这些器件之间需要互相布线连接，而且随着集成度的提高和特征尺寸的减小，布线密度必须增加，所以用于器件之间以及布线之间电气隔离的绝缘钝化膜是非常重要的。此外，由于半导体表面与部结构的差异（表面晶格原子终止而存在悬挂键，即未饱和的键），导致表面与部性质的不同，而其表面状况对器件的性能有重要作用。表面只要有微量的沾污（如有害的杂质离子、水汽、尘埃等），就会影响器件表面的电学性质，如表面电导及表面态等。为提高器件性能的稳定性和可靠性，必须把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，控制和稳定半导体表面的特征，保护器件部的互连以及防止器件受到机械和化学损伤。为此就提出了半导体器件表面钝化的要求。 在半导体器件的制造生产过程中，半导体器件的钝化是保证器件能正常稳定工作的关键技术之一。为提高器件的稳定性，早期是在半导体器件的表面敷以适当的涂料作为保护剂，同时在管壳进行气密封时抽空或充以惰性气体。1959年，美国人M.M.阿塔拉研究了硅器件表面暴露在大气中的不稳定性问题，提出热生长二氧化硅（）膜具有良好的表面钝化效果。1959年以后，由于平面型器件采用了作表面钝化膜，大大地改善了表面效应的影响，成为在半导体器件表面钝化方面的第一次重大突破。但由于在中以及 和界面处存在着表面电荷，会引起双极型晶体管的特性变化，因此其钝化作用并不十分理想。从60年代中期开始，各种新的钝化介质膜不断地涌现出来，目前表面钝化材料主要有、、、磷硅玻璃、硼硅玻璃、半绝缘多晶硅以及金属氧化物和有机聚

饱和多孔岩石应力波的衰减特性

第19卷　第5期地　震　学　报Vol.19,No.5 1997年9月　(457～461)ACTA SEISM OLOGICA SINICA S ep.,1997　 饱和多孔岩石应力波的衰减特性 席道瑛　程经毅　易良坤　张　斌 (中国合肥230026中国科学技术大学地球及空间科学系) (中国合肥230026第三世界科学院中国科大地球科学和天文学高级研究中心) 摘要　在0.01～100Hz频率范围内,采用粘弹谱仪进行了3种孔隙度的干燥和饱和砂岩的 动态力学频率谱和温度谱试验,取得衰减和模量在不同温度峰的频率响应.饱和砂岩的衰减 随砂岩孔隙度的增加而增大;复模量随孔隙度的增加亏损增大,频散程度增强;并对频率谱 和温度谱的对应关系进行了讨论. 主题词 动态响应　应力波　衰减　饱和砂岩 引言 许多研究结果已证实地球介质并非完全弹性,尤其在地壳表面,由于岩石中充填液体,使岩石的非弹性性质更为显著.地震勘探就是利用地震波通过岩石后波形的畸变来寻找地下储层的.围绕对地球物理勘探的资料解释精确度和准确度的要求的提高,岩石物性的研究变得越来越重要.为此,国内外地球物理工作者展开了一系列实验研究.White和Bo it(1986)建立了流体充填的多孔介质模型,对流体充填岩石进行理论研究.指出模型的衰减系数在低频时以f2(频率)变化,高频时以f0.5变化.Klim entos和M accann(1990)在0.5～1.5M Hz频率范围内就砂岩中的P波衰减与孔隙度、粘土含量和渗透率的关系作了详尽的研究.Grant(1994)给出了非Boit流体的声频衰减,并用局部毛细流体衰减机制解释了实验结果.认为超声频率情况下的衰减对实际中流体饱和岩石的地震波衰减并不能提供有用的信息.为此,需要在地震勘探的频率范围内对饱和流体岩石的衰减和频散作深入细致地研究.我们拟选择在地震勘探频率范围内作衰减方面的研究工作. 1实验样品及实验方法 长石砂岩样品采自四川自贡,采用饱和及浮力技术测定孔隙度 [=(m饱-m干)/(m饱-m浮)],其总孔隙度值分别为7.45%、12.41%和16.70%.将其加工成5mm×10m m×70mm的板条状样品20块.将加工好的样品放入烘箱内,在50℃左右的温度下烘3天作为干燥样品,将部分干燥样品抽真空12小时后,分别放入盛有泵油和大庆石油的容器中,浸泡50小时以上,作为饱和样品.将制备好的样品加固在美国Imass公司生产的DYNA-STAT粘弹谱仪上进行3点弯曲加载的共振实验. 中国科学院固体研究所中国科大内耗与固体缺陷开放实验室与国家自然科学基金会联合资助项目. 1996-07-18收到初稿,1997-03-06收到修改稿并决定采用.

IGBT电流应力考核(可编辑修改word版)

元器件应力降额规范中对IGBT 电流应力考核要求如下： 器件类别降额参数 降额系数（实际值/额定值*100%） A 工作区最坏情况 B 工作区最坏情况备注 IGBT 最大平均电流I C＜80% / 最大脉冲电流I CM＜90% ＜90% 目前功率器件IGBT 基本上主要是在PFC，逆变主电路中进行考核的。 PFC 主电路逆变主电路实际测试是将PFC电感，逆变电感翘起后，采用电流枪串入两种电路中进行直接测试电感电流进行核算IGBT电流的。必要时可以加长电路引线以保证电流枪的串入。但引线应该尽可能地短。（直接翘起IGBT电流不好操作，IGBT大多情况下是并联使用，串入的导线造成不均流容易损害机器） 1：IGBT:最大平均电流I C考核方法：根据白盒测试规范以及电路的原理在各种情况下测试IGBT 最大平均电流。 1）如果测试的平均电流小于器件资料规格，电流应力合格。（根据原理分析以及下图看出电感的电流是大于IGBT 流过的实际电流，IGBT 关断时刻是不流过电流的） 2）如果测试的平均电流大于器件资料规格，建议测试IGBT 的实际电流进行核算。 2：最大脉冲电流I CM核算方法：主要是在机器逐波限流的情况下测试核算的，此情况下电流

最大。 在逐波限流的情况下测试的电感电流为图1 绿色波形，实际流过IGBT 电流为图2 中绿色与红色包络的梯形。根据器件资料中图3 曲线进行核算电流。 图1 图2 图3：IGBT 电流与开关频率以及温度关系曲线 比如上图2 所测试的电流梯形波，测试最大值为164A,最小值为69A,频率为18Khz。 按照此IGBT 资料查：18KHz 开关频率下结温按照110 度查最大I CM电流为70A*2=140，（此处为两个管子并联）最大脉冲电流I CM＜90% （梯行波最大值+最小值）/2=（164+69）/2/0.9=130A<140A 将测试梯行波简单转换成方波可以计算通过。

元器件降额标准(参考)

元器件降额准则（参考件） 元器件种类降额参数降额等级 模拟电路 电源电压 输入电压 放大器输出电流 功率 最高结温（℃） 电源电压 输入电压 比较器输出电流 功率 最高结温（℃） 电源电压 输入电压 Ⅰ 0.70 0.60 0.70 0.70 80 0.70 0.70 0.70 0.70 80 0.70 0.70 Ⅱ 0.80 0.70 0.80 0.75 95 0.80 0.80 0.80 0.75 95 0.80 0.80 Ⅲ 0.80 0.70 0.80 0.80 105 0.80 0.80 0.80 0.80 105 0.80 0.80电压调 整器 输出输入电压差 输出电流 功率 0.70 0.70 0.70 0.80 0.75 0.75 0.85 0.80 0.80 集成电路 最高结温（℃） 电源电压 输入电压 模拟开关输出电流 功率 最高结温（℃） 80 0.70 0.80 0.75 0.70 80 95 0.80 0.85 0.80 0.75 95 105 0.85 0.90 0.85 0.80 105 数 字 电 路 双极型 电路 MOS型 电路 频率 输出电流 最高结温（℃） 电源电压 输出电流 功率 最高结温（℃） 0.80 0.80 85 0.70 0.80 0.80 85 0.90 0.90 100 0.80 0.90 0.80 100 0.90 0.90 115 0.80 0.90 0.90 115 厚模集成电路 （W/cm2） 混和集成电路薄模集成电路 （W/cm2） 最高结温（℃） 大规模集成电路 最高结温（℃） 85 7.5 6.5 100 改进散热方式降低结温 115 分 离半导体晶 体 管 方向 电压 一般晶体管 功率MOSFET的栅 源电压 电流 功率 0.60 0.50 0.60 0.50 0.70 0.60 0.70 0.65 0.80 0.70 0.80 0.75 器功率管安集电极－发射极电压0.700.800.90

器件应力降额及关键用法规范

器件应力降额及关键用法规范 (V3.0) 艾默生网络能源有限公司 修订信息表

目录 第一部分总则 (6) 1 前言 (6) 2 目的 (6) 3 适用范围 (6) 4 关键词 (7) 5 引用/参考标准或资料 (7) 6 产品典型工作区、短时稳态工作区、极限瞬态工作区定义 (8) 7 偏离降额的说明 (11) 第二部分应力降额及关键用法规范内容 (12) 第一章半导体分立器件 (12) 1.1 功率MOSFET降额及关键用法规范 (12) 1.2 IGBT降额及关键用法规范 (16) 1.3 晶闸管降额及关键用法规范 (22) 1.4 整流桥降额及关键用法规范 (26) 1.5 功率二极管降额及关键用法规范 (28) 1.6 信号二极管降额及关键用法规范 (32) 1.7 稳压二极管降额及关键用法规范 (35) 1.8 TVS器件降额及关键用法规范 (38) 1.9 发光二极管、数码管降额及关键用法规范 (41) 1.10 三极管降额及关键用法规范 (44) 1.11 霍尔传感器降额及关键用法规范 (48) 第二章 IC类器件 (50) 2.1 数字集成电路降额与关键用法规范 (50) 2.2 运放、比较器降额及关键用法规范 (54) 2.3 光耦、SSR降额及关键用法规范 (58) 2.4 电源管理器件降额及关键用法规范 (65) 第三章阻容类器件 (70) 3.1 铝电解电容器降额及关键用法规范 (71)

3.2 固体钽电解电容器降额及关键用法规范 (78) 3.3 薄膜电容器降额及关键用法规范 (81) 3.4 陶瓷电容器降额及关键用法规范 (88) 3.5 固定金膜、厚膜、网络、线绕电阻器降额及关键用法规范 (93) 3.6 电位器降额及关键用法规范 (98) 3.7 NTC热敏电阻降额与关键用法规范 (102) 3.8 PTC热敏电阻降额与关键用法规范 (106) 3.9 压敏电阻降额及关键用法规范 (109) 第四章低压电器类器件 (112) 4.1 接触器降额与关键用法规范 (112) 4.2 低压断路器降额与关键用法规范 (117) 4.3 刀开关降额与关键用法规范 (123) 4.4 电源小开关降额及关键用法规范 (126) 4.5 信号小开关降额及关键用法规范 (128) 4.6 熔断器降额及关键用法规范 (130) 4.7 电连接器降额及关键用法规范 (134) 4.8 风扇降额及关键用法规范 (137) 4.9 温度继电器降额及关键用法规范 (140) 4.10 电磁继电器降额及关键用法规范 (141) 第五章电磁元件 (146) 5.1电磁元件降额规范 (146) 第六章其它 (149) 6.1 电源模块降额及关键用法规范 (149) 6.2 液晶显示模块降额及关键用法规范 (152) 6.3 晶体谐振器降额与关键用法规范 (155) 6.4 晶体振荡器降额与关键用法规范 (158) 6.5 蜂鸣器降额及关键用法规范 (161) 第三部分附录1：器件降额系数速查总表 (164) 第四部分附录2：关键用法速查总表 (176)

器件应力降额及关键用法规范

器件应力降额及关键用法规范 艾默生网络能源有限公司 修订信息表

目录 第一部分总则................................................ 错误!未定义书签。 1 前言 ................................................... 错误!未定义书签。 2 目的 ................................................... 错误!未定义书签。 3 适用范围 ............................................... 错误!未定义书签。 4 关键词 ................................................. 错误!未定义书签。 5 引用/参考标准或资料..................................... 错误!未定义书签。 6 产品典型工作区、短时稳态工作区、极限瞬态工作区定义...... 错误!未定义书签。 7 偏离降额的说明.......................................... 错误!未定义书签。第二部分应力降额及关键用法规范内容.......................... 错误!未定义书签。 第一章半导体分立器件..................................... 错误!未定义书签。 功率MOSFET降额及关键用法规范....................... 错误!未定义书签。 IGBT降额及关键用法规范............................. 错误!未定义书签。 晶闸管降额及关键用法规范............................ 错误!未定义书签。 整流桥降额及关键用法规范............................ 错误!未定义书签。 功率二极管降额及关键用法规范........................ 错误!未定义书签。 信号二极管降额及关键用法规范........................ 错误!未定义书签。 稳压二极管降额及关键用法规范........................ 错误!未定义书签。 TVS器件降额及关键用法规范.......................... 错误!未定义书签。 发光二极管、数码管降额及关键用法规范................ 错误!未定义书签。 三极管降额及关键用法规范............................ 错误!未定义书签。 霍尔传感器降额及关键用法规范........................ 错误!未定义书签。 第二章 IC类器件.......................................... 错误!未定义书签。 数字集成电路降额与关键用法规范...................... 错误!未定义书签。 运放、比较器降额及关键用法规范...................... 错误!未定义书签。 光耦、SSR降额及关键用法规范........................ 错误!未定义书签。 电源管理器件降额及关键用法规范...................... 错误!未定义书签。 第三章阻容类器件......................................... 错误!未定义书签。 铝电解电容器降额及关键用法规范...................... 错误!未定义书签。

半导体器件的钝化技术

半导体器件的钝化技术 09023320 李子腾 09023307 邹骞 09023308 刘峥 09023319 沈骜

目录 1绪论 (1) 2正文主体 (1) 2.1钝化工艺及其对半导体器件参数的影响 (1) 2.2制备钝化层的介质材料及其优缺点 (3) (3) 3结论 (5) 4主要参考文献…………………………………………………………………………………

1绪论 对于高性能高可靠性集成电路来说，表面钝化已成为不可缺少的工艺措施之一。近二十年来，信息技术日新月异蓬勃发展。二十一世纪，世界将全面进入信息时代，以信息技术为代表的高新技术形成的新经济模式，将在二十一世纪世界经济中起决定作用。信息科技的发展在很大程度上依赖于微电子半导体技术的发展水平，其中（超）大规模集成电路技术（ULSI）是半导体关键的技术。一个国家占领了信息技术的制高点，它将在二十一世纪获得经济上的主导地位。摩尔定律——即集成电路的集成度每18个月翻一番，成本大幅下降，揭示了信息技术的指数发展规律，正在朝着高集成化、高速化和高质量化的方向发展。表面钝化膜的种类很多，如氧化硅、氧化铝、氮化硅、磷硅玻璃、硼硅玻璃、半绝缘多晶硅等等，不同的介质薄膜具有不同的性质和用途。总的来说，氮化硅薄膜是半导体集成电路中最具应用前景的表面钝化材料，发展低温的热CVD工艺来沉积氮化硅表面钝化膜是集成电路发展的必然趋势，而开发新的能满足低温沉积氮化硅薄膜的新的硅源、氮源前驱体是解决这一难题的有效方法。接下来，我们小组将会在正文对于什么是钝化工艺，以及钝化层的制备两方面进行具体介绍。 2正文主体 2.1钝化工艺及其对半导体器件参数的影响 钝化工艺就是在半导体器件表面覆盖保护介质膜，以防止表面污染的工艺。下文将对各主流钝化工艺进行介绍，并讨论其对半导体器件的影响 在集成电路中，在一块单晶基片上需要组装很多器件，这些器件之间需要互相布线连接，而且随着集成度的提高和特征尺寸的减小，布线密度必须增加，所以用于器件之间以及布线之间电气隔离的绝缘钝化膜是非常重要的。此外，由于半导体表面与内部结构的差异（表面晶格原子终止而存在悬挂键，即未饱和的键），导致表面与内部性质的不同，而其表面状况对器件的性能有重要作用。表面只要有微量的沾污（如有害的杂质离子、水汽、尘埃等），就会影响器件表面的电学性质，如表面电导及表面态等。为提高器件性能的稳定性和可靠性，必须把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，控制和稳定半导体表面的特征，保护器件内部的互连以及防止器件受到机械和化学损伤。为此就提出了半导体器件表面钝化的要求。 在半导体器件的制造生产过程中，半导体器件的钝化是保证器件能正常稳定工作的关键技术之一。为提高器件的稳定性，早期是在半导体器件的表面敷以适当的涂料作为保护剂，同时在管壳进行气密封时抽空或充以惰性气体。1959年，美国人M.M.阿塔拉研究了硅器件表面暴露在大气中的不稳定性问题，提出热生长二氧化硅（）膜具有良好的表面钝化效果。1959年以后，由于平面型器件采用了作表面钝化膜，大大地改善了表面效应的影响，成为在半导体器件表面钝化方面的第一次重大突破。但由于在中以及 和界面处存在着表面电荷，会引起双极型晶体管的特性变化，因此其钝化作用并不十分理想。从60年代中期开始，各种新的钝化介质膜不断地涌现出来，目前表面钝化材料主要有、、、磷硅玻璃、硼硅玻璃、半绝缘多晶硅以及金属氧化物和有机聚合

元件降额测试工作指引

元件降额测试工作指引 版次Revision 更改详情 Change description 生效日期 Effective Date 1 初次发放本 / First Release25-Jul-2000 2 重新编写﹐加入英语解释 / Revised, add English translation17-Sep-2001 3 增加瞬态条件﹐以及使用率一览表 / Add transient condition, and derating table. 17-Jan-2002 4 修正错误﹐增加场效应管﹐二极管﹐及稳压管测试方法。/Correct mistake, add test method to FET, rectifier and zener. 11-Jun-2002 5 修正错误﹐增加集成电路及光偶使用率范围﹐增加静态过载观察项 目。/ Correct mistake, add IC and opto-coupler derating limit, add observation item in static overload test. 16-Aug-2002 6 改变二极管的电压使用率﹐对塑料电容及磁性元件使用率加备注。/ Change voltage derating for rectifier. Add remark for derating of P-cap and magnetics. 07-Mar-2003 7 增加正激式变压器﹐镇流器﹐铁粉芯镇流器之使用率测试。 / Add derating for forward transformer, choke, iron power choke. DE PD ST DV PMC TE Prepared on 24 November 2020

爆炸中应力波理论分析及数值模拟

爆炸中应力波理论分析及数值模拟 摘要：利用质量守恒定理以及动量守恒原理，对爆炸过程进行分析，推导出应力波在爆炸过程中的传播规律：应力波的幅值，波形和传播速度都会随着介质到重要中心的距离的变化而改变，并且呈现衰减趋势。并用ANSYS模拟球形装药的应力波传播，对上述传播规律进行说明。 关键词：爆炸应力波数值模拟 The Theoretical Analysis and Numerical Modeling of Explosive Stress Wave Abstract:Analysis explosion process with the law of the law of conservation of energy and the law of conservation of mass.Propagation rule of stress wave in the explosion process is deduced.The rule suggests amplitude,waveform and wave velocity all change along with the change of media’s distance to the center of the explosion,and show a trend of attenuation. Simulate stress wave of spherical charge by ANSYS and prove the rule mentioned above. Keywords: Explosion , Stress Wave,Numerical modeling 爆炸时炸药会突然在物理和化学性质上发生巨大变化，同时伴随着巨大能量的释放，在爆炸冲击波向外传播是对周围介质进行作用，所以能够认为是应力波在介质中传播的过程。随着介质中质点距离爆炸中心的距离的不同，应力波呈现出不同的特性，在炸药中传播的是

电子设备的自然冷却热设计规范汇总

电子设备的自然冷却热设计规范汇总 1目的 建立一个电子设备在自然冷却条件下的热设计规范，以保证设备内部的各个元器件如开关管、整流管、IPM模块、整流桥模块、变压器、滤波电感等的 工作温度在规定的范围内，从而保证电子设备在设定的环境条件下稳定、安全、可靠的运行。 2 适用范围 本热设计规范适用于自然冷却电子设备设计与开发，主要应用于以下几个方面：●机壳的选材 ●结构设计与布局 ●器件的选择 ●散热器的设计与选用 ●通风口的设计、风路设计 ●热路设计 3 关键术语 3.1 热环境 设备或元器件的表面温度、外形及黑度，周围流体的种类、温度、压力及速度，每一个元器件的传热通路等情况 3.2 热特性 设备或元器件温升随热环境变化的特性，包括温度、压力和流量分布特征。 3.3导热系数(λ w/m.k) 表征材料热传导性能的参数指标，它表明单位时间、单位面积、负的温度梯度下的导热量。 3.4 对流换热系数（α w/m2.k） 对流换热系数反映了两种介质间对流换热过程的强弱，表明了当流体与壁面间的温差为1℃时，在单位时间通过单位面积的热量。 3.5 热阻(℃/w) 反映介质或介质间传热能力的大小，表明了1W热量所引起的温升大小。 ） 3.6 雷诺数（R e

雷诺数的大小反映了流体流动时的惯性力与粘滞力的相对大小，雷诺数是说明流体流态的一个相似准则。 ) 3.7 普朗特数(P r 普朗特数是说明流体物理性质对换热影响的相似准则。 ) 3.8 格拉晓夫数(G r 格拉晓夫数反映了流体所受的浮升力与粘滞力的相对大小，是说明自然对流换热强度的一个相似准则。 3.9 定性温度 确定对流换热过程中流体物理性质参数的温度。 3.10肋片的效率 表示某扩展表面单位面积所能传递的热量与同样条件下光壁所能传递的热量之比。 3.11黑度 实际物体的辐射力和同温度下黑体的辐射力之比，它取决于物体种类、表面状况、表面温度及表面颜色。 3.12 外部环境温度的定义 自冷时指距设备各主要表面80mm处的温度平均值；强迫风冷（使用风扇）时指距离空气入口80~200mm截面的温度平均值。 3.13 机箱表面的温度定义 机箱表面温度指在机箱各表面几何中心处的温度。 3.14 设备风道的进、出口风温的定义 冷却空气入口、出口温度指在入口或出口处与风速方向垂直的截面内各点温度的平均值。 3.15 冷板散热器 指采用真空钎焊、锡焊、铲齿或插片工艺成型的齿间距较密、宽高比较大的散热器。 3.16 太阳辐射强度 太阳辐射强度指1m2黑体表面在太阳照射下所获得的热量值，单位为W/m2. 4引用/参考标准或资料 下列标准包含的条文，通过在本标准中引用而构成本标准的条文。在标准出版时，所示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨使用下列标准最新版本的可能性。 GBxxxxx-89 电力半导体器件用散热器使用导则 GB11456-89 电力半导体器件用型材散热器技术条件 GJB/Z27-92 国家军用标准汇编,电子设备可靠性设计手册 GB/T 12993-91 电子设备热性能评定 电子设备结构设计标准手册 TS-S0E0199002电子设备的自然冷却热设计规范V1.0 分散式散热产品的热设计规范