第四章 半导体电路(中)

0641 如图所示电路，它是_______。

A.单相半波不可控整流电路

B.单相半波可控整流电路

C.单相全波可控整流电路

D.单相全波不可控整流电路

0642 如图所示电路，它是_______。

A.单相半波不可控整流电路

B.单相半波可控整流电路

C.单相全波可控整流电路

D.单相全波不可控整流电路

0643如图所示电路，它是_______。

A.单相半波不可控整流电路

B.单相半波可控整流电路

C.单相全波可控整流电路

D.单相全波不可控整流电路

0644 在单相半波整流电路中，整流M极管的反向耐压必须大于______。

A．输出的平均电压值B．所接负载电压值

C．变压器副边电压最大值D．变压器副边电压有效值

0645 一整流电路，其负载端的平均电压为输人交流电压有效值的0．9倍，则此整流电路为______电路。

A．全波整流B．半波整流C．桥式整流DA和C

0646 一整流电路，其负载端的平均电压为输入交流电压有效值的0．45倍，则此整流电路为______电路。

A．全波整流B．半波整流C．桥式整流D．A和C

0647 某桥式整流电路直接接有电阻负载，负载平均电流为90mA，整流电路输入的交流电压有效值为24V，系列关于选择整流二极管的参数（最大整流电流I DM／反向耐压值）最为合适的选项是______。

A．50 mA／25V B．100 mA／50V C．50 mA／50V D．100mA／25V 0648 该整流电路输入交流电压有效值为U，有电容滤波的半波整流电路较没有滤波环节的整流电路，负载的平均电压U O的特点是______，当负载开路（即R L＝∞）时，输出电压U0’为______。

A．增大／U B．增大U C．减小／U D．减小／

0649 已知有电容滤波器的半波整流电路输人交流电压的有效值为U，其输出电压平均值U O的变化范围是______，二极管承受的最高反向电压U MAX为______。

A．0．45 U~l．2 U U B．0．45 U~1．4 U／U

C．0．9 U~1．4 U U D．0．9 U~1．2 U／U

0650 电路如图所示，下列关于输出电压u O的说法错误的是_______。

A. u O波形为交流电压信号

B. u O波形为直流脉动电压信号

C. u O波形不随时间变化而变化，为一条直线

D. u O的平均值与负载大小无关

0651 在单相桥式整流电路中，负载的平均电流为2A，则流过每只二极管的平均电流为_______。

A．2A B．1A C A

0652 具有电容滤波器的单相半波整流电路，若变压器副边有效值U＝20V，当负载开路时，输出平均电压U O约为______。

A．9V B．20V C．8V D．28．2V

0653 具有电容滤波器的单相半波整流电路，著变压器副边电压有效值U＝20V，则二极管承受的最高反向电压为______。

A．20V B．28．2V C．56．4V D．40V

第三节晶体管及其电流放大原理

0654 晶体管工作在饱和区的条件是______。

A．发射结正向偏置，集电结反向偏置

B．发射结反向偏置，集电结正向偏置

C．发射结正向偏置，集电结正向偏置

D．发射结反向偏置，集电结反向偏置

0655 晶体管工作在放大区的条件是______。

A．发射结正向偏置，集电结反向偏置

B．发射结反向偏置，集电结正向偏置

C．发射结正向偏置，集电结正向偏置

D．发射结反向偏置，集电结反向偏置

0656 当晶体管的集电极电流增量与基极电流增量之比几乎不变时，晶体管处于______。

A．放大区B．饱和区C．截止区D．放大或饱和区

0657 当晶体管基极电流增加时，集电极的电流基本不变。则晶体管处于______。

A．放大区B．饱和区C．截止区D．放大区或饱和区

0658 晶体管具有电流放大能力，而放大能源来自于放大电路中的______。

A．信号源B．晶体管本身C．直流电源D．由负载灌入

0659 测得某PNP型晶体管E极电位为0.4V，B极电位为1.2V，C极电位为1.5V，可判断出其工作状态为______。

A．截止B．饱和导通C．线性放大D．非线性放大

0660 三极管有______个PN结。

A．1 B．2 C．3 D．4

0661 NPN型晶体管处于放大状态时，管脚电位应有______。

A．V C＞V E＞V B B．Vc＞V B＞V E

C．V C＞V B＞V E D．V B＞V E＞V C

0662 对于单管共射极基本放大电路，若静态工作点不合适，比较方便的做法是______。

A．负载大小B．基极注入电流大小

C．电流放大系数的大小D．电压放大倍数的大小

0663 晶体管中的“β”参数是_______。

A．电压放大系数B．集电极最大功耗

C．电流放大系数D．功率放大系数

0664 晶体三极管工作时，温度升高其死区电压_______；输人特性曲线_______ A．减小／右移B．增大／右移C．增大／左移D．减小／左移

0665 如图单极晶体管放大电路，_______是信号输入端；晶体管是_______型。

A．1—2 / PNP

B．3—4 / NPN

C．1—2 / NPN

D．3—4 / PNP

0666 图为单管电压放大器，2—4端作为信号输出。则_______之间应接入待放大的输入信

号；_______之间应接入工作直流电源。

A．1—4 / 3—4

B．3—4 / 1—4

C．1—3 / 3—4

D．2—3 / 2—4

0667 如图单管放大电路，若C1、C2采用电解电容，它们的极性应_______。

A．C1左正右负C2左负右正

B．C1左正右负C2左正右负

C．C1左负右正C2左正右负

D．C1左负右正C2左负右正

0668 图为单管电压放大器，1—4端作为信号输入。则_______之间应接入工作直流电源；

输出信号应从_______之间引出。

A．2—4 / 3—4

B．3—4 / 2—4

C．1—3 / 3—4

D．2—3 / 2—4

0669 图中，输出电压U等于_______。（设二极管的管压降为0.7V）

A．12V

B．0V

C．0.7V

D．11.7V

0670 欲在图中加入三极管，使之成为单管电压放大器。（u i为输入信号，R L 为负载电阻，R1 比R2 大得多）正确的选型和接法是_______。

A．选用PNP 型，a点接基极

B．选用PNP型，b点接基极

C．选用NPN 型，b点接基极

D．选用NPN型，a点接基极

0671 图为单管电压放大器，输入信号应加在_______

之间，输出信号应从_______之间引出。

A．“1”与“┻”/“2”与“┻”

B．“2”与“┻”/“1”与“┻”

C．“1”与“┻”/“2”与“┻”

D．“1”与“┻”/“1”与“┻”

0672 如图，三极管处于_______状态。（设发射结导通压降为U BE=0.5V）

A．放大

B．截止

C．饱和

D．临界饱和

0673 如图，三极管为_______型；处于_______状态。

A．NPN/ 放大

B．NPN/截止

C．PNP/截止

D．PNP/放大

0674 在静态时，无论基极偏置电流多大，无论是PNP型还是NPN型，三极管三个极电流总有_______。

A．I C＝I B＋I E B．I B＝I E＋I C C．I E＝I B＋I C D．I E＝（β 十l）I B

0675 用万用表测试某电路中一个NPN型三极管的静态工作电压时，当U CE≈U CC时，可断定管子处于_______状态。

A．放大B．饱和C．短路D．截止

0676 无论是PNP型还是NPN型三极管，若工作在放大状态时其条件是_______。

A．发射结正向偏置，集电结反向偏置

B．发射结集电结都反向偏置

C．发射结集电结都正向偏置

D．视管子类型而定

0677 三极管工作在截止状态时其条件是_______。

A．发射结正向偏置，集电结反向偏置

B．发射结电压小于其死区电压

C．发射结集电结都正向偏置

D．集电结电压大于其死区电压

0678 用万用表测量某电路中一个NPN型三极管的静态工作电压时，发现U CE≈0时，管子处于_______。

A．、放大状态B．饱和状态C．截止状态D．A＋B

0679 在三极管基本放大电路中，为了获得最大的不失真电压放大，应该将静态工作点设置在三极管的_______。

A．放大区中央部分B．放大区即可

C．饱和区D．截止区

0680 在三极管基本放大电路中，由于静态工作点设置不合适而出现截止失真。为了改善失真波形，方便的做法是应_______。

A．增大三极管基极静态输入电流B．减小三极管基极静态输入电流

C．增大信号电压D．目前的三极管性能不好，应更换一个0681 在三极管基本放大电路中，由于静态工作点设置不合适而出现饱和失真。为了改善失真波形，方便的做法是应_______。

A．增大三极管基极静态输入电流B．减小三极管基极静态输入电流

C．减小信号电压D．目前的三极管性能不好，应更换一个0682 在三极管基本放大电路中，测试发现静态工作点已经设置在放大区中央部分，但同时出现截止和饱和失真。这说明_______。

A．测试错误

B．输入的信号幅度过大

C．为消除失真，应增大三极管基极静态输入电流

D．为消除失真，应减小三极管基极静态输入电流

0683 在三极管共发射极放大电路中，如果基极偏置电流I B太大，将会产生非线性_______，

如果基极偏置电流I B太小，将会产生非线性_______。

A．饱和失真／截止失真B．截止失真／饱和失真

C．饱和失真／饱和失真D．截止失真／截止失真

0684 用万用表电阻档测量普通三极管时，最好选择_______档。

A．R?l B．R?ll．C．R?1K D．R?10K

0685 已知一晶体管的E、B、C三个极的电位分别为0.5V、1.2V、5.6V，此管工作于_____ 状态，此管属_______型。

A．饱和／NPN B．放大／NPN C．饱和／PNP D．放大／PNP

0686 已知某晶体管的E、B、C三个极的电位分别为：一8V、－8.3V、－12V，则此管工作于_______状态，此管属_______型。

A．截止／NPN B．截止／PNP C．放大／NPN D．放大／PNP

0687 测得晶体管的管脚电位如图所示，该管为_______型，工作在_______状态。

A．PNP/放大

B．NPN/放大

C．PNP/饱和

D．NPN/饱和

0688 测得某PNP型晶体管三个极的电位分别为V C=0.4V、V B＝1.5V、V E=l.2V，可判断该管工作于_______状态。

A．截止B．饱和导通C．线性放大D．非线性放大

0689 测得某个NPN型晶体管E、B、C（三个电极电位分别为0.4V、0.2V和1.5V可判断该管处于_______工作状态。

A．完全截止B．完全导通C．线性放大D．饱和导通

半导体集成电路课程教学大纲(精)

《半导体集成电路》课程教学大纲 （包括《集成电路制造基础》和《集成电路原理及设计》两门课程） 集成电路制造基础课程教学大纲 课程名称：集成电路制造基础 英文名称：The Foundation of Intergrate Circuit Fabrication 课程类别：专业必修课 总学时：32 学分：2 适应对象：电子科学与技术本科学生 一、课程性质、目的与任务： 本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。 二、教学基本要求： 1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。 2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。 3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。 4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。 5、掌握溅射、蒸发原理，了解系统组成，形貌及台阶覆盖问题的解决。 6、掌握硅化学汽相淀积（CVD）基本化学过程及动力学原理，了解各种不同材料、不同模式CVD方法系统原理及构造。 7、掌握外延生长的基本原理；理解外延缺陷的生成与控制方法；了解硅外延发展现状及外延参数控制技术。 8、掌握光刻工艺的原理、方法和流程，掩膜版的制造以及刻蚀技术（干法、湿法）的原理、特点，光刻技术分类；了解光刻缺陷控制和检测以及光刻工艺技术的最新动态。 9、掌握金属化原理及工艺技术方法；理解ULSI的多层布线技术对金属性能的基本要求，用Cu布线代替A1的优点、必要性；了解铝、铜、低k材料的应用。 10、掌握双极、CMOS工艺步骤；了解集成电路的隔离工艺，集成电路制造过程中质量管理基础知识、统计技术应用和生产的过程控制技术。 三、课程内容： 1、介绍超大规模集成电路制造技术的历史、发展现状、发展趋势；硅的晶体结构特点；微电子加工环境要求、单晶硅的生长技术（直拉法、区熔法）和衬底制备（硅圆片制备及规格，

《半导体集成电路》期末考试试题库..

第一部分考试试题 第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？ 第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？

4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？ 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路1.名词解释 电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流 静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间 2. 分析四管标准TTL与非门（稳态时）各管的工作状态？ 3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。 4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。

半导体集成电路制造工艺

半导体集成电路制造工艺 一、集成电路的定义：集成电路是指半导体集成电路，即以半导体晶片材料为主，经热氧化工艺：干氧氧化、水汽氧化、湿氧氧化加工制造，将无源元件、有源元件和互连线集成在基片内部、表面或基片之上，执行十八、根据器件要求确定氧化方法：1、高质量氧化：干氧氧化或分压氧化；2、厚某种电子功能的微型化电路。微型化电路有集成电路、厚膜电路、薄膜电路和混合层的局部氧化或场氧化：干氧（10min）+湿氧+干氧(10min)或高压氧化；3、低表面态电路等多种形式。氧化：掺氯氧化；湿氧氧化加掺氯气氛退火或分压氧化（H2O或O2+N2 或Ar 或He 等）。二、集成电路的分类：十九、热氧化过程中硅中杂质的再分布1、硅中掺磷(1)温度一定时，水汽氧化（湿氧按电路功能分类：分为以门电路为基础的数字逻辑电路和以放大器为基础的线性电氧化）导致杂质再分布程度较大，其NS/NB 大于干氧氧化；(2)同一氧化气氛下，氧化路，还有微波集成电路和光集成电路等。温度越高，磷向硅内扩散的速度越快，表面堆积现象减小，NS/NB 趋于1。2、硅中按构成集成电路基础的晶体管分类：分为双极型集成电路和MOS型集成电路两大类。掺硼(1)温度一定时，水汽氧化（湿氧氧化）导致杂质再分布程度增大，NS/NB 小前者以双极型平面晶体管为主要器件；后者以MOS场效应晶体管为基础。于干氧氧化；(2)同一氧化气氛下，氧化温度越高，硼向硅表面扩散速度加快，补三、衡量集成电路的发展

DRAM( 3*107（集成度）, 135mm2（外型尺寸）, 0.5 μm偿了表明杂质的损耗，NS/NB 趋于1。看看运动方向（特征尺寸）, 200mm （英寸）) ，二十二、热氧化过程四、摩尔定律：IC集成度每1.5 年翻一番五、集成电路的发展展望目标：集成度↑、可靠性↑、 速度↑、功耗↓、成本↓。努力方向：线宽↓、晶片直径↑、设计技术↑六、硅微电子技术发展的几个趋势：1、单片 系统集成（SoC）System on a chip Application Specific Integrated Circuit 特定用途集成电路2、整硅片集成（WSI）3、半定制电路的 设计方法4、微电子机械系统（MEMS）5、真空微电子技术七、集成电路制造中的基本工艺技术横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）。纵向加工：薄膜制备（蒸发、溅射、氧化、CVD 等），掺杂（热扩散、离子注入、中子嬗变等）八、补充简要说明工艺1-1 1、氧化剂扩散穿过滞留层达到SiO2 表面，其流密度为F1 。2、氧化剂扩散穿过SiO2层达到SiO2-Si界面，流密度为F2 。3、氧化剂在Si 表面与Si 反应生成SiO2 ，流密度为F3。4、反应的副产物离开界面。二十三、CVD的薄膜及技术分类化学 气相淀积（Chemical Vapor Deposition）是指单独地或综合的利用热能、辉光放电等离子体、紫外光照射、激光照射或其它形式的能源，使气态物质在固体的热表面上发生化学反应并在该表面上淀积，形成稳定的固态物质的工艺过程二十四、CVD薄膜分类：半导体集成 电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜以及

半导体集成电路习题及答案

第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能 的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；

⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周； ⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作 的图进行修正，直至满足V V OL 4.0≤的条件。（CS C OL r I V V 00 ES += 及己知 V V C 05.00ES =） 第3章 集成电路中的无源元件 复 习 思 考 题 3.3 设计一个4k Ω的基区扩散电阻及其版图。 试求： (1) 可取的电阻最小线宽min R W =?你取多少? 答：12μm (2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头? 答：一个弯头 第4章 晶体管 (TTL)电路 复 习 思 考 题 4.4 某个TTL 与非门的输出低电平测试结果为 OL V =1V 。试问这个器件合格吗?上 机使用时有什么问题? 答：不合格。 4.5 试分析图题4.5所示STTL 电路在导通态和截止态时各节点的电压和电流，假定各管的 β=20, BEF V 和一般NPN 管相同， BCF V =0.55V , CES V =0.4～0.5V , 1 CES V =0.1～0.2V 。 答：（1）导通态（输出为低电平） V V B 1.21= ， V V B 55.12= ，V V B 2.13= ，V V B 5.04= ，V V B 8.05= ，

半导体集成电路制造PIE常识

Question Answer & PIE

PIE 1. 何谓PIE? PIE的主要工作是什幺? 答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？ 答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？ 答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？ 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3价电荷元素, 例如：B、In)的硅片。 200mm300mm 8〞12〞

集成电路封装概述

集成电路封装概述 半导体器件有许多封装型式，从DIP、SOP、QPF、PGA、BGA到CSP再到SIP，技术指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，极大地提高了印刷电路板上的组装密度；第二次是在上世纪90 年代球型矩正封装的出现，它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术 根据其需要而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。电子产品是由半导体器件（集成电路和分立器件）、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“ 工业之米”的美称。 半导体组装技术（Assembly technology）的提高主要体现在它的封装型式（Package）不断发展。通常所指的组装（Assembly）可定义为：利用膜技术及微细连接技术将半导体芯片（chip）和框架（Lead-Frame）或基板（Substrate）或塑料薄片（Film）或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。封装的作用包括：1.物理保护。2.电器连接。3.标准规格化。 封装的分类： 1.根据材料分类，根据所用的材料来划分半导体器件封装形式有金属封装、陶瓷封装、金属-陶瓷封装和塑料封装。 2. 根据密封性分类，按封装密封性方式可分为气密性封装和树脂封装两类。 3. 根据外形、尺寸、结构分类，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装。 SiP(system in a package，封装内系统，或称系统封装)是指将不同种类的元件，通过不同技术，混载于同一封装之内，由此构成系统集成封装形式。该定义是经过不断演变，逐渐形成的，开始是在单芯片封装中加入无源元件，再到单个封装中加入多个芯片、叠层芯片以及无源器件，最后封装构成一个体系，即SiP。该定义还包括，SiP应以功能块亚系统形式做成制品，即应具备亚系统的所有组成部分和功能。 微电子封装对集成电路(IC)产品的体积、性能、可靠性质量、成本等都有重要影响，IC 成本的40％是用于封装的，而IC失效率中超过25％的失效因素源自封装。实际上，封装已成为研发高性能电子系统的关键环节及制约因素，全球领先的整合器件制造商IDM在高密度、高可靠封装技术方面秣马厉兵，封装被列入重点研发计划正处于如火如茶之中。另外，支持发展速度的硅IC应用所需的无源元件的用量也越来越大，其典

半导体集成电路课程教案

半导体集成电路课程教案 西安理工大学教案(首页) 学院(部):自动化学院系(所):电子工程系 1 课程代码 04110680 总学时:64 学时课程名称半导体集成电路学分 4 讲课:64 学时 上机: 0 学时必修课( ? ) 校级任选课( ) 课程类别实验:0 学时院级任选课( ) 学位课( ? ) 授课专业电子科学与技术授课班级电子、微电 任课教师高勇余宁梅杨媛乔世杰职称教授/副教授通过本课程的教学～要求学生全面掌握各种集成电路包括双极集成电路、MOS集成电路和Bi-CMOS电路的制造工艺～集成电路中元器件的结构、特性及各种寄生效应,学会分析双极IC、数字CMOS集成电路中的倒相器的电路特性～掌握一定的手算分析能力～熟悉版图,掌握静态逻辑、传输门教学目的逻辑及动态逻辑电路的工作原理及特点,了解触发器电路及存储器电路,和要求掌握模拟电路的基本子电路(如电流源～基准源等)的工作原理和特性～掌握基本运算放大器的性能分析和设计方法,掌握AD/DA电路的类型及工作原理～基本了解AD/DA变换器的设计方法。为后继专业课的学习、将来在集成电路领域从事科研和技术工作奠定良好的理论基础。教学的重点是帮助学生在电子技术的基础上建立半导体集成电路的概念。重点讲述集成电路的寄生效应、典型的TTL单元电路以及MOS集成电路的基本逻辑单元和逻辑功能部件，尤其是CMOS集成电路(由于现在的教学重集成电路主流工艺为CMOS集成电路)。难点在于掌握集成电路中的各种点、难点寄生效应，另外，集成电路的发展很快，很多最新发展状态在书本上找不到现成的东西，比如随着集成电路特征尺寸的减小带来

的一些其他二级效应，以及各种不同的新型电路结构各自的特点和原理分析计算。 (1)朱正涌，半导体集成电路，清华大学出版社社 (2)张延庆，半导体集成电路，上海科学技术出版社 (3)Jan M.Rabaey, Anantha Chandrakasan, etc. Digital Integrated Circuits数字集成电路设计透视(影印版.第二版)，清华大学出版社(译本:周润德译电子工业出版社) (4)蒋安平等译，数字集成电路分析与设计,深亚微米工艺，电子工业出版社 教材和参(5)王志功等译，CMOS数字集成电路-分析与设计(第三版)，电子工业出考书版社(原书名:CMOS Digital Integrated Circuits:Analysis and Design, Third Edition，作者:Sung-Mo Kang, Yusuf Leblebici[美]，McGraw-Hill出版社) (6)陈贵灿等译, 模拟CMOS集成电路设计, 西安交通大学出版社(原书 2 名:Design of Analog CMOS Integrated Circuits，作者:毕查德.拉扎维[美]，McGraw-Hill出版社) 西安理工大学教案(章节备课) 学时:2学时章节第0章绪论 通过本章内容学习～帮助学生建立半导体集成电路的概念～使学生了解并教学目的掌握集成电路的发展历史、现状和未来。明确本课程教学内容及教学目标～和要求提出课程要求。要求学生通过本章学习～能够明确学习目标。 重点:集成电路的概念～集成电路的发展规律～集成电路涵盖的知识点重点及集成电路的分类。难点难点: 集成电路的宏观发展与微观发展的关联。 教学内容: 1 集成电路 1.1 集成电路定义

芯片制造-半导体工艺教程

芯片制造-半导体工艺教程 Microchip Fabrication ----A Practical Guide to Semicondutor Processing 目录: 第一章:半导体工业[1][2][3] 第二章:半导体材料和工艺化学品[1][2][3][4][5]第三章:晶圆制备[1][2][3] 第四章:芯片制造概述[1][2][3] 第五章:污染控制[1][2][3][4][5][6] 第六章:工艺良品率[1][2] 第七章:氧化 第八章:基本光刻工艺流程-从表面准备到曝光 第九章:基本光刻工艺流程-从曝光到最终检验 第十章:高级光刻工艺 第十一章:掺杂 第十二章:淀积 第十三章:金属淀积 第十四章:工艺和器件评估 第十五章:晶圆加工中的商务因素 第十六章:半导体器件和集成电路的形成 第十七章:集成电路的类型 第十八章:封装 附录:术语表

#1 第一章半导体工业--1 芯片制造-半导体工艺教程点击查看章节目录 by r53858 概述 本章通过历史简介，在世界经济中的重要性以及纵览重大技术的发展和其成为世界领导工业的发展趋势来介绍半导体工业。并将按照产品类型介绍主要生产阶段和解释晶体管结构与集成度水平。 目的 完成本章后您将能够： 1. 描述分立器件和集成电路的区别。 2. 说明术语“固态，” “平面工艺”，““N””型和“P”型半导体材料。 3. 列举出四个主要半导体工艺步骤。 4. 解释集成度和不同集成水平电路的工艺的含义。 5. 列举出半导体制造的主要工艺和器件发展趋势。 一个工业的诞生 电信号处理工业始于由Lee Deforest 在1906年发现的真空三极管。1真空三极管使得收音机, 电视和其它消费电子产品成为可能。它也是世界上第一台电子计算机的大脑，这台被称为电子数字集成器和计算器（ENIAC）的计算机于1947年在宾西法尼亚的摩尔工程学院进行首次演示。 这台电子计算机和现代的计算机大相径庭。它占据约1500平方英尺，重30吨，工作时产生大量的热，并需要一个小型发电站来供电，花费了1940年时的400, 000美元。ENIAC的制造用了19000个真空管和数千个电阻及电容器。 真空管有三个元件，由一个栅极和两个被其栅极分开的电极在玻璃密封的空间中构成(图1.2)。密封空间内部为真空，以防止元件烧毁并易于电子的====移动。 真空管有两个重要的电子功能，开关和放大。开关是指电子器件可接通和切断电流；放大则较为复杂，它是指电子器件可把接收到的信号放大，并保持信号原有特征的功能。 真空管有一系列的缺点。体积大，连接处易于变松导致真空泄漏、易碎、要求相对较多的电能来运行，并且元件老化很快。ENIAC 和其它基于真空管的计算机的主要缺点是由于真空管的烧毁而导致运行时间有限。 这些问题成为许多实验室寻找真空管替代品的动力，这个努力在1947年12月23曰得以实现。贝尔实验室的三位科学家演示了由半导体材料锗制成的电子放大器。

集成电路试题库

半导体集成电路典型试题 绪论 1、什么叫半导体集成电路？ 【答案：】 通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。 集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。 2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写 【答案：】 小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI） 3、按照器件类型分，半导体集成电路分为哪几类？ 【答案：】 双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。 4、按电路功能或信号类型分，半导体集成电路分为哪几类？ 【答案：】 数字集成电路，模拟集成电路，数模混合集成电路。 5、什么是特征尺寸？它对集成电路工艺有何影响？ 【答案：】 集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。 6、名词解释：集成度、wafer size、die size、摩尔定律？ 【答案：】 7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。 【答案：】

该电路可以完成NAND逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。 该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。在评估阶段，M kp 截至，不影响电路的正常输出。 8、延迟时间 【答案：】 时钟沿与输出端之间的延迟 第1章集成电路的基本制造工艺 1、四层三结的结构的双极型晶体管中隐埋层的作用 【答案：】 减小集电极串联电阻，减小寄生PNP管的影响 2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响 【答案：】 电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大 3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤 【答案：】 第一次光刻：N+隐埋层扩散孔光刻 第二次光刻：P隔离扩散孔光刻 第三次光刻：P型基区扩散孔光刻 第四次光刻：N+发射区扩散孔光刻 第五次光刻：引线孔光刻

半导体集成电路制造PIE常识讲解

Question & PIE Answer

PIE 1. 何谓PIE? PIE 的主要工作是什幺? 答：Process Integration Engineer（工艺整合工程师）, 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片（wafer）直径为200mm , 直径为300mm硅片即12吋. 目前中芯国际现有的三个工厂采用多少mm的硅片（wafer）工艺？未来北京3.的Fab4（四厂）采用多少mm的wafer 工艺？ 答：当前1~3 厂为200mm（8 英寸）的wafer, 工艺水平已达0.13um 工艺。 未来北京厂工艺wafer 将使用300mm（12 英寸）。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数（chip）变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5 倍 5. 所谓的0.13 um 的工艺能力（technology）代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um 的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？ 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 一般的硅片（wafer）基材（substrate）可区分为N,P 两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative 元素（5 价电荷元素，例如：P、As）的硅片, P-type 的wafer 是指掺杂positive 元素（3 价电荷元素, 例如：B、 In）的硅片。 8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程（module）？答：主要有四个部分：DIFF （扩散）、TF（薄膜）、PHOTO （光刻）、ETCH （刻蚀）。其中

半导体集成电路工艺复习

第一次作业： 1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。答： 类别时间 数字集成电路 模拟集成电路MOS IC 双极IC SSI 1960s前期 MSI 1960s~1970s 100～500 30～100 LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期>2000 >300 ULSI 1980s后期~1990s后期 GSI 1990s后期~20世纪初 SoC 20世纪以后 2，什么是芯片的集成度？它最主要受什么因素的影响？ 答：集成度：单个芯片上集成的元件（管子）数。受芯片的关键尺寸的影响。 3，说明硅片与芯片的主要区别。 答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。 4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。 答：晶圆(硅片)制备(Wafer Preparation)； 硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。硅片测试/拣选(Die T est/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。 装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。 成品测试与分析（或终测）(Final T est)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。 5，说明封装的主要作用。对封装的主要要求是什么。 答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。 主要要求：电气要求：引线应当具有低的电阻、电容和电感。机械特性和热特性：散热率应当越高越好;机械特性是指机械可靠性和长期可靠性。低成本：成本是必须要考虑的比较重要的因素之一。 6，什么是芯片的关键尺寸？这种尺寸为何重要？自半导体制造业开始以来，芯片的关键尺寸是如何变化的？他对芯片上其他特征尺寸的影响是什么？ 答：芯片上器件的物理尺寸被称为特征尺寸；芯片上的最小的特征尺寸被称为关键尺寸，且被作为定义制造工艺水平的标准。 为何重要：他代表了工艺上能加工的最小尺寸，决定了芯片上的其他特征尺寸，从而决定了芯片的面积和芯片的集成度，并对芯片的性能有决定性的影响，故被定义为制造工艺水平的标准。

半导体集成电路复习题及答案

第8章动态逻辑电路 填空题 对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、 极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。 【答案：NMOS, PMOS, NOMS】 对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、 PDN与PDN相连或PUN与PUN相连时中间应接入。 【答案：】 解答题 从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑1、 电路的特点。 【答案：】 图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑功能。图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。 2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案：】

该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、分析下列电路的工作原理，画出输出端OUT的波形。 【答案：】 答案：

4、结合下面电路，说明动态组合逻辑电路的工作原理。 【答案：】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。此时电路处于预充电阶段。 当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。否则，输出OUT仍保持原状态高电平不变。例如此电路， NMOS网构成逻辑网中A与C,或B与C同时导通时，可以构成输出OUT到地的通路，将输出置为低电平。 第7章传输门逻辑 填空题 写出传输门电路主要的三种类型和他们的缺点：（1），缺点：；（2），缺点：；（3），缺1、 点：。 【答案：NMOS传输门，不能正确传输高电平，PMOS传输门，不能正确传输低电平，CMOS传输门， 电路规模较大。】 2、传输门逻辑电路的振幅会由于减小，信号的也较复杂，在多段接续时，一般要插入。 【答案：阈值损失，传输延迟，反相器。】 3、一般的说，传输门逻辑电路适合逻辑的电路。比如常用的和。 【答案：异或，加法器，多路选择器】 解答题 1、分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。 【答案：】

-半导体-大规模集成电路工艺流程(精)

引言 随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化，对半导体封装技术要求越来越高。由于封装材料复杂性的不断增加，半导体封装技术也越来越复杂，封装和工艺流程也越来越复杂。 1. （半导体）大规模集成电路封装工艺简介 所谓封装就是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件连接，它起着安装、固定、密封，保护芯片及增强电热性能等方面的作用。 1.1 以焊接技术为基础的互连工艺以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构，即把多个裸芯片 （半导体）大规模集成电路工艺流程 张琦1 韩团军2 １．陕西理工学院机械工程学院；２．陕西理工学院电信系 或多芯片模块(MCM沿Z 轴层层叠装、互连，组成三维封装结构。叠层型三维封装的优点是工艺相对简单，成本相对较低，关键是解决各层间的垂直互连问题。根据集成功率模块的特殊性，主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端，并与任一基板或芯片互连。目前的技术方案包括焊料凸点互连(SolderBall Interconnect和金属柱互连平行板结构(Metal Posts Interconnected Parallel PlateStructures--MPIPPS 等。

1.2以沉积金属膜为基础的互连工艺多采用埋置型三维封装结构，即在各类基板或介质中埋置裸芯片，顶层再贴装表贴元件及芯片来实现三维封装结构。其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连，而且可以构成电路图形，并连至其他电路。其最大优点是能大大减少焊点，缩短引线间距，进而减小寄生参数。另外，这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积，热量耗散可以沿模块的各个方向流动，有利于进一步提高集成模块的功率密度，以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。 2. （半导体）大规模集成电路封装工艺流程 2.1 (半导体大规模集成电路封装前道工程 TAPE MOUNT →SAWING →DIE ATTACH →WIRE BOND T A P E M O U N T 工程是半导体ASSEMBLY 工程中的第一道工序，其目的在于将要加工的WAFER 固定，便于自动化加工。过程实质是用T AP E 从背面将WAFER 固定在RING 上。 现在所用的TAPE 成卷筒状，一面有黏性，通常使用的TAPE 为蓝色，具有弹性，呈半透明状。通常使用的TAPE 缺点 是随时间的增加黏性逐渐增大，一般在2～3天内加工完毕对产品没有影响。TAPE MOUNT 完成后要求在TAPE 与WAFER 间粘贴平整，如果背面存在气泡，在SAWING 时切割好的DIE 会脱离TAPE 翘起，将切割好的BLADE 损坏，同时也损坏了DIE 。因此T/M后应检查背面的粘合情况，如有少数气泡，可用指甲背面轻轻将气泡压平，若压不平，可用刀片将TAPE 划破一点，放出气泡中的空气，然后压平。气泡面积不能大于DIE 面积的1/4。 S A W I N G 工程是将W A F E R 上的CHIP 分离的过程，T/M完毕的WAFER 送至SAWING 工程，按照FAB 时形成的SCRIBE LINE 进行切割，将连在一起的CHIP 分开，形成每片IC 的核心。

半导体集成电路工艺流程

集成电路制造工艺流程 晶体的生长 晶体切片成wafer 晶圆制作 功能设计à模块设计à电路设计à版图设计à制作光罩 工艺流程 1) 表面清洗 晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力 氧化技术 干法氧化Si( 固 ) + O2 ＝ SiO2( 固 ) 湿法氧化Si( 固 ) +2H2O ＝SiO2( 固 ) + 2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当 SiO2 膜较薄时，膜厚与时间成正比。 SiO2 膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的 SiO2 膜，需要较长的氧化时间。 SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。氧化反应， Si 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。 SiO2 膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为 200nm ，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2) 。 SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。 (100) 面的 Si 的界面能级密度最低，约为 10E+10 -- 10E+11/cm – 2 .e V -1 数量级。 (100) 面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition) 法沉积一层 Si3N4(Hot CVD 或 LPCVD) 。

半导体集成电路

1、什么是器件的亚阈值特性，对器件有什么影响？ 器件的亚阈值特性是指在分析MOSFET时，当Vgs影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。 2、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？ 短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。 影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。 3、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电 压和漏源电流的影响。 4、什么是沟道长度调制效应，对器件有什么影响？ 5、为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？ 6、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？

7、什么是集成双极晶体管的无源寄生效应？ 8、什么是MOS晶体管的有源寄生效应？ 9、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？ 10、消除“latch-up”效应的方法？ 版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生PNP管的寄生电阻胁，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数。 11、如何解决MOS器件的场区寄生MOSFET效应？ 12、如何解决MOS器件中的寄生双极晶体管效应？ 13、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪 些？ 14、集成电路中常用的电容有哪些。 15、为什么基区薄层电阻需要修正。

集成电路概述与特点

集成电路概述与特点 集成电路是应用半导体的制造工艺，把整个电路．包括晶体管、电阻等元件及连线都制造在一块半导体基片上，形成的不可分割的固体块。它从根本上动摇了原来电子电路的概念，实现了元件、电路利系统的结合。集成电路ABC电子工艺目前发展迅速，大规模集成电路乃至超大规模集成电路相继间世。集成电路显示出许多分立元件电路无法比拟的优点，七体积小、重量轻、功耗小、特性好，高密度的集成使得外部引线大为减少，减少了故障，提高了可靠性。 集成电路的特点： (1)由于所有元件同处于一块硅片上，距离非常接近，因此对称性很好，适用于要求对称性简的电路，例如前面对论的羌动放大电路。 (2)由于制造工艺的限制，征集成电路中制造阻值较高和较低的电阻商一定困难，通常限制在几千欧到几十干欧之间。对于IC现货高阻值常采用三极管有源元件来代替。 (3)集成电路的工艺不适于制造容量在几十皮法以上的电容器，至于电感就更困难了，所以多采用直接锅合的方式。大电容采取外接的方法。 (4)在集成电路中，常采用将三极管的集电极与基极短接后用发射结来代替二极管的方法，从顺使其正向压降的温度系数接近于同类三极管的温度系数，具有较好酌温度补偿作用。（5）内于制造工艺的特点，为提高性能，电路结构往往很复杂，非一般分立件电路所能做到。由以—卜特点可知，集成电路是一种元件密度高、特性好的固体组件。对使用者来说，重要的不是慨分立元件电路那样去了解内部电路每一细节，而主要是了解侮种型号的功能、外部接线及如何应用。 按功能分，集成电路分为数字集成电路和模拟集成电路两大类，本节所讲的线性集成运算放大器是模拟集成电路的一种。集成运算放大器是一种采用直接批合的高放大倍数的放大电路，它既能放大缓慢变化的直流信早，也能放ABC电子大交流信号。用集成运算放大器及其反馈网络，可以组成各种运算电路，模拟各种数学运算。随着集成运算放大器的发展，其应用越来越广泛，远远超出了数学运算的范畴，也促进了电子技术的发展。hymsm%ddz