南京理工大学电工电子综合实验,数字计时器的设计

目录

一，实验目的

二，实验仪器

三，设计内容简介

四，设计原理

五，分部电路图及原理

六，电路安装与调试

七，实验中遇到的问题及解决方法

八，心得体会

九，附录

一．实验目的

1、掌握常见集成电路的工作原理和使用方法，学会单元电路的设计方法。

2、锻炼学生的分析问题解决问题的能力以及设计电路和动手组装电路的能力。二．实验仪器

电源发生器，三用表，示波器，镊子，剪刀

三．设计内容简介

1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲

信号；

2、设计计时电路，完成 0分00秒—9分59秒计时功能；

3、设计报时电路，使数字计时器从9分53 秒开始报时，每隔两秒发一声，共发三

声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）；

4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；

5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以

进行计时器清零；

6、系统级联调试，将以上电路进行级联完成计时器的所有功能；

四．设计原理

数字计时器是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间与所需要的起点可能会不相同，所以需要在电路上加一个校分电路，以便将分时刻跳到想要的时刻（这也是为什么校分电路先于蜂鸣电路的原因，这样做节省了很多时间）。为了使标准的1Hz时间信号准确并且稳定，实验中我们使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单，实验中我们使用了一片CD4518的集成块对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数，当低位计数器计满10时向高位产生一个脉冲信号，触发高位计数器计数。由于所使用的计数器都有异步清零端，故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。

五． 分部电路图及原理

（1） 脉冲电路

脉冲电路为计时电路提供频率为1Hz 的秒脉冲计数信号，可以用石英晶体振荡器32768和分频器cc4060构成。石英晶体振荡器提供的脉冲频率为32768Hz （=215Hz ）而分频器cc4060的最大分频系数是214，因此两者组合最小可提供2 Hz 的脉冲信号，为了得到秒脉冲信号，还需再经过一个二分频器件分频，分频可以由74LS74实现。

（2） 计时电路

此部分为该实验的核心部分。可以用十进制加法计数器cc4518和四位二进制加法计数器74161来实现。cc4518集成了两个十进制加法计数器，可分别作为秒个位计数和分计数，74161改造成六进制计数器作为秒十位计数。图中秒进分进位脉冲处于74161的12号管脚处及EN端。

（3）校分电路

校分电路通过与非门实现。原理：正常计数时时开关打在“1”电平，下面的与非门被选通，上面的与非门被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，上面的与非门被选通，下面的与非门被封锁，校分信号送至分计数器的时钟端。校分信号可由4060分频信号得到，一般选为2Hz 。

（4） 清零电路

74161的清零端接低电平，CD4518的清零端接高电平（接秒十位的清零要经过一个电容）

（5）蜂鸣电路（报时电路）

需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时。此部分由四与门、二或门、晶体管和蜂鸣器构成。使电路在9分53秒、9分55秒、9分57秒发低音（1KHz ），9分59秒发高音（2KHz ）即当3Q D 3Q C 3Q B 3Q A 为1001，2Q D 2Q C 2Q B 2Q A 为0101，1Q D 1Q C 1Q B 1Q A 为0011或0101或0111时发低音，1Q D 1Q C 1Q B 1Q A 为1001时发高音。因

此可以将3Q D 、3Q A 、2Q C 、2Q A 相与后的信号作为公共选通信号，1Q B 1Q A 、1Q C 1Q A ，1Q C 1Q B 1Q A 与

或后的信号也即1Q

A 和（1Q

B

+1Q

C

）相与的信号作为低音的另一选通信号，1Q

D

、1Q

A

相与的信

号作为高音的另一选通信号。

六．电路安装与调试说明

电路安装前应该先把面包板的各个横通孔用导线连好，并且统一用红线代表电源线，用黑线代表地线，连接完成后应该接上电源用万用表测试各插孔以确保整块板子上无漏掉的插孔以免影响后面的安装工作。

电路安装过程中需要注意对照各元器件的功能表和引脚图，将应该与电源相连接的或者与地线相连接的脚均用红线或者黑线插好，使各个元器件处于正常工作状态，以免影响后面的插线工作，影响实验的效率。除此之外，安装时还要耐住性子，不要因为导线过多而变得不耐烦，不认真，这就犯了该实验的一大忌，只有认认真真地做好每一步才能顺利地完成电路安装工作，为了使电路美观且各个功能容易识别，应该一个功能用一种颜色的导线连接。具体安装过程如下：

（1）按照电路原理图安装脉冲发生电路：将脉冲发生电路产生的CP脉冲接入CD4518的EN 端。此时可通过万用表观察秒信号是否正常输出。将万用表打在电压10V档，若正常输出则可以看到万用表指针左右摆动，频率为1次/秒。

（2）按照计时电路原理图接好计时电路：测试计数器是否开始计数，使秒的个位由0～9

显示，每当由9变为0时，秒十位进一。当秒十位为5秒个位由9变到0时，秒十位清零，分个位变为1。

（3）按译码显示电路原理，接好显示电路，接通电源观察数码管是否正常显示，同时也可观察计数器是否正常计数。

（4）连接清零电路：利用到CD4069反相器，注意开关使用。当开关打开时，实现开机清零；当开关闭合时，实现不掉电清零。如果开关与面包板接触不良，即开关闭合后，不掉电清零功能不能百分之一百实现，则可用一根导线代替开关使用。

（5）连接校分电路：当开关断开时，电路正常计时；当开关闭合时，电路实现快速校分。如果开关与面包板接触不良，即开关闭合后，不能立刻实现校分功能，则可用一根导线代替开关使用。

（6）连接报时电路：若电路正常工作蜂鸣器会从9分53秒开始每隔一秒报一声低音（1KHz），9分59秒时报一声高音（2KHz）。如果电路连接正确，蜂鸣器没有声音，则将信号直接接入蜂鸣器中；如果有声音，则错误发生在发声电路中电阻与三极管的连接；如果没有声音，则检测报时电路部分芯片74LS21的连接；若蜂鸣器声音不断，则检测蜂鸣器的管脚是否接反。

七．实验中遇到的问题及解决办法

（1）首先遇到的问题是，秒脉冲产生不正常，经老师指导，检测了4060和74LS74各引脚电位，发现有一根电源线没有接好。

（2）其次，计时电路不能正常工作。这次问题比较严重，很多地方出现了问题，我自己先检查了一下电路，发现有几个接电源和接地的引脚接错了，但改正后发现还是不

对。经老师指导后，发现是我的译码器4511和计数器74161坏了，更换过后，可以正常工作了。

（3）后来的校分电路、清零电路以及蜂鸣电路，在吸取了前面的经验教训后都是一气呵成，没有出现差错。

八．心得体会

通过这次实验我学到了很多，得到了很大的启示，不仅仅是电路学习方面的，从大学学习到今后的科研，再到做人做事方面，我都获益匪浅。

做实验要预先预习，要对各元器件有充分的了解，要充分理解所做实验的理论知识。接电路一定要细心、合理，尽量按信号流向分级安装，逐级级联，平行布线。

不论做什么一定要知道前因后果、来龙去脉，这样学东西才能学明白、学透彻。不论做什么一定要仔细、认真，这样可以避免很多不必要的麻烦。但一旦发生错误，不要慌张，从头到尾一步一步查找错误，总会解决问题的。

九．附录

1、参考文献

电子线路实践教程王建新、姜萍编著科学出版社

数字逻辑电路与系统设计蒋立平主编电子工业出版社

2、元件清单

共阴数码管： 3只、分频器cc4060 ：1只、译码器CC4511： 3只、晶体振荡器32768：1只、计数器CC4518 ： 1只、74161 ：1只、晶体管8050 ： 1只、蜂鸣器： 1只、D触发器74LS74 ：1只、二四与非门74 LS00 ： 2只、电阻1K ：21只、10K、22M、470Ω各1只、四二与门74 LS21： 2只、二四或门74 LS32 ：1只、电容100uf、10pf、20pf 各1只、六反相器cc4069 ： 1只

3、芯片引脚图

4、电路总图：

数电数字电子时钟设计

数字电子时钟设计 姓名何旭光 学号313107010106 年级2131 专业自动化 系（院）信息工程 指导教师蒋龙云 2015年7月7日

课程设计任务书 设计题目： 数字电子时钟课程设计 功能描述： （1）显示天、时、分、秒。 （2）可以24小时制 （3）可以显示30天 （4）具有正点报时功能。 设计目的： 数字电子钟是一种用数字电路技术实现天、时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS160、带有译码器的数码管和适当的门电路构成,可实现对天、时、分、秒等时间信息的采集和较时功能地实现。设计一个数字计时器，可以完成00：00:00:00到29:23:59:59的计时功能，并在控制电路的作用下具有初始化功能。能进行正常的天时分秒计时功能。分另由八个个数码管实现天时分秒的计时。同时实现报时。通过proteus 软件平台，设计含天、小时、分钟、秒钟显示功能的数字时钟。

目录 一、前言 (4) 二、设计任务 (5) 1.设计思路 (5) 2 .设计方案 (5) 2.1 时间脉冲产生电路 (6) 2.2 计数电路 (7) 2.2.1 秒位计数电路 (7) 2.2.2 分位计数电路 (8) 2.2.3 时位计数电路 (8) 2.2.4 天位计数电路 (9) 2.3 译码显示电路 (10) 2.4 报时电路 (11) 2.5 初始化电路 (12) 三、完整电路 (13) 四、调试 (15) 五、心得体会 (15) 附录Ⅰ：元器件明细表 (16) 附录Ⅱ：参考文献 (17)

数字钟设计报告——数字电路实验报告

数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226

数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３

数字电子时钟毕业设计

数字电子时钟毕业设 计 Revised on November 25, 2020

毕业设计（论文） 题目：多功能数字电子时钟 毕业时间：二O一二年七月 学生姓名：梁宇 指导教师：林喆 班级： 09电缆（1）班 2011 年 10月18日 摘要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。 关键词数字钟振荡计数校正报时 目录 1 设计目的 (4) 2 设计任务 (4) 设计指标 (4) 设计要求 (4) 3数字电子钟的组成和工作原理 (4) 数字钟的构成 (4) 原理分析 (4) 数字点钟的基本逻辑功能框图 (5) 4．数字钟的电路设计 (5) 电源电路的设计 (5) 秒信号发生器的设计 (6) 4.2.1方案一 (6) 4.2.2方案二 (6)

中南大学电工电子课程设计实验报告

中南大学 电工电子技术课程设计报告 题目：可编程乐曲演奏器的设计 学院：信息科学与工程学院 指导老师：陈明义 专业班级： 姓名： 学号：

前言 随着科学技术发展的日新日异，电工电子技术在现代社会生产中占据着非常重要的地位，因此作为二十一世纪的自动化专业的学生而言，掌握电力电子应用技术十分重要。 电工电子课程设计的目的在于进一步巩固和加深所学电工电子基本理论知识。使学生能综合运用相关关课程的基本知识，通过本课程设计，培养我们独立思考的能力，学会和认识查阅学习我们未学会的知识，了解专业工程设计的特点、思路、以及具体的方法和步骤，掌握专业课程设计中的设计计算、软件编制，硬件设计及整体调试。设计过程中还能树立正确的设计思想和严谨的工作作风，达到提高我们的设计能力的目标。 从理论到实践，往往看似简单，实则是有很大的差距的，通过课程设计，可以培养我们学到很多东西，不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正的学到知识，从而提高自己的实际动手能力和独立思考的能力。 在次，特别感谢老师给我们以实践动手的机会，让我们对以前的知识以复习，整合，并从理论走向实践，相信我们都会在这次课程设计中学到很多！！！

目录 前言 (2) 正文 第一章系统概述 (4) 系统功能 (4) 系统结构 (4) 实验原理 (4) 整体方案 (5) 第二章单元电路的设计与分析 (5) 2.1 音频发生器的设计 (5) 2.2 节拍发生器的设计 (6) 2.3 读取存储器数据 (7) 2.4 选择存储器地址 (8) 2.5 控制音频电路设计 (8) 第三章电路的安装与调试 (9) 第四章结束语 (9) 元器件明细表 (10) 参考文献 (10) 附录 (11)

基于数字电路基础设计电子时钟电路

基于数字电路基础设计电子时钟电路 姓名：丁维学号：20098149 班级：09电子一班指导教师：付老师 一、设计目的 1.熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解数字钟的组成及工作原理。 4. 熟悉数字钟的设计与制作。 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观 性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在 设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子 技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 二、设计要求 1.显示时，分，秒，其中分和秒用60进制，时针用24进制 2.能够进行校时，可以对数字钟进行调时间 3.能够正点报时（用555产生断续音频信号）； 三、设计方案比较 方案一、采用中小规模集成电路实现 采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。 方案二：EDA技术实现 采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展 方案三、单片机编程实现

此方案采用单片机编程来设计和控制。 综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。 四、设计过程和说明 1.数字电子钟计时和显示功能的实现 （1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）

数字电子时钟实验报告材料

华大计科学院 数字逻辑课程设计说明书 题目：多功能数字钟 专业：计算机科学与技术 班级：网络工程1班 姓名：刘群 学号： 1125111023 完成日期：2013-9

一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图

⑴多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑷数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元 六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示

(完整版)基于FPGA的数字电子时钟毕业设计论文

目录 第一章绪论 ............................................................ 1.1选题背景.......................................................... 1.1.1 课题相关技术的发展............................................ 1.1.2 课题研究的必要性.............................................. 1.2课题研究的内容....................................................第二章 FPGA简介........................................................ 2.1FPGA概述.......................................................... 2.2FPGA基本结构...................................................... 2.3FPGA系统设计流程.................................................. 2.4FPGA开发编程原理.................................................. 2.5Q UARTUS II设计平台.................................................. 2.5.1 软件开发环境及基本流程........................................ 2.5.2 具体设计流程 (1) 第三章数字钟总体设计方案 (1) 3.1数字钟的构成 (1) 3.2数字钟的工作原理 (1) 3.3数字钟硬件电路设计 (1) 第四章单元电路设计 (1) 4.1分频模块电路设计 (1) 4.2校时控制模块电路设计 (1) 4.2.1 按键消抖 (1) 4.2.2 按键控制模块 (1) 4.3计数模块 (2) 4.4译码显示模块 (2)

电工电子综合实验

电子电工综合实验（II） 实验报告 ——数字计时器设计 班级： 学号: 姓名： 指导老师；

一、实验目的 1.掌握常见集成电路实现单元电路的设计过程。 2.了解各单元再次组合新单元的方法。 二、实验要求 实现00′00″到59′59″的可整点报时的数字计时器。 三、实验内容 1．设计实现信号源的单元电路。 2．设计实现00’00”-59’59”计时器单元电路。 3．设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止） 4．加入任意时刻复位单元电路（开关K2） 5．设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3，59’59”高音频率F4） 四、实验器件 1、集成电路： NE555 1片(多谐振荡) CD4040 1片（分频） CD4518 2片（8421BCD码十进制计数器） CD4511 4片（译码器） 74LS00 3片（与非门） 74LS20 1片（4输入与非门） 74LS21 2片（4输入与门） 74LS74 1片（D触发器） 2、电阻： 1KΩ1只 3KΩ1只 150Ω4只

3、电容： 0.047uf 1只 4、共阴极双字屏显示器两块。 五．元器件引脚图及功能表 1.NE555 1片(多谐振荡)： (1)引脚布局图： 图1 NE555引脚布局图 （2）逻辑功能表： (引脚4 ) V 表1 NE555逻辑功能表 2.CD4040 1片（分频）： （1）引脚布局图：

图2 CD4040引脚布局图 （2）逻辑功能说明： CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。 引脚图如图3所示，其中V DD 为电源输入端，V SS 为接地端，CP端为输入端CR为 清零端，Q 1~Q 12 为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 3.CD4518 2片（8421BCD码十进制计数器）： （1）引脚布局图： 图3 CD4518引脚布局图（2）逻辑功能表：

数字电路电子时钟课程设计

数字电路电子时钟课程设计 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时 进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信 号输入由晶振电路产生，并输入各电路 方案论证：方案一数字电子钟由信号发生器、“时、分、秒”计数器、译码 器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时 基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。 优点：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械 式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 方案二秒、分计数器为60进制计数器，小时计数器为24进制计数器。 实现这两种模数的计数器采用中规模集成计数器74LS90构成。 优点：简单易懂，比较好调试。 1 设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标 准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被 送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通 过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一

数字电子钟实验报告

咸阳师范学院物理与电子工程学院 课程设计报告 题目： 班级： 姓名： 学号： 指导教师： 成绩： 完成日期：年月

目录 第一章概述 3 第二章数字电子钟的电路原理 4 第三章电路调试与制作11 第四章总结与体会12 第五章附录13

第一章概述 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。 课程设计目的 （1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。 （2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。 （3）提高利用已学知识分析和解决问题的能力。 （4）提高实践动手能力。

第二章数字电子钟的电路原理 数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。 1．数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。显示器件选用FTTL-655SB双阴极显示屏组。在计数电路输出信号的驱动下，显示出清晰的数字符号。 2．计数器电路 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。 3．校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。通过手动调节按键，达到校准的目的。 4．定时报警电路 当调好定时间后并按下开关K1（白色键），显示屏右下方有红点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。 芯片资料 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。作为时钟，它准确醒目；作为控制开关，它动作无误；在1小时59分钟或59分钟内，能任意暂停，使用十分方便。 仔细观察从0-9的每个数字并比较图1所示的笔段。内部电路参看图2, LM8560各脚功能，参看图3。

多功能数字电子钟的设计

学号20103010342 毕业设计说明书 设计题目多功能数字电子钟的设计 系部机械电子系 专业机电一体化 班级机电103 班 姓名关付玲 指导教师肖玉玲 2012年 10月 13日

摘要 摘要：数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时，整点报时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！ 关键词：计数器；译码显示器；校时电路；

Abstract Abstract:Digital clock is a "time", "Sub", "second" displays the organ in human visual mechanism. Its time for a period of 24 hours, show full scale 23:59 for 59 seconds. A basic digital clock circuits consists of second signal generator, "hours, minutes, seconds," counters, decoders and display components. Because of its pure digital hardware design, compared with the traditional mechanical watch, it has left, presents an intuitive, non-mechanical transmission device and so on. This digital clock used in the design of digital circuits on the "time" and "min", "second" display and adjustment. Through the use of integrated digital chip circuit structures to achieve appropriate functionality. Specific use of 555 oscillator, 74LS90 and non-, exclusive-or gate integrated circuits and so on. The circuits with timing, the whole point of time and error correction capabilities. In the analysis of the entire module and overall circuit diagram is painted, simulation to emulation and modules record the observed results. Experimental proof of the design circuit can basically meet the design requirement! Key words：Counter ,ten decoding display , citcuit Shool

数字电子时钟设计

电子技术课程设计 数字电子时钟的设计 摘要： 设计一个周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能的电子钟。本系统的设计电路由时钟译码显示电路模块、脉冲逻辑电路模块、时钟脉冲模块、整电报时模块、校时模

块等部分组成。计数器采用异步双十进制计数器74LS90，发生器使用石英振荡器，分频器4060CD及双D触发器74LS74D，整电报时电路用门电路及扬声器构成。 一、设计的任务与要求 电子技术课程设计的主要任务是通过解决一，两个实际问题，巩固和加深在“模拟电子技术基础”和“数字电子技术基础”课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为以后从事生产和科研工作打下一定的基础。电子技术课程设计的主要内容包括理论设计、仿真实验、安装与调试及写出设计总结报告。衡量课程设计完成好坏的标准是：理论设计正确无误；产品工作稳定可靠，能达到所需要的性能指标。 本次课程设计的题目是“多功能数字电子钟电路设计”。要求学生运用数字电路，模拟电路等课程所学知识完成一个实际电子器件设计。 二、设计目的 1、让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统 的设计、安装、测试方法； 2、进一步巩固所学的理论知识，提高运用所学知识分析和解决实 际问题的能力； 3、提高电路布局﹑布线及检查和排除故障的能力； 4、培养书写综合实验报告的能力。

三、原理方框图如下 1、图中晶体振荡电路由石英32.768KHZ及集成芯。 2、图中分频器4060BD芯片及D触发器构成分频器。 3、计数器由二——五——十73LS90芯片构成。 4、图中DCD_HEX显示器用七段数码显示器且本身带有译码器。 5、图中校时电路和报时电路用门电路构成。 四、单元电路的设计和元器件的选择 1、十进制计数电路的设计 74LS90集成芯片是二—五—十进制计数器，所以将INB与QA 相连；R0（1）、R0（2）、R9(1)、R9（2）接地（低电平）；INA

数字电子钟课程设计实验报告

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

单片机数字电子时钟毕业设计

单片机数字电子时钟毕业设计 分类号: 本科生毕业论文 2010 届 题目: 基于51的数字式时钟设计与实现 作者姓名: 冯龙华 学号: 2007110101 系(院)、专业: 计算机科学与技术系 计算机科学与技术 指导教师姓名: 张波 指导教师职称: 讲师 2011年 4 月 25 日 基于51的数字式时钟设计与实现 目录 摘 要 ..................................................................... . (1) 前 言 ..................................................................... . (2)

概 论 ..................................................................... ................................. 错误～未定义书签。3 第一 章 ..................................................................... .. (3) 1.1概 述 ..................................................................... .. (3) 1.2 单片机的发展历 程 ..................................................................... ........................................... 3 1.3 时钟的特 性 ..................................................................... .................................................... 3 2 系统原理与硬件设 计 ..................................................................... . (4) 2.1 硬件选择...................................................................... . (4) 2.2 单片机的构 成 ..................................................................... ................................................. 4 2.3 STC89C52单片机的引脚说

数字电子时钟实验报告

一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。 二、设计原理 1数字钟的组成部分 ⑴555定时器组成的方波发生电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。 ⑶译码显示电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元

六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。 三、元器件 1.实验中所需的器材. Vcc 5V 电源?. 共阴七段数码管6 个?. 74LS90D 集成块6 块?. 74HC00D 6个以及其他元件 LM555CM 1个 电阻 6个 10uF 电容 2个 2.芯片内部结构及引脚图

图2 LM555ＣＭ集成块 图374LS90D集成块 五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC 当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然 而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见：方波发生器的部分。

数字电子钟设计报告

《电子线路课程设计报告》 系别：自动化 专业班级：自动化0803 学生姓名：冯刚 指导教师：朱定华 （课程设计时间：2010年05月31日——2010年06月12日） 华中科技大学武昌分校

目录 1．课程设计目的 (3) 2．课程设计题目描述和要求 (3) 3．课程设计报告内容.....................................................................3-9 3.1实验名称 (3) 3.2实验目的 (3) 3.3实验器材及主要器件 (3) 3.4数字电子钟基本原理 (4) 3.5数字电子钟单元电路设计、参数计算和器件选择..............................4-8 3.6数字电子钟电路图 (8) 3.7数字电子钟的组装与调试............................................................8-9 4．总结 (9) 参考文献 (10)

1．课程设计目的 ※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； ※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；※提高电路布局﹑布线及检查和排除故障的能力； ※培养书写综合实验报告的能力。 2．课程设计题目描述和要求 （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试； （3）画出框图和逻辑电路图，写出设计、实验总结报告； （4）选做：整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。 3．课程设计报告内容 3.1实验名称 数字电子钟 3.2实验目的 ·掌握数字电子钟的设计、组装与调试方法； ·熟悉集成电路的使用方法。 3.3实验器材及主要器件 （1）74LS48（6片）（2）74LS90（5片）（3）74LS191（1片）（4）74LS00（5片）（5）74LS04（3片）（6）74LS74（1片）（7）74LS2O（2片） （8）555集成芯片（1片） （9）共阴七段显示器（6片）（10）电阻、电容、导线等（若干）

(完整版)数字电路课程设计--数字时钟

《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图

系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。

5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。

数字时钟设计实验报告

电子课程设计题目：数字时钟

数字时钟设计实验报告 设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 电路框图： 图一 数字时钟电路框图 电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器

图二秒脉冲信号发生器 （二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位

数字电子时钟课程设计

数字电子技术基础课程设计报告 班级：姓名: 学号： 一、设计目的 1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。 3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。 4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 6培养书写综合实验报告的能力。 二、设计仪器 1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS08 4 电源电阻电容二极管接地等 三数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性

能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 四设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数