半导体芯片制造中级复习题A

半导体芯片制造中级工复习题

一判断题：

1.单晶是原子或离子沿着三个不同的方向按一定的周期有规则的排列，并沿一致的

晶体学取向所堆垛起来的远程有序的晶体。( √ )

2.迁移率是反映半导体中载流子导电能力的重要参数。掺杂半导体的电导率一方面

取决于掺杂的浓度，另一方面取决于迁移率的大小。同样的掺杂浓度，载流子的迁移率越大，材料的电导率就越高。(√)

3.点缺陷，如空位、间隙原子、反位缺陷、替位缺陷，和由它们构成的复合体。(√)

4.位错就是由范性形变造成的，它可以使晶体内的一原子或离子脱离规则的周期排

列而位移一段距离，位移区与非位移区交界处必有原子的错位，这样产生线缺陷称为位错。(√)

5.抛光片的电学参数包括电阻率，载流子浓度，迁移率，直径、厚度、主参考面等。

(×)

6.液相外延的原理是饱和溶液随着温度的降低产生过饱和结晶。( √ )

7.离子源是产生离子的装臵。（√）

8.半导体芯片制造工艺对水质的要求一般. （×）

9.光致抗蚀剂在曝光前对某些溶剂是可溶的，曝光后硬化成不可溶解的物质，这一

类抗蚀剂称为负性光致抗蚀剂，由此组成的光刻胶称为负性胶。（√）

10.设备、试剂、气瓶等所有物品不需经严格清洁处理，可直接进入净化区。（×）

11.干法腐蚀清洁、干净、无脱胶现象、图形精度和分辨率高。（√）

12.光刻工艺要求掩膜版图形黑白区域之间的反差要低。（×）

13.在半导体集成电路中，各元器件都是制作在同一晶片内。因此要使它们起着预定

的作用而不互相影响，就必须使它们在电性能上相互绝缘。（√）

14.金属剥离工艺是以具有一定图形的光致抗蚀剂膜为掩膜，带胶蒸发或溅射所需的

金属，然后在去除光致抗蚀剂膜的同时，把胶膜上的金属一起去除干净。（√）15.表面钝化工艺是在半导体芯片表面复盖一层保护膜，使器件的表面与周围气氛隔

离。（√）

二选择题

1.下列材料属于N型半导体是AC 。

A 硅中掺有元素杂质磷(P)、砷(As) B．硅中掺有元素杂质硼(B)、铝(Al)

C 砷化镓掺有元素杂质硅(Si)、碲(Te) D．砷化镓中掺元素杂质锌、镉、镁

2.属于绝缘体的正确答案是 B 。

A 金属、石墨、人体、大地

B 橡胶、塑料、玻璃、云母、陶瓷

C 硅、锗、砷化镓、磷化铟

D 各种酸、碱、盐的水溶液

（A ）10、说明构成每个单元所需的基本门和基本单元的集成电路设计过程叫：

A、逻辑设计

B、物理设计

C、电路设计

D、系统设计（ D）11、腐蚀二氧化硅的水溶液一般是用

A、盐酸

B、硫酸

C、硝酸

D、氢氟酸

（D ）12、下列晶体管结构中，在晶体管输出电流很大时常使用的是：

A、单基极条图形

B、双基极条图形

C、基极和集电极引线孔都是马蹄形结构

D、梳状结构

3.位错的形成原因是 C 。

A 位错就是由弹性形变造成的

B 位错就是由重力造成的

C 位错就是由范性形变造成的

D 以上答案都不对

4.硅外延生长工艺包括ABCD 。

A 衬底制备

B 原位HCl腐蚀

C 生长温度，生长压力，生长速度

D 尾气的处理

5.硅外延片的应用包括ABCD 。

A 二极管和三极管

B 电力电子器件；

C 大规模集成电路

D 超大规模集成电路

6.离子注入层的深度主要取决于离子注入的 A。

A 能量

B 剂量

7.离子注入层的杂质浓度主要取决于离子注入的 B 。

A 能量

B 剂量

（ D ）16、从离子源引出的是：

A、原子束

B、分子束

C、中子束

D、离子束

（ B）17、恒定表面源扩散的杂质分布在数学上称为什么分布？

A、高斯函数

B、余误差函数

C、指数函数

D、线性函数（ A ）18、在温度相同的情况下，制备相同厚度的氧化层，分别用干氧，湿氧和水汽氧化，哪个需要的时间最长？

A、干氧

B、湿氧

C、水汽氧化

D、不能确定哪个使用的时间长（D）19、下列说法错误的是：

A、扩散是微观离子的一种热运动方式，运动结果使浓度分布趋于均匀

B、间隙式杂质从一个间隙到相邻位置的运动为间隙式扩散

C、以间隙形式存在于硅中的杂质，主要是那些半径较小的杂质原子

8.Ⅰ号液是 A 过氧化氢清洗液.

A 碱性

B 酸性

C 中性

9.二氧化硅在扩散时能对杂质起掩蔽作用进行 C 扩散。

A 预

B 再

C .选择

10.介质隔离是以绝缘性能良好的电介质作为“隔离墙”来实现电路中各元器件间彼

此电绝缘的一种隔离方法。常用的电介质是 C 层。

A 多晶硅

B 氮化硅

C 二氧化硅

11.光刻工艺是利用感光胶感光后抗腐蚀的特性在半导体晶片表面的掩膜层上

的工艺 A

A 刻制图形 B. 绘制图形 C 制作图形

12.将预先制好的掩膜直接和涂有光致抗蚀剂的晶片表面接触，再用紫外光照射来进

行曝光的方法，称为 A 曝光。

A 接触

B 接近式

C 投影

13.按蒸发源加热方法的不同，真空蒸发工艺可分为： A 蒸发、 B 蒸发、离子

束蒸发等。

A 电阻加热

B 电子束

C 蒸气原子

14.单相3线插座接线有严格规定 A

A “左零”“右火”

B “左火”“右零”

15.人们规定：A电压为安全电压.

A 36伏以下

B 50伏以下

C 24伏以下

三填空题：

1、在扩散之前在硅表面先沉积一层杂质，在整个过程中这层杂质作为扩散的杂质源，

不再有新的杂质补充，这种扩散方式称为：恒定表面源扩散

2、对标准单元设计EDA系统而言，标准单元库应包含以下内容：逻辑单元符号库、

和功能单元库、拓扑单元库、版图单元库。

3、在一个晶圆上分布着许多块集成电路，在封装时将各块集成电路切开时的切口叫

划片槽。

4、大容量可编程逻辑器件分为复杂可编程逻辑器件和现场可编程门阵列。

5、全定制、半定制版图设计中用到的单元库包含符号图、抽象图、线路

图和版图。

6、半导体材料有两种载流子参加导电，具有两种导电类型。一种是电子，另

一种是空穴。

7、半导体材料可根据其性能、晶体结构、结晶程度、化学组成分类。比较通用

的则是根据其化学组成可分为元素半导体、化合物半导体、固溶半

导体三大类。

8、半导体材料的主要晶体结构有金刚石型、闪锌矿型、纤锌矿型。

9、抛光片的质量检测项目包括：几何参数，直径、厚度、主参考面、副参考面、

平整度、弯曲度等；电学参数，电阻率，载流子浓度，迁移率等；晶体质量，晶向，位错密度。

10、外延生长方法比较多，其中主要的有化学气相外延、液相外延、

金属有机化学气相外延、分子束外延、原子束外延、固相外延等。

11、离子注入是借其动能强行进入靶材料中的一个非平衡物理过程。

12、半导体中的离子注入掺杂是把掺杂剂离子加速到的需要的能量，

直接注入到半导体晶片中，并经适当温度的退火处理。

13、空气中的一个小尘埃将影响整个芯片的完整性、成品率，并影响其电学

性能和可靠性，所以半导体芯片制造工艺需在超净厂房内进行。

14、在白光照射二氧化硅时，不同的厚度有不同的干涉色。

15、在半导体工艺中，硫酸常用于去除光刻胶和配制洗液等。

16、化学清洗中是利用硝酸的强酸性和强氧化性将吸附在硅片表面的杂质

除去。

17、用肉眼或显微镜可观察二氧化硅的以下质量：颜色是否均匀、结构是否

致密；表面无斑点、无白雾、不发花；表面无裂纹、无针孔。

18、腐蚀V形槽一般采用各向异性的湿法化学腐蚀方法.

19、光刻工艺一般都要经过涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等

步骤。

20、工艺人员完成工艺操作后要认真、及时填写工艺记录，做到记录内容详细、

真实、完整、书写工整、数据准确。

四综合题

1.衬底清洗过程包括哪几个步骤？有什么作用？

答：（1）擦洗表面的大块污物；（2）浸泡；（3）化学腐蚀；（4）水清洗；（5）干燥。作用：（略）

2.什么是离子？

答：原子（原子团）、分子（分子团）失去或获得电子后所形成的带电粒子称为离子3.操作人员的质量职责是什么？

答：操作人员的质量职责是：（1）按规定接受培训考核，以达到所要求的技能、能力和知识；（2）严格按工艺规范和工艺文件进行操作，对工艺质量负责；（3）按规定填写质量记录，对其准确性、完整性负责；（4）做好所使用的仪器、设备、工具的日常维护保养工作；（6）对违章作业造成的质量事故负直接责任。

4.为什么说洁净技术是半导体芯片制造过程中的一项重要技术？

答：半导体芯片制造，尤其是随着高度集成复杂电路和微波器件的发展，要求获得细线条、高精度、大面积的图形，各种形式的污染都将严重影响半导体芯片成品率和可靠性。生产中的污染，除了由于化学试剂不纯、气体纯化不良、去离子质量不佳引入之外，环境中的尘埃、杂质及有害气体、工作人员、设备、工具、日用杂品等引入的尘埃、毛发、皮屑、油脂、手汗、烟雾等都是重要汚染来源。例如，PN结

离子沾污表面污染上尘埃、皮屑、油脂等将引起反向漏电或表面沟道，手汗引起的N

a

会使MOS器件阈值电压飘移，甚至导致晶体管电流放大系数不稳定，空气中尘埃的沾污将引起器件性能下降，以致失效；光刻涂胶后尘埃的沾污将使二氧化硅层形成针孔或小岛；大颗粒尘埃附着在光刻胶表面，会使掩膜版与芯片间距不一致，使光刻图形模糊；高温扩散过程中，附着在硅片上的尘埃将引起局部掺杂和快速扩散，使结特性变坏。所以洁净技术是半导体芯片制造过程中的一项重要技术。

5、对于大尺寸的MOS管版图设计，适合采用什么样的版图结构？简述原因。

答：(1)S管的版图一般采用并联晶体管结构。

采用并联晶体管结构后，可共用源区和漏区，使得在同样宽长比的情况下，漏区和源区的面积被减小，并因此使得器件源极和漏极的PN结电容被减小，对提高电路的动态性能很有好处。

(2)寸器件在版图设计时还采用折叠的方式减小一维方向上的尺寸。

因为器件的尺寸大，即叉指的个数较多，如果采用简单并列的方式，将由于叉指到信号引入点的距离不同引起信号强度的差异。同时，由于在一维方向上的工艺离散性，也将导致最左端的叉指和最右端的叉指所对应的并联器件在参数和结构上产生失配。

6、集成电路封装有哪些作用？

答：(1)机械支撑和机械保护作用。

(2)传输信号和分配电源的作用。

(3)热耗散的作用。

(4)环境保护的作用。

7、什么叫光刻？光刻工艺质量的基本要求是什么？

答：光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。

对光刻工艺质量的基本要求是：刻蚀的图形完整、尺寸准确、边缘整齐、线条

陡直；图片内无小岛、不染色、腐蚀干净；图形套合十分准确；介质膜或金属膜上无针孔；硅片表面清洁、不发花、无残留的被腐蚀物质。

8、叙述H 2还原SiCl 4外延的原理，写出化学方程式。

答：在气相外延生长过程中，首先是反应剂输运到衬底表面；接着是它在衬底便面发生反应释放出硅原子，硅原子按衬底晶向成核，长大成为单晶层。化学方程式如下：

4224SiCl H Si HCl +→+

9、集成电容主要有哪几种结构？

答：①金属-绝缘体-金属（MIM ）结构；

②多晶硅/金属-绝缘体-多晶硅结构；

③金属叉指结构；

④PN 结电容；

⑤MOS 电容。

半导体器件物理与工艺复习题(2015)

半导体器件物理复习题 第二章： 1） 带隙：导带的最低点和价带的最高点的能量之差，也称能隙。 物理意义：带隙越大，电子由价带被激发到导带越难，本征载流子浓度就越低，电导率也就越低 2）什么是半导体的直接带隙和间接带隙？ 其价带顶部与导带最低处发生在相同动量处(p ＝0)。因此，当电子从价带转换到导带时，不需要动量转换。这类半导体称为直接带隙半导体。 3）能态密度：能量介于E ～E+△E 之间的量子态数目△Z 与能量差△E 之比 4）热平衡状态：即在恒温下的稳定状态.(且无任何外来干扰,如照光、压力或电场). 在恒温下,连续的热扰动造成电子从价带激发到导带，同时在价带留下等量的空穴.半导体的电子系统有统一的费米能级,电子和空穴的激发与复合达到了动态平衡，其浓度是恒定的，载流子的数量与能量都是平衡。即热平衡状态下的载流子浓度不变。 5）费米分布函数表达式？ 物理意义：它描述了在热平衡状态下,在一个费米粒子系统（如电子系统）中属于能量E 的一个量子态被一个电子占据的概率。 6 本征半导体价带中的空穴浓度： 7）本征费米能级Ei ：本征半导体的费米能级。在什么条件下，本征Fermi 能级靠近禁带的中央：在室温下可以近似认为费米能级处于带隙中央 8） 本征载流子浓度n i : 对本征半导体而言，导带中每单位体积的电子数与价带每单位体积的空穴数相同,即浓度相同，称为本征载流子浓度，可表示为n ＝p ＝n i . 或：np=n i 2 9) 简并半导体：当杂质浓度超过一定数量后，费米能级进入了价带或导带的半导体。 10) 非简并半导体载流子浓度 : 且有: n p=n i 2 其中: n 型半导体多子和少子的浓度分别为: p 型半导体多子和少子的浓度分别为: 第三章： 1）迁移率：是指载流子（电子和空穴）在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度的快慢的量度，运动得越快，迁移率越大。定义为： 2）漂移电流: 载流子在热运动的同时，由于电场作用而产生的沿电场力方向的定向运动称作漂移运动。所构成的电流为漂移电流。定向运动的平均速度叫做漂移速度。在弱电场下，载流子的漂移速度v 与电场强度E 成正比, 定义为： m q c τμ =

《集成电路工艺原理(芯片制造)》课程 试题2016

一、填空题（30分=1分*30）10题/章 晶圆制备 1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。 3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。 4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。 6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。 7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。 8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。 9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。 氧化 10．二氧化硅按结构可分为（）和（）或（）。 11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。 12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。 13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。 14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。 17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。 18．热氧化的目标是按照（）要求生长（）、（）的二氧化硅薄膜。19．立式炉的工艺腔或炉管是对硅片加热的场所，它由垂直的（石英工艺腔）、（加热器）和（石英舟）组成。 淀积 20．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。 21．淀积膜的过程有三个不同的阶段。第一步是（晶核形成），第二步是（聚焦成束），第三步是（汇聚成膜）。 22．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。 23．在外延工艺中，如果膜和衬底材料（相同），例如硅衬底上长硅膜，这样的膜生长称为（同质外延）；反之，膜和衬底材料不一致的情况，例如硅衬底上长氧化铝，则称为（异质外延）。

半导体芯片制造工：半导体芯片制造高级工考点(最新版).doc

半导体芯片制造工：半导体芯片制造高级工考点（最 新版） 考试时间：120分钟 考试总分：100分 遵守考场纪律，维护知识尊严，杜绝违纪行为，确保考试结果公正。 1、问答题 洁净区工作人员应注意些什么？ 本题答案： 2、单项选择题 变容二极管的电容量随（ ）变化。A.正偏电流 B.反偏电压 C.结温 本题答案： 3、问答题 什么叫晶体缺陷？ 本题答案： 4、单项选择题 在低温玻璃密封工艺中，常用的运载剂由2％（质量比）的硝化纤维素溶解于98％（质量比）的醋酸异戊酯或松油醇中制得，再将20％的运载剂与（ ）的玻璃料均匀混合，配成印刷浆料。A.80％～90％ B.10％～20％ C.40％-50％ 本题答案： 5、单项选择题 姓名：________________ 班级：________________ 学号：________________ --------------------密----------------------------------封 ----------------------------------------------线----------------------

厚膜元件烧结时，浆料中的固体颗粒由接触到结合、自由表面的收缩、空隙的排除、晶体缺陷的消除等都会使系统的自由能（），从而使系统转变为热力学中更稳定的状态。A.降低 B.升高 C.保持不变 本题答案： 6、填空题 热分解化学气相淀积二氧化硅是利用（）化合物，经过热分解反应，在基片表面淀积二氧化硅。 本题答案： 7、填空题 杂质原子在半导体中的扩散机理比较复杂，但主要可分为（）扩散和（ ）扩散两种。 本题答案： 8、单项选择题 非接触式厚膜电路丝网印刷时，丝网与基片之间有一定的距离，称为间隙，通常为（）。A.小于0.1mm B.0.5～2.0mm C.大于2.0mm 本题答案： 9、填空题 禁带宽度的大小决定着（）的难易，一般半导体材料的禁带宽度越宽，所制作的半导体器件中的载流子就越不易受到外界因素，如高温和辐射等的干扰而产生变化。 本题答案： 10、单项选择题 双极晶体管的1c7r噪声与（）有关。A.基区宽度 B.外延层厚度 C.表面界面状态 本题答案： 11、单项选择题

半导体器件物理试题

1.P-N结雪崩击穿、隧道击穿和热击穿的原理 2.简述晶体管开关的原理 3.简述晶体管4个频率参数的定义并讨论它们之间的大小关系 4.简述弗仑克耳缺陷和肖特基缺陷的特点、共同点和关系 5.以NPN型晶体管为例，试论述晶体管在不同工作模式下基区少数载流子分 布特征及与晶体管输出特性间的关系 6.请阐述MOSFET的基本结构并结合示意图说明在不同外置电压情况下其工 作状态和输出特性 7.叙述非平衡载流子的产生和复合过程，并描述影响非平衡载流子寿命的因素 8.论述在外加直流电压下P-N结势垒的变化、载流子运动以及能带特征 9.试叙述P-N结的形成过程以及P-N结外加电压时其单向导电特征 10.何谓截止频率、特征频率及振荡频率，请叙述共发射极短路电流放大系数与 频率间的关系 11.请叙述晶体管四种工作模式并分析不同模式下基区少数载流子的分布特征 12.请画出P型半导体理想MOS的C-V曲线，并叙述曲线在不同外加电信号作 用下的曲线特征及原因 13.影响MOS的C-V特性的因素有哪些？它们是如何影响C-V曲线的 14.MOS中硅-二氧化硅，二氧化硅层中有哪些影响器件性能的不利因素 15.介绍MIS结构及其特点，并结合能带变化论述理想MIS结构在加不同偏压 时半导体表面特征 16.晶体管具备放大能力须具备哪些条件 17.饱和开关电路和非饱和开关电路的区别（各自有缺点）是什么 18.简述势垒区正负空间电荷区的宽度和该区杂质浓度的关系 19.结合能带图简述绝缘体、半导体及导体的导电能力 20.说明晶体管具有电信号放大能力的条件并画出不同情况下晶体管的输入输 出曲线并描述其特征 21.请画图并叙述晶体管电流放大系数与频率间的关系 22.请画出MOSFET器件工作中的输出特性及转移特性曲线并描述其特征 23.请叙述双极型晶体管和场效应晶体管的工作原理及区别 24.画出CMOS倒相器的工作图并叙述其工作原理 25.提高双极型晶体管功率增益的途径有哪些 26.请描述双极型晶体管大电流特性下的三个效应 27.画出共基极组态下的晶体管输入及输出特性曲线

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active component有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性

22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI） 第一章半导体产业介绍 1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分) 集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。集成电路芯片/元件数产业周期 无集成 1 1960年前 小规模(SSI) 2到50 20世纪60年代前期 中规模(MSI) 50到5000 20世纪60年代到70年代前期 大规模(LSI) 5000到10万 20世纪70年代前期到后期 超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在 2. 写出IC 制造的５个步骤？(15分)

半导体工艺流程

1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即米用无机酸将其氧化去除，最后用超纯水进行清洗，如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2 T SiO2

3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的方法就

半导体器件物理复习题

半导体器件物理复习题 一． 平衡半导体： 概念题： 1. 平衡半导体的特征（或称谓平衡半导体的定义） 所谓平衡半导体或处于热平衡状态的半导体，是指无外界（如电压、电场、磁场或温度梯度等）作用影响的半导体。在这种情况下，材料的所有特性均与时间和温度无关。 2. 本征半导体： 本征半导体是不含杂质和无晶格缺陷的纯净半导体。 3. 受主（杂质）原子： 形成P 型半导体材料而掺入本征半导体中的杂质原子（一般为元素周期表中的Ⅲ族元素）。 4. 施主（杂质）原子： 形成N 型半导体材料而掺入本征半导体中的杂质原子（一般为元素周期表中的Ⅴ族元素）。 5. 杂质补偿半导体： 半导体中同一区域既含受主杂质又含施主杂质的半导体。 6. 兼并半导体： 对N 型掺杂的半导体而言，电子浓度大于导带的有效状态密度， 费米能级高于导带底（0F c E E ->）；对P 型掺杂的半导体而言，空穴浓度大于价带的有效状态密度。费米能级低于价带顶（0F v E E -<）。

7. 有效状态密度： 在导带能量范围（ ~c E ∞ ）内，对导带量子态密度函数 导带中电子的有效状态密度。 在价带能量范围（ ~v E -∞） 内，对价带量子态密度函数 8. 以导带底能量c E 为参考，导带中的平衡电子浓度： 其含义是：导带中的平衡电子浓度等于导带中的有效状态密度乘以能量为导带低能量时的玻尔兹曼分布函数。 9. 以价带顶能量v E 为参考，价带中的平衡空穴浓度： 其含义是：价带中的平衡空穴浓度等于价带中的有效状态密度乘以能量为价带顶能量时的玻尔兹曼分布函数。 10.

11. 12. 13. 14. 本征费米能级Fi E ： 是本征半导体的费米能级；本征半导体费米能级的位置位于禁带 带宽度g c v E E E =-。？ 15. 本征载流子浓度i n ： 本征半导体内导带中电子浓度等于价带中空穴浓度的浓度 00i n p n ==。硅半导体，在300T K =时，1031.510i n cm -=?。 16. 杂质完全电离状态： 当温度高于某个温度时，掺杂的所有施主杂质失去一个电子成为带正电的电离施主杂质；掺杂的所有受主杂质获得一个电子成为带负电的电离受主杂质，称谓杂质完全电离状态。 17. 束缚态： 在绝对零度时，半导体内的施主杂质与受主杂质成电中性状态称谓束缚态。束缚态时，半导体内的电子、空穴浓度非常小。 18. 本征半导体的能带特征： 本征半导体费米能级的位置位于禁带中央附近，且跟温度有关。如果电子和空穴的有效质量严格相等，那么本征半导体费米能级

半导体工艺半导体制造工艺试题库1 答案

一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括 下种 、 缩颈 、放肩、 等径生长 和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。 4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以 间隙式 （空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为 快扩散 （快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合 高斯分布函数 ； 而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合 余误差分布函数 。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有 电子束退火 、 离子束退火 、 激光退火 。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在 尾部 （头部或尾部）；若K 0＜1，则杂质分凝后集中在 头部 （同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为 掺氯氧化 。 11、在二氧化硅的热氧化方法中，氧化速度最快的是 干氧氧化 方法。 12、氢氧合成氧化设备中，两个重要的保险装置是 氢气流量保险装置 和 温度保险装置 。 13、工艺中常用的测量二氧化硅厚度的方法有 比色法 和 椭圆偏振光法 。 14、固态源硼扩散中常用的硼源是 氮化硼 ，常用的液态磷源是 三氯氧磷 。 15、箱法扩散在工艺中重要用来进行TTL 电路 隐埋层 的锑扩散。 二、选择题（每题2分，单项多项均有，计12分） 1、 在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ） （A ）疏松 （B ）紧密 （C ）视磷元素剂量而言 2、 在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ） （A ） 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 （B ） 进入洁净区前先在风淋室风淋30秒，然后才能进入。 （C ） 每周洗工作服，洗澡、理发、剪指甲，不用化妆品。 （D ） 与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ） （A ）离子源 （B ）质量分析器 （C ）扫描器 （D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ） （A ）淀积温度比较低 （B ）吸附不会影响淀积速度 （C ）淀积材料可以直接淀积在单晶基片上 （D ）样品本身不参与化学反应 5、 工艺中消除沟道效应的措施有（A 、B 、C 、D ） （A ）增大注入剂量 （B ）增大注入速度 （C ）增加靶温 （D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ） （A ）硼酸三甲脂 （B ）硼酸三丙脂 （C ）三溴化硼 （D ）三氯氧磷 三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。 （ R ） 2、筛选器是用来去除杂质离子的设备。 （ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。 （ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。 （ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。 （ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。 （ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。 （ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。 （ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。 （ R ） 10、用四探针法可以测试扩散后的结深。 （ R ） 四、名词解释（每题5分，计20分） 1、杂质分凝 答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的 装 订 班级 姓名 学号 成绩 － 学年第 学期 半导 第 学期 半导体制造工艺 半 导体制造工艺

半导体器件物理复习

第一章 1、费米能级和准费米能级 费米能级：不是一个真正的能级，是衡量能级被电子占据的几率的大小的一个标准，具有决定整个系统能量以及载流子分布的重要作用。 准费米能级：是在非平衡状态下的费米能级，对于非平衡半导体，导带和价带间的电子跃迁失去了热平衡，不存在统一费米能级。就导带和价带中的电子讲，各自基本上处于平衡态，之间处于不平衡状态，分布函数对各自仍然是适应的，引入导带和价带费米能级，为局部费米能级，称为“准费米能级”。 2、简并半导体和非简并半导体 简并半导体：费米能级接近导带底(或价带顶)，甚至会进入导带(或价带)，不能用玻尔兹曼分布，只能用费米分布 非简并半导体：半导体中掺入一定量的杂质时，使费米能级位于导带和价带之间3、空间电荷效应 当注入到空间电荷区中的载流子浓度大于平衡载流子浓度和掺杂浓度时，则注入的载流子决定整个空间电荷和电场分布，这就是空间电荷效应。在轻掺杂半导体中，电离杂质浓度小，更容易出现空间电荷效应，发生在耗尽区外。 4、异质结 指的是两种不同的半导体材料组成的结。 5、量子阱和多量子阱 量子阱：由两个异质结或三层材料形成，中间有最低的E C和最高的E V，对电子和空穴都形成势阱，可在二维系统中限制电子和空穴 当量子阱由厚势垒层彼此隔开时，它们之间没有联系，这种系统叫做多量子阱 6、超晶格 如果势垒层很薄，相邻阱之间的耦合很强，原来分立的能级扩展成能带(微带)，能带的宽度和位置与势阱的深度、宽度及势垒的厚度有关，这种结构称为超晶格。 7、量子阱与超晶格的不同点 a.跨越势垒空间的能级是连续的 b.分立的能级展宽为微带 另一种形成量子阱和超晶格的方法是区域掺杂变化 第二章 1、空间电荷区的形成机制 当这两块半导体结合形成p-n结时，由于存在载流子浓度差，导致了空穴从p区到n 区，电子从n区到p区的扩散运动。对于p区，空穴离开后，留下了不可动的带负电的电离受主，这些电离受主，没有正电荷与之保持电中性，所以在p-n结附近p 区一侧出现了一个负电荷区。同理，n区一侧出现了由电离施主构成的正电荷区，这些由电离受主和电离施主形成的区域叫空间电荷区。 2、理想p-n结 理想的电流-电压特性所依据的4个假设： a.突变耗尽层近似 b.玻尔兹曼统计近似成立 c.注入的少数载流子浓度小于平衡多数载流子浓度 d.在耗尽层内不存在产生-复合电流3、肖克莱方程（即理想二极管定律） 总电流之和J=J p+J n=J0[exp(qV kT )?1]，其中J0=qD p0n i2 L p N D +qD n n i2 L n N A 肖克莱方程准确描述了在低电流密度下p-n结的电流-电压特性，但也偏离理想情形，原因：a耗尽层载流子的产生和复合b在较小偏压下也可能发生大注入c串联电阻效应d载流子在带隙内两个状态之间的隧穿表面效应 4、p-n结为什么是单向导电 在正向偏压下，空穴和电子都向界面运动，使空间电荷区变窄，电流可以顺利通过。在反向偏压下，空穴和电子都向远离界面的方向运动，使空间电荷区变宽，电流不能流过，反向电压增大到一定程度时，反向电流将突然增大，电流会大到将PN结烧毁，表现出pn结具有单向导电性。 5、扩散电容和势垒电容 扩散电容：p-n结正向偏置时所表现出的一种微分电容效应 势垒电容：当p-n结外加电压变化时，引起耗尽层的电荷量随外加电压而增多或减少，耗尽层宽窄变化所等效的电容称为势垒电容。 6、击穿的机制 击穿仅发生在反向偏置下 a.热击穿：在高反向电压下，反向电流引起热损耗导致结温增加，结温反过来又增加了反向电流，导致了击穿 b.隧穿:在强电场下，由隧道击穿，使电子从价带越过禁带到达导带所引起的一种击穿现象 c.雪崩倍增：当p-n结加的反向电压增加时，电子和空穴获得更大的能量，不断发生碰撞，产生电子空穴对。新的载流子在电场的作用下碰撞又产生新的电子空穴对，使得载流子数量雪崩式的增加，流过p-n结的电流急剧增加，导致了击穿 6、同型异质结和反型异质结 同型异质结：两种不同的半导体材料组成的结，导电类型相同 异型异质结：两种不同的半导体材料组成的结，导电类型不同 8、异质结与常规的p-n结相比的优势 异质结注入率除了与掺杂比有关外，还和带隙差成指数关系，这点在双极晶体管的设计中非常关键，因为双极晶体管的注入比与电流增益有直接的关系，异质结双极晶体管(HBT)运用宽带隙半导体材料作为发射区以减小基极电流 第三章 1、肖特基二极管 肖特基二极管是一种导通电压降较低，允许高速切换的二极管，是利用肖特基势垒特性而产生的电子元件，一般为0.3V左右，且具有更好的高频特性 优点：其结构给出了近似理想的正向I-V曲线，其反向恢复时间很短，饱和时间大为减少，开关频率高。正向压降低，工作在0.235V 缺点：其反向击穿电压较低及方向漏电流偏大 2、肖特基二极管和普通二极管相比 优：开关频率高，正向电压降低缺：击穿电压低，反向电流大 3、欧姆接触 欧姆接触定义为其接触电阻可以忽略的金属-半导体接触 它不产生明显的附近阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变，重掺杂的p-n结可以产生显著的隧道电流，金属和半导体接触时，如果半导体掺杂浓度很高，则势垒区宽度变得很薄，电子也要通过隧道效应贯穿势垒产生相当大的隧道流，甚至超过热电子发射电流而成为电流的主要成分。当隧道电流占主导地位时，它的接触电阻可以很小，可以用作欧姆接触。 制造欧姆接触的技术：a.建立一个更重掺杂的表面层 b.加入一个异质结，附加一个小带隙层材料、同种类型半导体的高掺杂区 4、整流接触 肖特基势垒是指具有整流特性的金属-半导体接触面（形成阻挡层），如同二极管具有整流特性。肖特基势垒相较于PN接面最大的区别在于具有较低的接面电压，以及在金属端具有相当薄的耗尽层宽度。 5、区别金属-半导体接触的电流输运主要依靠多子，而p-n结主要依靠少数载流子完成电流输运 第四章 1、MIS的表面电场效应 当VG=0时，理想半导体的能带不发生弯曲，即平带状态，在外加电场作用下，在半导体表面层发生的物理现象，主要在载流子的输运性质的改变。表面势及空间电荷区的分布随电压VG而变化。归纳为三种情况：积累，耗尽，反型。对于p型半导体 多子积累：当金属板加负电压时，半导体表面附近价带顶向上弯曲并接近于费米能级，对理想的MIS电容，无电流流过，所以费米能级保持水平。因为载流子浓度与能量差呈指数关系，能带向上弯曲使得多数载流子（空穴）在表面积累 耗尽：当施加小的正电压时，能带向下弯曲，多数载流子耗尽 反型：施加更大的正电压，能带更向下弯曲，以致本征费米能级和费米能级在表面附近相交，此时表面的电子（少数载流子）数大于空穴数，表面反型 2、解释MIS的C-V曲线图 高低频的差异是因为少数载流子的积累 a.低频时，左侧为空穴积累时的情形，有大的半导体微分电容，总电容接近于绝缘体电容；当负电压降为零时，为平带状态；进一步提高正向电压，耗尽区继续扩展，可将其看作是与绝缘体串联的、位于半导体表面附近的介质层，这将导致总电容下降，电容在达到一个最小值后，随电子反型层在表面处的形成再次上升，强反型时，电荷的增量不再位于耗尽层的边界处，而是在半导体表面出现了反型层导致了大的电容。 b.高频时，强反型层在φs≈2φB处开始，一旦强反型发生。耗尽层宽度达到最大，当能带弯曲足够大，使得φs=2φB时，反型层就有效的屏蔽了电场向半导体内的进一步渗透，即使是变化缓慢的静态电压在表面反型层引发附加电荷，高频小信号对于少数载流子而言变化也是很快的。增量电荷出现在耗尽层的边缘上 第五章 1、三种接法共基、共射、共集 2、四种工作状态 放大：发射极正偏，集电极反偏饱和：都正偏 截止：都反偏发向：发射极反偏，集电极正偏 3、Kirk效应（基区展宽效应） 在大电流状态下，BJT的有效基区随电流密度增加而展宽，准中性基区扩展进入集电区的现象，称为Kirk效应 产生有效基区扩展效应的机构主要是大电流时集电结N?侧耗尽区中可移动电荷中和离化的杂质中心电荷导致空间电荷区朝向远离发射结方向推移。 4、厄尔利效应（基区宽度调制效应） 当双极性晶体管（BJT）的集电极－发射极电压VCE改变，基极－集电极耗尽宽度WB-C（耗尽区大小）也会跟着改变。此变化称为厄利效应 5、发射区禁带宽度变窄 在重掺杂情况下，杂质能级扩展为杂质能带，当杂质能带进入了导带或价带，并相连在一起，就形成了新的简并能带，使能带的状态密度发生变化，简并能带的尾部伸入禁带，导致禁带宽度减小，这种现象称为禁带变窄效应。

硅工艺-《集成电路制造技术》课程-试题

晶圆制备 1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。 2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。 3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。 4．晶圆制备的九个工艺步骤分别是整型、定向、标识。 5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111）。 6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有确定晶向的）并且（被掺杂成p型或n型）的固体硅锭。 7．CZ直拉法的目的是（实现均匀掺杂的同时，并且复制仔晶的结构，得到合适的硅锭直径）。影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。 8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。 9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。 10.晶片需要经过切片、磨片、抛光后，得到所需晶圆。 氧化 10．二氧化硅按结构可分为（）和（）或（）。 11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。 12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。 13．用于热氧化工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。 14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。 15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。 16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（蒸发）、退火和合金。 17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。 18．卧式炉的工艺腔或炉管是对硅片加热的场所，它由平卧的（石英工艺腔）、（加热器）和（石英舟）组成。淀积 19．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。 20．淀积膜的过程有三个不同的阶段。第一步是（晶核形成），第二步是（聚焦成束），第三步是（汇聚成膜）。21．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。 22．在外延工艺中，如果膜和衬底材料（相同），例如硅衬底上长硅膜，这样的膜生长称为（同质外延）；反之，膜和衬底材料不一致的情况，例如硅衬底上长氧化铝，则称为（异质外延）。 23．化学气相淀积是通过（）的化学反应在硅片表面淀积一层（）的工艺。硅片表面及其邻近的区域被（）来向反应系统提供附加的能量。 金属化 24．金属按其在集成电路工艺中所起的作用，可划分为三大类：（）、（）和（）。 25．气体直流辉光放电分为四个区，分别是：无光放电区、汤生放电区、辉光放电区和电弧放电区。其中辉光放电区包括前期辉光放电区、（）和（），则溅射区域选择在（）。 26．集成电路工艺中利用溅射现象主要用来（），还可以用来（）。 27．对芯片互连的金属和金属合金来说，它所必备一些要求是：（导电率）、高黏附性、（淀积）、（平坦化）、可靠性、抗腐蚀性、应力等。 28．在半导体制造业中，最早的互连金属是（铝），在硅片制造业中最普通的互连金属是（铜），。 29．写出三种半导体制造业的金属和合金（Al ）、（Cu ）和（铝铜合金）。 30．阻挡层金属是一类具有（高熔点）的难熔金属，金属铝和铜的阻挡层金属分别是（W ）和（W ）。 31．被用于传统和双大马士革金属化的不同金属淀积系统是：（）、（）、（）和铜电镀。 32．溅射主要是一个（）过程，而非化学过程。在溅射过程中，（）撞击具有高纯度的靶材料固体平板，按物理过程撞击出原子。这些被撞击出的原子穿过（），最后淀积在硅片上。 平坦化 33．缩略语PSG、BPSG的中文名称分别是（）、（）。 34．列举硅片制造中用到CMP的几个例子：（）、LI氧化硅抛光、（）、（）、钨塞抛光和双大马士革铜抛光。 35．终点检测是指（CMP设备）的一种检测到平坦化工艺把材料磨到一个正确厚度的能力。两种最常用的原位终点检测技术是（电机电流终点检测）和（光学终点检测）。 36．硅片平坦化的四种类型分别是（平滑）、部分平坦化、（局部平坦化）和（全局平坦化）。 37．传统的平坦化技术有（）、（）和（）。

半导体的生产工艺流程

半导体的生产工艺流程 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型 鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统 中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆 放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人 员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使 用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔

半导体制造工艺流程

半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或

是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺

半导体芯片制造工国家职业标准

半导体芯片制造工国家职业标准 1.职业概况 1.1职业名称 半导体芯片制造工。 1.2职业定义 使用设备制造半导体分立器件、集成电路芯片的人员。 1.3职业等级 本职业共设四个等级，分别为初级（国家职业资格五级）、中级（国家职业资格四级）、高 级（国家职业资格三级）、技师（国家职业资格二级）。 1.4职业环境 室内、常温、或高温。 1.5职业能力特征 身体健康、反应灵敏。 1.6基本文化程度 高中毕业。 1.7培训要求 1.7.1培训期限 全日制职业学校教育，根据其培养目标和教学计划确定。晋级培训期限：初级培训时间不少于400标准学时；中级培训时间不少于300标准学时；高级培训时间不少于150标准学时；技师培训时间不少于150标准学时。 1.7.2培训教师 培训中级、高级人员的教师应具有本职业技师以上职业资格或具有中、高级职称的专业技术人员担任；技师的培训教师由具有本职业高级技师以上职业资格或具有相应资格的高级职称的专业技术人员担任。 1.7.3培训场地要求 标准教室及具备必要实验设备的实践场所。 1.8鉴定要求 1.8.1适用对象 从事或准备从事本职业的人员。 1.8.2申报条件 ——初级（具备以下条件之一者） （1）经本职业初级正规培训达规定标准学时数，并取得毕（结）业证书。 （2）在本职业连续见习工作2年以上。 （3）本职业学徒期满。 ——中级（具备以下条件之一者）

（1）取得本职业初级职业资格证书后，连续从事本职业工作3年以上，经本职业中级正规培训达规定标准学时数，并取得毕（结）业证书。 （2）取得本职业初级职业资格证书后，连续从事本职业工作5年以上。 （3）连续从事本职业工作7年以上。 （4）取得经劳动保障行政部门审核认定的，以中级技能为培养目标的中等以上职业学校本职业（专业）毕业证书。 ——高级（具备以下条件之一者） （1）取得本职业中级职业资格证书后，连续从事本职业工作4年以上，经本职业高级正规培训达规定标准学时数，并取得毕（结）业证书。 （2）取得本职业中级职业资格证书后，连续从事本职业工作7年以上。 （3）取得高级技工学校或经劳动保障行政部门审核认定的，以高级技能为培养目标的高等职业学校本职业（专业）证书。 （4）取得本职业中级职业资格证书的大专以上专业或相关专业毕业生，并连续从事本职业工作2年以上。 ——技师（具备以下条件之一者） （1）取得本职业高级职业资格证书后，连续从事本职业工作5年以上，经本职业技师正规培训达规定标准学时数，并取得毕（结）业证书。 （2）取得本职业高级职业资格证书后，连续从事本职业工作8年以上。 （3）高级技工学校本职业毕业生，连续从事本职业工作满2年。 1.8.3鉴定方式 本职业鉴定分理论知识考试和技能操作考核，理论知识考试采用笔试方式，技能操作考核采用现场实际操作方式进行。两项考试（考核）均采用百分制，皆达60分以上者为合格。技师鉴定还须通过综合评审。 1.8.4考评人员与考生配比 理论知识考试按1:15，但每个考场不少于2个考评员；技能操作考核按1:（3～5）。 1.8.5鉴定时间 理论知识考试为90～120分钟；技能操作考核为150～180分钟。 1.8.6鉴定场所及要求 理论知识考试在标准教室里；技能操作考核在半导体芯片制造厂的相关工序，并备有相关工序考核必需的材料。 2.基本要求 2.1职业道德 2.1.1职业道德基本知识 2.1.2职业守则 （1）工作热情、主动。 （2）自觉遵守劳动纪律。

半导体工艺试卷及答案

杭州电子科技大学研究生考试卷（B卷）

1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分） 答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分） 答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内 （2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。 （3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分） 答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。 （2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶