当前位置：文档库 › PCB表层铺地前后射频线仿真对比分析

PCB表层铺地前后射频线仿真对比分析

举个例子来说吧。龙芯世纪PCB抄板公司将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）:

图1a：现款0.1016mm的射频线（表层铺地前）

图1b：现款0.35mm的射频线（表层铺地前）

图1：表层为铺过地的PCB

首先将线宽不同的两块板(表层铺地前)由ALLEGRO导入SIWAVE，在目标线上加入50Ω端口。针对不同线宽0.1016mm和0.35mm，我们的仿真结果如图2所示，图中显示的曲线是S21，仿真频率范围为800MHz-1GHz。

图2a：表层为铺地的S21（线宽0.1016mm）

图2b：表层未铺地的S21（线宽0.35mm）图2：表层未铺地的S21

由图中可以看到，在800MHz-1GHz的范围内，仿真的数据展示为小数点后一到两位的数量级，0.35mm的损耗要比0.1016mm的线小一个数量级，这是因为0.35mm的线宽在该板的层叠条件下其特征阻抗接近50Ω。因此间接验证了我们所做的阻抗计算(用线宽约束)是有一定作用的。

接下来我们做了表层铺地后的同样的仿真(800MHz-1GHz)，导入的PCB文件如下图。

图3a：0.1016mm的射频线（表层铺地）

图3b：0.35mm射频线（表层铺地）

图3：表层铺过地的PCB

仿真结果如下图:

图4a：表层铺地后的S21（线宽0.1016mm）

图4b：表层铺地后的S21（线宽0.35mm）图4：表层铺地后的S21

由图中看到，仿真的数据显示，该传输线的线损已经是1-2 dB的数量级了，当然0.35 mm的损耗要明显小于0.1016 mm的。另外一个明显的现象是相对于未铺地的仿真结果，随着频率由800MHz到1GHz的增加，损耗趋大。

我们可以从仿真的结果中得到这样一个结果：

1.射频走线最好按50欧姆走，可以减小线损；

2.表层的铺地事实上是将一部分RF信号能量耦合到了地上，造成了一定的损耗。因此PCB表层的铺地应该有所讲究。尽量远离RF线。工程经验是大于1.5倍的线宽。

射频电路板抗干扰设计

射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有

电路板怎样进行抗干扰设计

电路板怎样进行抗干扰设计? 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。系统抗干扰设计抗干扰问题是现代电路设计中一个很重要的环节，它直接反映了整个系统的性能和工作的可靠性。在飞轮储能系统的电力电子控制中，由于其高压和低压控制信号同时并存，而且功率晶体管的瞬时开关也产生很大的电磁干扰，因此提高系统的抗干扰能力也是该系统设计的一个重要环节。形成干扰的主要原因有如下几点： 1）干扰源，是指产生干扰的元件、设备或信号，用数字语言描述是指du／dt、di／dt大的地方。干扰按其来源可分为外部干扰和内部干扰：外部干扰是指那些与仪表的结构无关，由使用条件和外界环境因素决定的干扰，如雷电、交流供电、电机等；内部干扰是由仪表结构布局及生产工艺决定的，如多点接地造成的电位差引起的干扰、寄生振荡引起的干扰、尖峰或振铃噪声引起的干扰等。 2）敏感器件，指容易被干扰的对象，如微控制器、存贮器、A／D转换、弱信号处理电路等。 3）传播路径，是干扰从干扰源到敏感器件传播的媒介，典型的干扰传播路径是通过导线的传导、电磁感应、静电感应和空间的辐射。抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。其设计一般遵循下列三个原则：抑制噪声源，直接消除干扰产生的原因；切断电磁干扰的传播途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设备之间的噪声耦合；加强受扰设备抵抗电磁干扰的能力，降低噪声敏感度。目前，对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。 1）硬件抗干扰技术的设计。飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声，这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰，它们会对设备和附近的仪表产生影响，影响的程度与其控制系统和设备的抗干扰能力、接线环境、安装距离及接地方法等因素有关。转换器产生的PWM信号是以高速通断DC电压来控制输出电压波形的。急剧的上升或下降的输出电压波包含许多高频分量，这些高频分量就是产生噪声的根源。虽然噪声和谐波都对电子设备运行产生不良影响，但是两者还是有区别的：谐波通常是指50次以下的高频分量，频率为2～3kHz；而噪声却为10kHz甚至更高

实验一：微带天线的设计与仿真

实验一：微带天线的设计与仿真一、实验步骤、仿真结果分析及优化 1、原理分析：本微带天线采用矩形微带贴片来进行设计。假设要设计一个在2.5GHz 附近工作的微带天线。我采用的介质基片， εr= 9.8, h=1.27mm 。理由是它的介电系数和厚度适中，在2.5GHz 附近能达到较高的天线效率。并且带宽相对较高。由公式：2 /1212-?? ? ??+= r r f c W ε=25.82mm 贴片宽度经计算为25.82mm 。 2 /1121212 1-?? ? ?? +-+ += w h r r e εεε=8.889； ()()()()8.0/258.0264.0/3.0412.0+-++=?h w h w h l e e εε ?l=0.543mm ；可以得到矩形贴片长度为： l f c L e r ?-= 22ε=18.08mm 馈电点距上边角的距离z 计算如下： ) 2( cos 2 ) (cos 2)(5010 22z R z G z Y e r in ?===λεπβ 2 20 90W R r λ= （0λ<

计算结果：在这类介质板上，2.5GHz 时候50Ω传输线的宽度为1.212mm 。 2、计算基于ADS 系统的一个比较大的弱点：计算仿真速度慢。特别是在layout 下的速度令人无法承受，所以先在sonnet 下来进行初步快速仿真。判断计算值是否能符合事实。 sonnet 中的仿真电路图如下： S11图象如下：可见，按照公式计算出来的数据大致符合事实上模拟出来的结果。但是发现中心频率发生了偏移，这主要是由于公式中很多的近似引起的。主要的近似是下面公式引起 2 20 90W R r λ= （0λ<

抗干扰设计原则

> 抗干扰设计原则 1.电源线的设计（1）选择合适的电源（2）尽量加宽电源线（3）保证电源线、底线走向和数据传输方向一致（4）使用抗干扰元器件（5）电源入口添加去耦电容（10~100uf） 2.[ 3.地线的设计（1）模拟地和数字地分开（2）尽量采用单点接地（3）尽量加宽地线（4）将敏感电路连接到稳定的接地参考源（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.. 4.元器件的配置（1）不要有过长的平行信号线（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度（4）对pcb板进行分区布局（5）考虑pcb板在机箱中的位置和方向（6）缩短高频元器件之间的引线 4.】 5.去耦电容的配置（1）每10个集成电路要增加一片充放电电容（10uf）（2）引线式电容用于低频，贴片式电容用于高频（3）每个集成芯片要布置一个的陶瓷电容（4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容（5）电容之间不要共用过孔（6）去耦电容引线不能太长 5.— 6.降低噪声和电磁干扰原则（1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）（2）用串联电阻的方法来降低电路信号边沿的跳变速率（3）石英晶振外壳要接地（4）闲置不用的们电路不要悬空（5）时钟垂直于IO线时干扰小（6）尽量让时钟周围电动势趋于零

（7）IO驱动电路尽量靠近pcb的边缘（8）- （9）任何信号不要形成回路（10）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略（11）通常功率线、交流线尽量在和信号线不同的板子上 6.其他设计原则（1）CMOS的未使用引脚要通过电阻接地或电源（2）用RC电路来吸收继电器等原件的放电电流（3）总线上加10k左右上拉电阻有助于抗干扰（4）采用全译码有更好的抗干扰性（5）~ （6）元器件不用引脚通过10k电阻接电源（7）总线尽量短，尽量保持一样长度（8）两层之间的布线尽量垂直（9）发热元器件避开敏感元件（10）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（11）要有良好的地层线，应当尽量从正面走线，反面用作地层线（12）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（13）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。（14）> （15）除了地线，能用细线的不要用粗线。 7.布线宽度和电流一般宽度不宜小于（8mil) 在高密度高精度的pcb上，间距和线宽一般(12mil) 当铜箔的厚度在50um左右时，导线宽度1~(60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意 8.} 9.电源线尽量短，走直线，最好走树形，不要走环形 9.布局 10.首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

RF射频电路设计

RF电路的PCB设计技巧如今PCB的技术主要按电子产品的特性及要求而改变，在近年来电子产品日趋多功能、精巧并符合环保条例。故此，PCB的精密度日高，其软硬板结合应用也将增加。 PCB是信息产业的基础，从计算机、便携式电子设备等，几乎所有的电子电器产品中都有电路板的存在。随着通信技术的发展，手持无线射频电路技术运用越来越广，这些设备(如手机、无线PDA等)的一个最大特点是：第一、几乎囊括了便携式的所有子系统；第二、小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。因此，要设计一个完美的射频电路与音频电路的PCB，以防止并抑制电磁干扰从而提高电磁兼容性就成为一个非常重要的课题。因为同一电路，不同的PCB设计结构，其性能指标会相差很大。尤其是当今手持式产品的音频功能在持续增加，必须给予音频电路PCB布局更加关注.据此本文对手持式产品RF电路与音频电路的PCB的巧妙设计（即包括元件布局、元件布置、布线与接地等技巧）作分析说明。 1、元件布局先述布局总原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象；由实践所知，元器件间最少要有 0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件，另一面则为分立元件。 1.1 把PCB划分成数字区和模拟区任何PCB设计的第一步当然是选择每个元件的PCB摆放位。我们把这一步称为“布板考虑“。仔细的元件布局可以减少信号互连、地线分割、噪音耦合以及占用电路板的面积。电磁兼容性要求每个电路模块PCB设计时尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力，因此，元器件的布局还直接影响到电路本身的干扰及抗干扰能力，这也直接关系到所设计电路的性能。

射频电路PCB的设计技巧

射频电路PCB的设计技巧摘要：针对多层线路板中射频电路板的布局和布线，根据本人在射频电路PCB设计中的经验积累，总结了一些布局布线的设计技巧。并就这些技巧向行业里的同行和前辈咨询，同时查阅相关资料，得到认可，是该行业里的普遍做法。多次在射频电路的PCB设计中采用这些技巧，在后期PCB的硬件调试中得到证实，对减少射频电路中的干扰有很不错的效果，是较优的方案。关键词：射频电路；PCB；布局；布线由于射频(RF)电路为分布参数电路，在电路的实际工作中容易产生趋肤效应和耦合效应，所以在实际的PCB设计中，会发现电路中的干扰辐射难以控制，如：数字电路和模拟电路之间相互干扰、供电电源的噪声干扰、地线不合理带来的干扰等问题。正因为如此，如何在PCB的设计过程中，权衡利弊寻求一个合适的折中点，尽可能地减少这些干扰，甚至能够避免部分电路的干涉，是射频电路PCB设计成败的关键。文中从PCB的LAYOUT角度，提供了一些处理的技巧，对提高射频电路的抗干扰能力有较大的用处。 1 RF布局这里讨论的主要是多层板的元器件位置布局。元器件位置布局的关键是固定位于RF路径上的元器件，通过调整其方向，使RF路径的长度最小，并使输入远离输出，尽可能远地分离高功率电路和低功率电路，敏感的模拟信号远离高速数字信号和RF信号。在布局中常采用以下一些技巧。 1．1 一字形布局 RF主信号的元器件尽可能采用一字形布局，如图1所示。但是由于PCB板和腔体空间的限制，很多时候不能布成一字形，这时候可采用L形，最好不要采用U字形布局(如图2所示)，有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少1．5 cm 以上。

微带天线仿真设计(5)讲解

太原理工大学现代科技学院微波技术与天线课程设计设计题目：微带天线仿真设计（5）专业班级学号姓名指导老师

专业班级学号姓名成绩设计题目：微带天线仿真设计（5）一、设计目的：通过仿真了解微带天线设计二、设计原理： 1、微带天线的结构微带天线是由一块厚度远小于波长的介质板（成为介质基片）和（用印刷电路或微波集成技术）覆盖在他的两面上的金属片构成的，其中完全覆盖介质板一片称为接触板，而尺寸可以和波长想比拟的另一片称为辐射元。微带天线的馈电方式分为两种，如图所示。一种是侧面馈电，也就是馈电网络与辐射元刻制在同一表面；另一种是底馈，就是以同轴线的外导体直接与接地板相连，内导体穿过接地板和介质基片与辐射元相接。微带天线的馈电（a ）侧馈（b ）底馈 2、微带天线的辐射原理用传输线模分析法介绍矩形微带天线的辐射原理。矩形贴片天线如图： … …………… …… …… …… … …装 …… …… …… …… … …… …… …… 订… …… … …… …… …… …… …… … …线 …… …… …… …… … …… …… ……

设辐射元的长为L，宽为ω，介质基片的厚度为h。现将辐射元、介质基片和接地板视为一段长为L的微带传输线，在传输线的两端断开形成开路，根据微带传输线的理论，由于基片厚度h<<λ，场沿h方向均匀分布。在最简单的情况下，场沿宽度ω方向也没有变化，而仅在长度方向（L≈λ/2)有变化。在开路两端的电场均可以分解为相对于接地板的垂直分量和水平分量，两垂直分量方向相反，水平分量方向相同，因而在垂直于接地板的方向，两水平分量电场所产生的远区场同向叠加，而两垂直分量所产生的场反相相消。因此，两开路端的水平分量可以等效为无限大平面上同相激励的两个缝隙，缝的电场方向与长边垂直，并沿长边ω均匀分布。缝的宽度△L≈h，长度为ω，两缝间距为L≈λ/2。这就是说，微带天线的辐射可以等效为有两个缝隙所组成的二元阵列。经过查阅资料，可以知道微带天线的波瓣较宽，方向系数较低，这正是微带天线的缺点，除此之外，微带天线的缺点还有频带窄、损耗大、交叉极化大、单个微带天线的功率容量小等.在这个课设中，借助EDA仿真软件Ansoft HFSS进行设计和仿真。Ansoft公司推出的基于电磁场有限元方法（FEM）的分析微波工程问题的三维电磁仿真软件，Ansoft HFSS 以其无与伦比的仿真精度和可靠性，快捷的仿真速度，方便易用的操作界面，稳定成熟的自适应网格剖分技术，使其成为高频结构设计的首选工具和行业标准，并已广泛应用于航

射频电路中的电源设计要点

射频电路中的电源设计要点看到文章的标题“射频电路中的电源设计要点”，相信有部分读者已经想到了，本文即将讲述的是一个综合的问题：结合和射频电路设计与电源电路设计。在我接触的同事，朋友当中，很多射频工程师都是埋头苦干，专心研究射频技术领域，却往往忽略了其他部分可能会造成的影响，电源电路就是其中的很重要的部分。所以我坚持认为，射频工程师要考虑到系统级别，包括时钟，电源，甚至数字电路部分，这样才能实现最优化设计，最佳性能与最高效率。我抛出这样的观点也许会遭到很多人的反对，不过不要紧，遇到问题时再来看这篇文章吧。我准备重点讲述两部分的内容，第一部分是低噪声放大器的电源电路设计要点，第二部分是射频功率放大器的电源电路设计要点。由于近几年的产品设计采用的都是SoC方案，所以很少有机会接触独立的VCO，PLL，混频器，调制/解调器等，以后有机会接触再做总结。关于射频SoC的电源电路设计，过段时间我会单独撰写。低噪声放大器电源电路设计低噪声放大器位于接收机的最前端，对于整体的接收灵敏度的影响是最大的。从灵敏度表达式可以看出，对于给定的通信协议，提高灵敏度的方法是尽可能降低放大器的噪声系数NF，当然我们还需要尽可能高的增益，这是很矛盾的。为了

降低低噪声放大器的噪声系数，我们首先要选用合适的管子，然后选择合适的直流工作点，进行合理的射频电路设计，进行反复的测试，调试……但是你是否想过，低噪声放大器的电源设计？1. 排除不确定因素，使用LDO为LNA供电在现有的基于SoC的设计方案中，LNA的供电都是由SoC上相应的控制管脚实现的，如下图中的LNA_PE_G0就是用于控制LNA供电的。那么，如果LNA_PE_G0携带着很多噪声，射频电路设计的再好也没用了，而且可悲的是，我们没有任何手段保证LNA_PE_G0这种来自SoC的信号的纯净度。所以，我认为，LNA的供电最好使用具有较高PSRR（电源抑制比）的LDO（线性稳压器）来实现。例如，TI的TPS718xx，TPS719xx就是一种高性能的LDO，电源抑制比可达65dB@1kHz, 45dB@1MHz，比较适合在低噪声放大器中使用。2. 电源走线依据“先过电容”的原则不会Layout 的工程师不是好工程师，射频电路性能的好坏与Layout关系很大。在PCB Layout过程中，要时刻建立一种电流流向的概念，即电流从哪里来，要到哪里去，怎样让电流回路最小……对于低噪声放大器，滤波电容是少不了的，我们一定要保证电流先流过滤波电容，再进入放大器。看看下面的两张图片，自己体会一下。 3. 不要去做LDO的使能如果听取了我的建议，在设计中选用了LDO为低噪声放大器供电，那么你就千万别想着通过

900MHz同轴馈电矩形微带天线设计与HFSS仿真

900MHz 同轴馈电矩形微带天线设计与HFSS 仿真微带天线它是在一块厚度远小于工作波长的介质基片的一面敷以金属辐射片、一面敷以金属薄层做接地板而成。辐射片可以根据不同的要求设计成各种形状。微带天线馈电有多种馈电方式，如微带线馈电、同轴线馈电、耦合馈电和缝隙馈电等。其中，最常用的是微带线馈电和同轴线馈电两种馈电方式。同轴线馈电又称背馈，它是将同轴插座安装在接地板上，同轴线内的导体穿过介质基片接在辐射贴片上。若寻取正确的馈电点位置，就可以获得良好的匹配。 1 矩形微带天线的特性参数 1.1 微带辐射贴片尺寸估算设计微带天线的第一步是选择合适的介质基片，假设介质的介电常数为r ε，对于工作频率f 的矩形微带天线，可以用下式设计出高效率辐射贴片的宽度ω，即为： 2 1 )2 1(2-+=r f c εω（1）式中，c 是光速，8 10*3=c 。辐射贴片的长度一般取为 2 e λ，e λ是介质内的导波波长，即为： e e f c ελ= （2）式中，e ε是有效介电常数，即为： 2 1 )121(2 1 2 1 -+-+ += ω εεεh r r e （3）考虑到边缘缩短效应后，实际上的辐射单元长度L 应为： L f c L e ?-= 22ε（4）式中，L ?是等效辐射缝隙长度，即为： ) 8.0)(258.0() 264.0)(3.0(412.0+-++=?h h h L e e ωεωε（5）

2. 同轴馈电矩形微带天线设计在使用同轴馈电时，在阻抗匹配方面，在主模10TM 工作模式下，馈电点在矩形辐射贴片长度L 方向边缘处（x=±L/2）的输入阻抗最高，约为100Ω-400Ω。馈电点在宽度ω方向的位移对输入阻抗的影响很小。但在宽度方向上偏离中心位置时，会激发n TM 1模式，增加天线的交叉极化辐射。因此，宽度方向上馈电点的位置一般取在中心点。由下式可以近似计算出输入阻抗为50Ω时的馈电点的位置： )1 1(2 1re L L ξ- = （6）式中， 2 1 )121(21 2 1 )(-+-+ += L h L r r re εεξ（7） 3. 设计要求使用HFSS 设计中心频率为915MHz 的矩形微带天线，并给出天线参数。介质基片采用厚度为1.6mm 的RF4环氧树脂板，天线馈电方式采用50Ω同轴线馈电。 x 图1 同轴馈电俯视图天线初始尺寸的计算：辐射贴片宽度：mm 77.99=ω 辐射贴片长度：mm L 89.77= 50Ω匹配点初始位置1L ，计算出初始位置后，然后再使用HFSS 的参数扫描分析和优化设计功能，分析给出50Ω匹配点的实际位置即可，mm L 91.191=。

浅谈射频PCB设计

浅谈射频PCB设计一、布局注意事项（1）结构设计要求在PCB布局之前需要弄清楚产品的结构。结构需要在 PCB板上体现出来。比如腔壳的外边厚度大小，中间隔腔的厚度大小，倒角半径大小和隔腔上的螺钉大小等等(换句话说，结构设计是根据完成后的PCB上所画的轮廓（结构部分）进行具体设计的)。一般情况，外边腔厚度为4mm；内腔宽度为3mm；点胶工艺的为2mm；倒角半径2.5mm。以PCB板的左下角为原点，隔腔需在栅格0.5的整数倍，最少需要做到栅格为0.1的整数倍。这样有利于结构加工商进行加工，误差控制比较精确些。当然，这需要根据客户的要求来设计。下图 01所示为PCB设计完成后的结构轮廓图：图01 PCB上的结构轮廓图（2）布局要求布局优先对射频链路进行布局，然后对其它电路进行布局。

A 射频链路布局注意事项完全根据原理图的先后顺序（输入到输出，包括每个元件的先后位置和元件与元件之间的间距都有讲究的。有的元件与元件之间距离不宜过大，比如π网。）进行布局，布局成“一”字形或者“L”形。在实际的射频链路布局中，因受产品的空间限制，不可能完全实现，这就迫使我们将布局成“U”形。布局成U形并不是不可以，但需要在中间加隔腔将其左右进行隔离，做好屏蔽。至于为什么要做屏蔽我就不多讲了。如下图02所示：图02 U形加隔腔图

还有一种在横向也需要添加隔腔。即，用隔腔把一字形左右进行隔离。这主要是因为需要隔离部分非常敏感或易干扰其它电路；另外，还有一种可能就是一字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。）。如图03所示：图03 一字形隔腔图 B 芯片外围电路布局射频器件外围电路布局严格参照datasheet上面的要求进行布

射频电路设计公式

射频电路设计对特性阻抗Z的经验公式做公式化处理，参见P61 波阻抗公式： E H =Z= μ/ε=377Ω? 相速公式： v=ω β = 1 εμ 电抗公式： Xc= 1 Xl=ωL 直流电阻公式： R= l σS = l πa2σ 高频电阻公式： R′=a R 高频电感公式： L=R′ω 趋肤厚度公式： δ= 1πfμσ 铜线电感实用公式： L′=R a πfμσ= 2l 2 ? 1 πδμσ= 2l μ0/πσf= 1.54 f uH 高频电容公式： C=εA d 高频电导率： G=σA = ωεA = ωC 电容引线电感经验公式： L′=Rd?a πfμ.σ= 2lμ. = 771 f nH

电容引线串联电阻公式： R′=R?a 2δ = 2l 2πaσ πfμ.σ= l a μ.f πσ =4.8 fμΩ 电容漏电阻： R=1 G = 1 2πfC?tanΔ = 33.9exp6 f MΩ TanΔ的定义： ESR=tanΔωC 空气芯螺旋管的电感公式： L= πr2μ.N2螺旋管的电容： C=ε.?2πrN?2a l N =4πε.? raN2 l 微分算符的意义： ? x= 0? ? ?z ? ?y ? 0? ?? ? ?y ? ?x 电容，电感，电导，电阻的定义： C=εw d L= d G= σw R= d σw 特性阻抗表达式：

Z=L C 若是平行板传输线： Z=μεd w 关于微带线设计的若干公式： w/h < 1时， Z= Z. 2π ε′ 8? w + w 4? 其中， Z.=376.8Ω ε′=εr+1 + εr?1 1+ 12h? 1 2 +0.041? w2 w/h>1时 Z= Z. ε′? 1.39+ w h+ 2 3ln w h+1.444 其中， ε′=εr+1 + εr?1 1+ 12h? 1 2 如何设计微带线w/h<2时： w h = 8e A e2A?2 其中， A=2πZ Z. εr+1 2 + εr?1 εr+1 0.23+ 0.11 εr w/h>2时： W =2 (B?1?ln2B?1+ εr?1 (ln B?1 +0.39? 0.61 )) 其中， B= Z.π2Zεr 反射系数的定义：

PCB的电磁兼容性设计

PCB的电磁兼容性设计印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则：布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。布线布线的原则如下：输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为1 ~ 15mm 时．通过2A的电流，温度不会高于3℃，因此．导线宽度为 1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生胀和脱落现?。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。印刷线路板的布线要注意以下问题：专用零伏线，电源线的走线宽度≥1mm；电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡；要为模拟电路专门提供一根零伏线；为减少线间串扰，必要时可增加印刷线条间距离，在意；

射频电路设计理论与应用答案

射频电路设计理论与应用答案【篇一：《射频通信电路设计》习题及解答】书使用的射频概念所指的频率范围是多少？解：本书采用的射频范围是30mhz~4ghz 1.2列举一些工作在射频范围内的电子系统，根据表1-1判断其工作波段，并估算相应射频信号的波长。解：广播工作在甚高频（vhf）其波长在10~1m等 1.3从成都到上海的距离约为1700km。如果要把50hz的交流电从成都输送到上海，请问两地交流电的相位差是多少？解： 8??f?3?1?0.6???4km 1.4射频通信系统的主要优势是什么？解： 1.射频的频率更高，可以利用更宽的频带和更高的信息容量 2.射频电路中电容和电感的尺寸缩小，通信设备的体积进一步减小 3.射频通信可以提供更多的可用频谱，解决频率资源紧张的问题 4.通信信道的间隙增大，减小信道的相互干扰等等 1.5 gsm和cdma都是移动通信的标准，请写出gsm和cdma的英文全称和中文含意。（提示：可以在互联网上搜索。）解： gsm是global system for mobile communications的缩写，意为全球移动通信系统。 cdma英文全称是code division multiple address,意为码分多址。???4???2?k?1020k??0.28333 1.6有一个c=10pf的电容器，引脚的分布电感为l=2nh。请问当频率f为多少时，电容器开始呈现感抗。解： ?wl?f??1.125ghz2 既当f=1.125ghz0阻抗，f继续增大时，电容器呈现感抗。

1.7 一个l=10nf的电容器，引脚的分布电容为c=1pf。请问当频率f 为多少时，电感器开始呈现容抗。解：思路同上，当频率f小于1.59 ghz时，电感器呈现感抗。 1.8 1）试证明（1.2）式。2）如果导体横截面为矩形，边长分别为a和b，请给出射频电阻rrf与直流电阻rdc的关系。解： r??l?s ???l,s对于同一个导体是一个常量 2s??a当直流时，横截面积dc 当交流时，横截面积sac?2?a? 2rdc?a??ac?a?? 661.9已知铜的电导率为?cu ?6.45?10s/m，铝的电导率为?al?4.00?10s/m，金的电导率 6为?au?4.85?10s/m。试分别计算在100mhz和1ghz的频率下，三种材料的趋肤深度。解：趋肤深度?定义为：在100mhz时： cu为2 mm al 为 2.539mm au为 2.306mm 在1ghz时： cu为0.633 mm al 为 0.803mm au为 0.729mm 1.10某个元件的引脚直径为d=0.5mm，长度为l=25mm，材料为铜。请计算其直流电阻rdc和在1000mhz频率下的射频电阻rrf。解： r?s 它的射频电阻 adllrrf?rdc????22?4???? d2???d????0?r?4??10?1?????????7zdf?l?0.123???d? 1.11个电阻的标示分别为：“203”、“102”和“220r”。请问三个电阻的阻值分别是多少？（提示：可以在互联网上查找贴片元件标示的规则）解：

PCB设计中射频电路的特性解析

PCB设计中射频电路的特性解析射频电路（RF circuit）的许多特殊特性，很难用简短的几句话来说明，也无法使用传统的模拟仿真软件来分析，譬如SPICE。不过，目前市面上有一些EDA软件具有谐波平衡（harmonic balance）、投射法（shooting method）…等复杂的算法，可以快速和准确地仿真射频电路。但在学习这些EDA软件之前，必须先了解射频电路的特性，尤其要了解一些专有名词和物理现象的意义，因为这是射频工程的基础知识。射频的界面无线发射器和接收器在概念上，可分为基频与射频两个部份。基频包含发射器的输入信号之频率范围，也包含接收器的输出信号之频率范围。基频的频宽决定了数据在系统中可流动的基本速率。基频是用来改善数据流的可靠度，并在特定的数据传输率之下，减少发射器施加在传输媒介（transmission medium）的负荷。因此，PCB设计基频电路时，需要大量的信号处理工程知识。发射器的射频电路能将已处理过的基频信号转换、升频至指定的频道中，并将此信号注入至传输媒体中。相反的，接收器的射频电路能自传输媒体中取得信号，并转换、降频成基频。发射器有两个主要的PCB设计目标：第一是它们必须尽可能在消耗最少功率的情况下，发射特定的功率。第二是它们不能干扰相邻频道内的收发机之正常运作。就接收器而言，有三个主要的PCB设计目标：首先，它们必须准确地还原小信号；第二，它们必须能去除期望频道以外的干扰信号；最后一点与发射器一样，它们消耗的功率必须很小。小的期望信号接收器必须很灵敏地侦测到小的输入信号。一般而言，接收器的输入功率可以小到1 μV。接收器的灵敏度被它的输入电路所产生的噪声所限制。因此，噪声是PCB设计接收器时的一个重要考虑因素。而且，具备以仿真工具来预测噪声的能力是不可或缺的。附图一是一个典型的超外差（superheterodyne）接收器。接收到的信号先经过滤波，再以低噪声放大器（LNA）将输入信号放大。然后利用第一个本地振荡器（LO）与此信号混合，以使此信号转换成中频（IF）。前端（front-end）电路的噪声效能主要取决于LNA、混合器（mixer）

HFSS微带线仿真

HFSS 实例――简单微带线实例
Poqi055
HFSS 实例―――简单微带线的仿真
（仅供参考不对之处欢迎指教）
2002-10-10
HFSS 在高速 PCB 设计中的应用之一
1

HFSS 实例――简单微带线实例
Poqi055
HFSS 实例―――简单微带线的仿真 2002-10-10 0.5 英寸长微带线 HFSS 分析题例一）建模 1.1 首先在 OPTION 中设置所需的单位本例设为：MIL 1.2 建立地线层 1.3 建立介质层（为了显示方便从此步骤开始模型尺寸略有变化） 1.4 建立导线（面） 1． 5 建立第二个介质层 1．5．1 建立带状线的第二个介质层 1．5．2 建立微带线的第二个介质层 1．6 建立物体的封闭空间 1．6．1 建立侧面 A1、A2（方法同 TRCE 的建立相同） 1．6．2 建立端面 P1、P2 1．6．3 建立完成的图见 1.12,点击文件菜单中的退出，确认保存后完成建模步骤。二）定义材料 2．1 在程序执行区域点击三）建立边界条件和定义源端口 3．1 确定边界条件（导线 TRCE） 3．2 确定边界条件（两个侧面） 3．3 确定端口（源 P1 P2） 3.3.1 设置端口 PORT1（源） 3.3.2 设置负载（TERMINALS） 3.3.3 设置端口 PORT2（端） 3.4 查看边界、端口设置四）设置解算参数五）解算 5.1 浏览解六）数据的后期处理 6.1 扩展模型的 S 参数（DE-EMBED MODEL S-PARAMETERS 如果需要的话） 6.2 计算 TERMIANNAL S-PARAMETERS （参数 D_2） 6．3 求解端口阻抗参数 6.4 输出 MAXWLL SPICE 模型
HFSS 在高速 PCB 设计中的应用之一
1 1 4 4 4 4 5 6 6 6 7 8 8 8 8 9 按钮进入材料设置窗口 9 10 10 10 10 11 11 11 12 13 15 15 16 16 17 17 18
2