文档库 最新最全的文档下载
当前位置:文档库 › 第15章 半导体存储器与可编程逻辑器件

第15章 半导体存储器与可编程逻辑器件

第15章  半导体存储器与可编程逻辑器件
第15章  半导体存储器与可编程逻辑器件

学习要点

了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的工作原理。

了解存储器容量的扩展方法。

了解可编程逻辑器件的基本结构和功能。

可编程逻辑器件是一种功能特殊的大规模集成电路,可由用户定义和设置逻辑功能,取代中小规模的标准集成逻辑器件并创造大型复杂的数字系统,具有结构灵活、集成度高、和可靠性高等特点。

15.1只读存储器

只读存储器的特点:

(1)只读存储器用来存储二值信息代码,其数据一旦写入,在正常工作时,只能重复读取所存内容,而不能改写。

(2)存储器内容在断电后不会消失,具有非易失性。

15.1.1 固定ROM

每一根字线对应地存放一个8位二进制数码,也就是这个字母的地址所指定存放的数,这个8位二进制数称为一个字。通常把一个字中所含的位数称为字长。位数可以1位、4位、8位、16位和32位等。把8位数的字称为一个字节。4位为半个字节,16位称为两个字节。把输出位数的线称为位线。

字线Wi的下标i即对应的是地址码的十进制数。当该字线被选中,Wi出高电平1,其余字线为低电平

字线与位线的交叉点即为存储单元。每个存储单元可以存储 1 位二进制数(0、1)

存储器中总的存储单元的数量称为存储容量。

一个存储体总的存储容量用字线数m×位线数表示。

从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长,即字长= 位数。

15.1.2 可编程ROM(PROM)

15.1.3 可擦除可编程 ROM(EPROM)

1、光可擦除的可编程只读存储器(EPROM )

2、电可擦除可编程只读存储器(E2PROM )

写入的数据可电擦除,用户可以多次改写存储的数据。使用方便。 15.2 随机存取存储器

随机存取存储器(RAM ,即Random Access Memory) RAM 的存储矩阵由触发器或动态存储单元构 成, 是时序逻辑电路。RAM 工作时能读出, 也能写入。读或写由读 / 写控制电路进行控制。 RAM 掉电后数据将丢失。

RAM 分类

15.2.1 RAM 的电路结构和工作原理 15.2.2 RAM 存储容量的扩展方法 15.3 可编程逻辑阵列器件

只读存储器ROM

由地址译码器和组成矩阵形式的 存储单元构成。

ROM 中的地址译码器也可用存储单元组成的矩阵 电路构成,这样的电路可以用来表示组合逻辑电路

静态 RAM (即 S tatic RAM ,简称 SRAM )

动态 RAM (即 D ynamic RAM ,简称 DRAM )

的最小项与或表达式,如果将其输出给触发器 再反馈到输入端,还可实现时序逻辑电路的功能。 由用户自己根据要求来编程存入信息,构成了专用 集成逻辑器件,称为可编程逻辑器件(PLD ) 15.3.1 PLD 基本电路的结构、功能与习惯表示法

我们已知,任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。

与或逻辑表达式为:

上述两个与或表达式可用二极管固定 ROM 来实现。把输入变量A i 、B i 、C i-1看作ROM 中的地址码A 2、A 1、A 0,而把输出变量S i 、C i 看作 ROM 的输出数据D 1、D 0,如图所示。

在前所述的PROM 存储器,其与阵列是固定的,用作地址译码器,而或阵列是可编程的。

这也是一种可编程图形符号,习惯上用下图所示形式表示。

(,,,)i i i i i i i i i i i i i m S A B C A B C A B C A B C ----==+++∑

11111247(,,,)i

i i i i i i i i i i i i m C A B C A B C A B C A B C ----==+++∑

11113567i i i i i i A B AC B C --=++11

PLD逻辑图形符号

15.3.2可编程逻辑阵列(PLA)

1、PLA的结构

可编程逻辑阵列由可编程的与阵列、可编程的或阵列和三态输出缓冲器组成。

5半导体存储器习题解答

---------------------------------------------------------------最新资料推荐------------------------------------------------------ 5半导体存储器习题解答 5 大规模数字集成电路习题解答99自我检测题1.一个 ROM 共有 10 根地址线,8 根位线(数据输出线),则其存储容量为 A.10×8 B.102×8 C.10×82 D.210×8 2.为了构成4096× 8 的 RAM,需要片1024× 2 的 RAM。 A.8 片 B.16 片 C.2 片 D.4 片 3.哪种器件中存储的信息在掉电以后即丢失? 2 A.SRAM B.UVEPROM C.E PROM D.PAL 4.关于半导体存储器的描述,下列哪种说法是错误的 B.ROM 掉电以后数据不会丢失 C.RAM 可分为静态 RAM 和动态 RAM D.动态 RAM 不必定时刷新 5.有一存储系统,容量为256K×32。 设存储器的起始地址全为 0,则最高地址的十六进制地址码为3FFFFH 。 6.真值表如表 T5.6 所示,如从存储器的角度去理解,AB 应看为地址,F0F1F2F3 应看为数据。 表 T5.6 A 0 0 1 1 B 0 1 0 1 F0 0 1 0 1 F1 1 0 1 1 F2 0 1 1 1 F3 1 0 1 0。 。 A.RAM 读写方便,但一旦掉电,所存储的内容就会全部丢失习题1.在存储器结构中,什么是“字”?什么是“字长” ,如何表示存储器的容量?解:采用同一个地址存放的一组二进制数,称为字。 字的位数称为字长。 1/ 7

√半导体存储器——分类、结构和性能

半导体存储器(解说) ——分类、结构和性能—— 作者:Xie M. X. (UESTC ,成都市) 计算机等许多系统中都离不开存储器。存储器就是能够存储数据、并且根据地址码还可以读出其中数据的一种器件。存储器有两大类:磁存储器和半导体存储器。 (1)半导体存储器的分类和基本结构: 半导体存储器是一种大规模集成电路,它的分类如图1所示。半导体存储器根据其在切断电源以后能否保存数据的特性,可区分为不挥发性存储器和易挥发性存储器两大类。磁存储器也都是不挥发性存储器。 半导体存储器也可根据其存储数据的方式不同,区分为随机存取存储器(RAM )和只读存储器(ROM )两大类。RAM 可以对任意一个存储单元、以任意的次序来存/取(即读出/写入)数据,并且存/取的时间都相等。ROM 则是在制造时即已经存储好了数据,一般不具备写入功能,只能读出数据(现在已经发展出了多种既可读出、又可写入的ROM )。 半导体存储器还可以根据其所采用工艺技术的不同,区分为MOS 存储器和双极型存储器两种。采用MOS 工艺制造的称为MOS 存储器;MOS 存储器具有密度高、功耗低、输入阻抗高和价格便宜等优点,用得最多。采用双极型工艺制造的,称为双极型存储器;双极型存储器的优点就是工作速度高。 半导体存储器的基本结构就是存储器阵列及其它电路。存储器阵列(memory array )是半导体存储器的主体,用以存储数据;其他就是输入端的地址码缓存器、行译码器、读出放大器、列译码器和输出缓冲器等组成。 各个存储单元处在字线(WL ,word line )与位线(BL ,bit line )的交点上。如果存储器有N 个地址码输入端,则该存储器就具有2N 比特的存储容量;若存储器阵列有2n 根字线,那么相应的就有2N n 条位线(相互交叉排列)。 在存储器读出其中的数据时,首先需通过地址码缓存器把地址码信号送入到行译码器、并进入到字线,再由行译码器选出一个WL ,然后把一个位线上得到的数据(微小信号)通过读出放大器进行放大,并由列译码器选出其中一个读出放大器,把放大了的信号通过多路输出缓冲器而输出。 在写入数据时,首先需要把数据送给由列译码器选出的位线,然后再存入到位线与字线相交的存储单元中。当然,对于不必写入数据的ROM (只读存储器)而言,就不需要写入电路。 图1 半导体存储器的分类

数字电路与逻辑设计习题7第七章半导体存储器(精)

第七章半导体存储器 一、选择题 1.一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2.要构成容量为4K ×8的R AM ,需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3.寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4.若R AM 的地址码有8位,行、列地址译码器的输入端都为4个,则它们的 输出线(即字线加位线)共有条。 A.8 B.16 C.32 D.256 5.某存储器具有8根地址线和8根双向数据线,则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7.随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8.欲将容量为128×1的R AM 扩展为1024×8,则需要控制各片选端的辅助译

码器的输出端数为。 A.1 B.2 C.3 D. 8 9.欲将容量为256×1的R AM 扩展为1024×8,则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10.只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11.只读存储器R OM 中的内容,当电源断掉后又接通,存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12.随机存取存储器RAM 中的内容,当电源断掉后又接通,存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13.一个容量为512×1的静态RAM 具有。 A. 地址线9根,数据线1根 B. 地址线1根,数据线9根 C. 地址线512根,数据线9根 D. 地址线9根,数据线512根 14.用若干R AM 实现位扩展时,其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15.PROM 的与陈列(地址译码器)是。 A. 全译码可编程阵列 B. 全译码不可编程阵列

计算机组成原理试题

1.已知x和y,用变形补码计算x+y,同时指出结果是否溢出(每题6分,共18分) (1)x=11011,y=00011 (2)x=11011,y=-10101 (3)x=-10110,y=-00001 2.指令格式结构如下所示,试分析指令格式及寻址方式特点。(10分) 31 25 24 23 20 19 0 3.CPU执行一段程序时,CACHE完成存取的次数为5000次,主存完成存取的次数为200次。已知CACHE存取周期为40ns,主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e (12分) 4. 有一个16K×16位的存储器,由1K×4位的DRAM芯片构成(芯片是64×64结构)。问:(每题5分,共15分) (1)共需要多少RAM芯片? (2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少 (3)如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期?死时间率是多少?5.用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器,试问:(每题5分,共20分) (1)数据寄存器多少位? (2)地址寄存器多少位? (3)共需要多少个这样的器件? (4)画出此存储器的组成框图. 6.设有一个cache的容量为2K字,每块16个字,问:(每题5分,共25分) (1)cache中可容纳多少个块? (2)若主存的容量是256K字,主存可分多少块? (3)主存地址有多少位,cache的地址有多少位? (4)在直接映射方式中,主存中第135块映射到cache中哪一块? (5)进行地址映射时,主存地址分为几段,各段有多少位? 答案 2.操作码:定长操作码,可表示128条指令;操作数:双操作数,可构成RS或SS型指令,有直接、寄存器、寄存器间接寻址方式,访存范围1M,可表示16个寄存器。 3. H=Nc/(Nc+Nm)=5000/5200≈0.96 Ta=Tc+(1-H)×Tm=40ns+(1-0.96) ×160ns=46.4ns E=Tc/Ta=40ns/46.4ns×100%=86.2% 4.(1)存储器的总容量为16K×16位=256K位,所以用DRAM芯片为1K×4位=4K位 故芯片总数为:256K位/4K位= 64片 (2)采用异步刷方式,在2ms时间内分散地把芯片64行刷新一遍,故刷新信号的时间间隔为2ms/64 = 31.25μs,即可取刷新信号周期为30μs。 (3)如采用集中刷新方式,假定T为读/写周期,如16组同时进行刷新,则所需刷新时间为64T。设T单位为μs,2ms=2000μs,则死时间率=(64T/2000)×100%。 5.(1)32;(2)21;(3)4*2=8;(4)

半导体存储器分类介绍

半导体存储器分类介绍 § 1. 1 微纳电子技术的发展与现状 §1.1.1 微电子技术的发展与现状 上个世纪50年代晶体管的发明正式揭开了电子时代的序幕。此后为了提高电子元器件的性能,降低成本,微电子器件的特征尺寸不断缩小,加工精度不断提高。1962年,由金属-氧化物-半导体场效应晶体管(MOSFET)组装成的集成电路(IC)成为微电子技术发展的核心。 自从集成电路被发明以来[1,2],集成电路芯片的发展规律基本上遵循了Intel 公司创始人之一的Gordon Moore在1965年预言的摩尔定律[3]:半导体芯片的集成度以每18个月翻一番的速度增长。按照这一规律集成电路从最初的小规模、中规模到发展到后来的大规模、超大规模(VLSI),再到现在的甚大规模集成电路(ULSI)的发展阶段。 随着集成电路制造业的快速发展,新的工艺技术不断涌现,例如超微细线条光刻技术与多层布线技术等等,这些新的技术被迅速推广和应用,使器件的特征尺寸不断的减小。其特征尺寸从最初的0.5微米、0.35 微米、0.25 微米、0.18 微米、0.15 微米、0.13 微米、90 纳米、65 纳米一直缩短到目前最新的32纳米,甚至是亚30纳米。器件特征尺寸的急剧缩小极大地提升了集成度,同时又使运算速度和可靠性大大提高,价格大幅下降。随着微电子技术的高速发展,人们还沉浸在胜利的喜悦之中的时候,新的挑战已经悄然到来。微电子器件等比例缩小的趋势还能维持多久?摩尔定律还能支配集成电路制造业多久?进入亚微米领域后,器件性能又会有哪些变化?这一系列的问题使人们不得不去认真思考。20世纪末

期,一门新兴的学科应运而生并很快得到应用,这就是纳电子技术。 §1.1.2 纳电子技术的应用与前景 2010年底,一篇报道英特尔和美光联合研发成果的文章《近距离接触25nm NAND闪存制造技术》[4],让人们清楚意识到经过近十年全球范围内的纳米科技热潮,纳电子技术已逐渐走向成熟。电子信息技术正从微电子向纳电子领域转变,纳电子技术必将取代微电子技术主导21世纪集成电路的发展。 目前,半导体集成电路的特征尺寸已进入纳米尺度范围,采用32纳米制造工艺的芯片早已问世,25纳米制造技术已正式发布,我们有理由相信相信亚20纳米时代马上就会到来。随着器件特征尺寸的减小,器件会出现哪些全新的物理效应呢? (1)量子限制效应。当器件在某一维或多维方向上的尺寸与电子的徳布罗意波长相比拟时,电子在这些维度上的运动将受限,导致电子能级发生分裂,电子能量量子化,出现短沟道效应、窄沟道效应以及表面迁移率降低等量子特性。 (2)量子隧穿效应。当势垒厚度与电子的徳布罗意波长想当时,电子便可以一定的几率穿透势垒到达另一侧。这种全新的现象已经被广泛应用于集成电路中,用于提供低阻接触。 (3)库仑阻塞效应。单电子隧穿进入电中性的库仑岛后,该库仑岛的静电势能增大e2/2C,如果这个能量远远大于该温度下电子的热动能K B T,就会出现所谓的库仑阻塞现象,即一个电子隧穿进入库仑岛后就会对下一个电子产生很强的排斥作用,阻挡其进入。 以上这些新的量子效应的出现使得器件设计时所要考虑的因素大大增加。目

第10章 半导体存储器汇总

第10章半导体存储器 10.1 学习要求 (1)理解只读存储器的基本工作原理。 (2)掌握用只读存储器进行逻辑设计的方法。 (3)了解随机存取存储器的基本工作原理。 (4)了解扩展存储器容量的方法。 10.2 学习指导 本章重点: (1)只读存储器的工作原理。 (2)利用只读存储器进行逻辑设计。 本章难点: (1)只读存储器的工作原理。 (2)利用只读存储器进行逻辑设计。 本章考点: (1)利用只读存储器实现各种组合逻辑函数。 (2)利用只读存储器实现给定功能的逻辑电路。 (3)与、或阵列图的意义和用法。 10.2.1 只读存储器(ROM) 1.ROM的结构 ROM由地址译码器、存储矩阵和读出电路组成,如图10.1所示。ROM的特点是存入的内容固定不变,工作时只能读出(取出),不能存入(写入),且在断电后存入的信息仍能保持,常用于存放固定的信息。 存储矩阵是存储器的主体,由大量的存储单元组成。一个存储单元只能存储1位二进制数码1或0。通常数据和指令用M位的二进制数表示,称为一个字,M为字长。M个存储单元为一组,存储一个字,称为字单元。每个字单元有一个地址,按地

电子技术学习指导与习题解答 246 址来选择所需要的字。图10.1中W 0、W 1、…、1N -W 称为字单元的地址选择线,简称字线;D 0、D 1、…、1M -D 称为输出信息的数据线,简称位线。存储矩阵有N 条字线和M 条位线,M N ?表示存储器的存储容量,这是存储器的主要技术指标之一。 地址译码器的作用是根据输入的地址代码011n A A A -,从N (n N 2=)条字线中选择一条字线,以确定与地址代码相对应的字单元的位置。至于选择哪—条字线,则决定于输入的是哪一个地址代码。任何时刻,只能有一条字线被选中。被选中的那条字线所对应的字单元中的各位数码便经M 条位线传送到数据输出端。 A 0A 1 A 0 地 址输入 数据输出 … 图10.1 ROM 的结构示意图 2.ROM 的工作原理 如图10.2所示是一个由二极管构成的容量为44?的ROM 。 A 0 地址输入 地址译码器 存储矩阵 A 1 图10.2 二极管ROM 电路

第五章存储器习题(可编辑修改word版)

第五章存储器及其接口 1.单项选择题 (1)DRAM2164(64K╳1)外部引脚有() A.16 条地址线、2 条数据线 B.8 条地址线、1 条数据线 C.16 条地址线、1 条数据线 D.8 条地址线、2 条数据线 (2)8086 能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB (3)若用1K╳4b的组成2K╳8b的RAM,需要()。 A.2 片 B.16 片 C.4 片 D.8 片 (4)某计算机的字长是否 2 位,它的存储容量是 64K 字节编址,它的寻址范围是()。 A.16K B.16KB C.32K D.64K (5)采用虚拟存储器的目的是() A.提高主存的速度 B.扩大外存的存储空间 C.扩大存储器的寻址空间 D.提高外存的速度 (6)RAM 存储器器中的信息是() A.可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 (7)用2164DRAM 芯片构成8086 的存储系统至少要()片 A.16 B.32 C.64 D.8 (8)8086 在进行存储器写操作时,引脚信号 M/IO 和 DT/R 应该是()A.00 B。01 C。10 D。11 (9)某SRAM 芯片上,有地址引脚线12 根,它内部的编址单元数量为()A.1024 B。4096 C。1200 D。2K (11)Intel2167(16K╳1B)需要()条地址线寻址。 A.10 B.12 C.14 D.16 (12)6116(2K╳8B)片子组成一个 64KB 的存贮器,可用来产生片选信号的地址线是()。 A.A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 (13)计算一个存储器芯片容量的公式为() A.编址单元数╳数据线位数B。编址单元数╳字节C.编址单元数╳字长D。数据线位数╳字长(14)与 SRAM 相比,DRAM() A.存取速度快、容量大B。存取速度慢、容量小 C.存取速度快,容量小D。存取速度慢,容量大 (15)半导动态随机存储器大约需要每隔()对其刷新一次。A.1ms B.1.5ms C.1s D.100μs (16)对EPROM 进行读操作,仅当()信号同时有效才行,。A.OE、RD B。OE、CE C。CE、WE D。OE、WE 2.填空题 (1)只读存储器ROM 有如下几种类型:. (2)半导体存储器的主要技术指标是。

第10章 存储器 作业

第10章 半导体存储器及可编程逻辑器件 作业 10.4 画出把 256 ? 2 RAM 扩展成 512 ? 4 RAM 的连接图,并说明各片RAM 的地址范围。 解: 5124 4 (256 2 RAM)2562 ?=??片 扩展电路图图下: 地址范围: 87654321A A A A A A A A A (1)(2)0 0 0 0 0 0 0 0 0 ~0 1 1 1 1 1 1 1 1 000H ~0FFH (3)(4)1 0 0 0 0 0 0 0 0 ~1 1 1 1 1 1 1 1 1 100H ~1FFH 或者: 地址范围:RAM (1)和RAM (2)000H ~0FFH, RAM (3)和 RAM (4)100H ~1FFH, 10.5 RAM2112(256×4)组成如题图10.5所示电路。 (1)按图示接法,写出2112(1)至2112(4)的地址范围(用十六进制表示)。 (2)按图示接法,内存单元的容量是多少?若要实现2k×8的内存,需要多少片2112芯片? (3)若要将RAM 的寻址范围改为B00H~BFFH 和C00H~CFFH ,电路应做何改动? A 0 A 0 A 0 A 0 A 7 A 7 A 7 A 7 /R W D 0 D 1 A 8

题图10.5 解: (1) RAM2112(1)和RAM2112(2):900H~9FFH RAM2112(3)和RAM2112(4):E00H~EFFH (2) 内存容量:512×8 若实现2K×8需要28 2564K ??=16片 (3) 电路改为: 13Y Y →;64Y Y → 10.8 试确定如题图10.8所示各电路中RAM 芯片的寻址范围。 (a) (b) (c) 题图10.8 74LS138 A 8 A 9 A 10 A 11A 15 A 14 A 13 A A A 接2114(1)、 2114(2) CS 端 接2114(3)、 2114(4) CS 端 74138 A 8A 9A A A A A 接6116(1) CS 端 接6116(2) CS 端 74138

计算机组成原理题库

综合题 1. 设存储器容量为32字,分为M0-M3四个模块,每个模块存储8个字,地址分配方案分别如下图中图(a)和图(b)所示。 (1)(a)和(b)分别采用什么方式进行存储器地址编址? (2)设存储周期T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。问(a)和(b)两种方式下所对应的存储器带宽分别是多少(以Mb/s为单位)? 2.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的,已知微指令长度为32位,请估算控制存储器的容量是多少字节? 3. (1)用16K×8位的SRAM芯片形成一个32K×16位的RAM区域,共需SRAM芯片多少片? (2)设CPU地址总线为A15~A0,数据总线为D15~D0,控制信号为R/W(读/写)、MREQ(允许访存)。SRAM芯片的控制信号有CS和WE。要求这32K×16位RAM 区域的起始地址为8000H,请画出RAM与CPU的连接逻辑框图。

*4 CPU执行一段程序时,Cache完成存取的次数为3800次,主存完成存取的次数为200次,已知Cache存取周期为50ns,主存为250ns, 求(1)Cache命中率。(2)平均访问时间(3)Cache/主存系统的效率。 5.已知某机采用微程序控制方式,其控制存储器容量为512*48(位)。微程序可在整个存储器中实现转移,可控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式,如下图所示。 (1)微指令中的三个字段分别应为多少位? (2)画出围绕这种微指令格式的微程序控制器逻辑框图。 6.用2M×8位的SRAM芯片,设计4M×16位的SRAM存储器,试画出存储器芯片连接图。 *7.某计算机系统的内存储器由cache和主存构成,cache的存储周期为30ns,主存的存取周期为150ns。已知在一段给定的时间内,CPU共访问内存5000次,其中400次访问主存。问: ① cache的命中率是多少? ② CPU访问内存的平均时间是多少纳秒?

5半导体存储器习题解答

5 大规模数字集成电路习题解答99 自我检测题 1.一个ROM 共有10根地址线,8根位线(数据输出线),则其存储容量为。 A.10×8 B.102×8 C.10×82D.210×8 2.为了构成4096×8的RAM,需要片1024×2的RAM。 A.8片B.16片C.2片D.4片 3.哪种器件中存储的信息在掉电以后即丢失? A.SRAM B.UVEPROM C.E2PROM D.PAL 4.关于半导体存储器的描述,下列哪种说法是错误的。 A.RAM读写方便,但一旦掉电,所存储的内容就会全部丢失 B.ROM掉电以后数据不会丢失 C.RAM可分为静态RAM和动态RAM D.动态RAM不必定时刷新 5.有一存储系统,容量为256K×32。设存储器的起始地址全为0,则最高地址的十六进制地址码为3FFFFH 。 6.真值表如表T5.6所示,如从存储器的角度去理解,AB应看为地址,F0F1F2F3应看为数据。 表T5.6 习题 1.在存储器结构中,什么是“字”?什么是“字长”,如何表示存储器的容量? 解:采用同一个地址存放的一组二进制数,称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量,一个具有n字、每字m位的存储器,其容量一般可表示为n ×m位。 2.试述RAM和ROM的区别。 解:RAM称为随机存储器,在工作中既允许随时从指定单元内读出信息,也可以随时将信息写入指定单元,最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据,不能快速、随时地修改或重新写入数据,内部信息通常在制造过程或使用前写入, 3.试述SRAM和DRAM的区别。 解:SRAM通常采用锁存器构成存储单元,利用锁存器的双稳态结构,数据一旦被写

计算机组成原理第五章答案

5 .4 教材习题解答 1.如何区别存储器和寄存器?两者是一回事的说法对吗? 解:存储器和寄存器不是一回事。存储器在CPU 的外边,专门用来存放程序和数 据,访问存储器的速度较慢。寄存器属于CPU 的一部分,访问寄存器的速度很快。 2.存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有 哪些层次? 解:存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价 存储系统和结构 第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系 统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高 速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次,其中高速 缓存和主存间称为Cache -主存存储层次(Cache 存储系统);主存和辅存间称为主存—辅

存存储层次(虚拟存储系统)。 3.什么是半导体存储器?它有什么特点? 解:采用半导体器件制造的存储器,主要有MOS 型存储器和双极型存储器两大类。 半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的 信息会因为断电而丢失。 4.SRAM 记忆单元电路的工作原理是什么?它和DRAM 记忆单元电路相比有何异 同点? 解:SRAM 记忆单元由6个MOS 管组成,利用双稳态触发器来存储信息,可以对其 进行读或写,只要电源不断电,信息将可保留。DRAM 记忆单元可以由4个和单个MOS 管组成,利用栅极电容存储信息,需要定时刷新。 5.动态RAM 为什么要刷新?一般有几种刷新方式?各有什么优缺点? 解:DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的,由于电容上的电 荷会随着时间的推移被逐渐泄放掉,因此每隔一定的时间必须向栅极电容补充一次电荷, 这个过程就叫做刷新。

第七章 半导体存储器

第七章 半导体存储器 数字信息在运算或处理过程中,需要使用专门的存储器进行较长时间的存储,正是因为有了存储器,计算机才有了对信息的记忆功能。存储器的种类很多,本章主要讨论半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点,在数字设备中得到广泛应用。目前,微型计算机的内存普遍采用了大容量的半导体存储器。 存储器——用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同,半导体存储器可分为随机存取存储器(RAM —Random Access Memory )和只读存储器(ROM —Read-Only memory )。 按照存储机理的不同,RAM 又可分为静态RAM 和动态RAM 。 存储器的容量 存储器的容量=字长(n )×字数(m ) 7.1随机存取存储器(RAM ) 随机存取存储器简称RAM ,也叫做读/写存储器,既能方便地读出所存数据,又能随时写入新的数据。RAM 的缺点是数据的易失性,即一旦掉电,所存的数据全部丢失。 一. RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 存储矩阵 读/写控制器 地址译码器 地 址码输片选读/写控制输入/输出 入 图7.1—1 RAM 的结构示意框图

2 1. 存储矩阵 RAM 的核心部分是一个寄存器矩阵,用来存储信息,称为存储矩阵。 图7.1—5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构,1024个字排列成32×32的矩阵,中间的每一个小方块代表一个存储单元。为了存取方便,给它们编上号,32行编号为X 0、X 1、…、X 31,32列编号为Y 0、Y 1、…、Y 31。这样每一个存储单元都有了一个固定的编号(X i 行、Y j 列),称为地址。 1 1 1 1 31 31 131******** 列 译 码 器 行译码器 .. .........位线 位线 位线 位线 位线 位线 . .. . . . . X X X Y Y Y 0 1 31 131 A A A A A A A A A A 地 址 输 入 地址 输入 012 34 5 67 89 D D 数据线 . .. . 图7.1-5 1024×1位RAM 的存储矩阵 2. 址译码器 址译码器的作用,是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号,从而选中该存储单元。 存储器中的地址译码器常用双译码结构。上例中,行地址译码器用5输入32输出的译码器,地址线(译码器的输入)为A 0、A 1 、…、A 4,输出为X 0、X 1、…、X 31;列地址译码器也用5输入32输出的译码器,地址线(译码器的输入)为A 5、A 6 、…、A 9,输出为Y 0、Y 1、…、Y 31,这样共有10条地址线。例如,输入地址码A 9A 8A 7A 6A 5A 4A 3A 2A 1A 0=0000000001,则行选线X 1=1、列选线Y 0=1,选中第X 1行第

计算机组成原理期末复习知识要点

第一章 1)冯.诺依曼主要三个思想是什么? (1)计算机处理采用二进制或二进制代码 (2)存储程序 (3)硬件五大部分:输入设备、输出设备、存储器、运算器和控制器 2)计算机硬件由哪5部分组成? 输入设备、输出设备、存储器、运算器和控制器 3)VLSI中文的意思是什么? 超大规模集成电路 4)列举出三个计算机应用领域? 1.科学技术计算2.数据信息处理3.计算机控制 4.计算机辅助技术5.家庭电脑化 5)计算机系统分哪两大系统? 硬件和软件系统 6)计算机内部信息包括哪两大信息? 计算机中有两种信息流动:一是控制信息,即操作命令,其发源地为控制器;另一种是数据流,它受控制信息的控制,从一部件流向另一部件,边流动边加工处理。 7)计算机性能主要包括哪三个主要性能? (1)基本字长: 是参与运算的数的基本长度,用二进制数位的长短来衡量,取决寄存器、加法器、数据总线等部件的位数。 (2)主存容量:可以用字节,有的用字长,K、M、G、T (3)运算速度: 是每秒能执行的指令条数来表示,单位是条/秒。(MIPS) 8)现代计算机系统分为五个层次级别是如何划分的? 从功能上,可把现代计算机系统分为五个层次级别: 第一级是微程序设计级:是硬件级 第二级是一般机器级:机器语言级 第三级是操作系统级:是操作系统程序实现。(混合级) 第四级是汇编语言级:一种符号形式语言。 第五级是高级语言级 9)机器数是指什么?它主要是解决了数值的什么表示? 10)机器数有哪4种表示方法? 原码表示法、补码表示法、和移码表示法四种。 11)计算机数值有哪两种表示方式?它主要解决了数值的什么表示? 定点表示和浮点表示。主要解决数中小数点的位置的确定。 12)浮点数在计算机内部表示两种方式是如何安排的? 13)尾数是补码表示其规格化如何表示? 正数:0.1×…×的形式负数:1.0×…×的形式 14)解释计算机内部数值0和字符0有何不同? 数值0在计算机中为00H,而字符0为其ASCII码30H。 15)计算机如何判断加法溢出的? 当运算结果超出机器所能表示的数域范围时,称为溢出。 判别方法有:符号位判别法、进位判别法、双符号位判别法。 16)半加器与全加器有什么不同?

数字逻辑技术第七章

第七章半导体存储器习题 一、选择题 1.一个容量为1K×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2.要构成容量为4K×8的RAM,需要片容量为256×4的RAM。 A.2 B.4 C.8 D.32 3.寻址容量为16K×8的RAM需要根地址线。 A.4 B.8 C.14 D.16 E.16K 4.若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有条。 A.8 B.16 C.32 D.256 5.某存储器具有8根地址线和8根双向数据线,则该存储器的容量为。 A.8×3 B.8K×8 C.256×8 D. 256×256 6.采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 7.随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 8.欲将容量为128×1的RAM扩展为1024×8,则需要控制各片选端的辅助译码器的输出端数为。 A.1 B.2 C.3 D.8 9.欲将容量为256×1的RAM扩展为1024×8,则需要控制各片选端的辅助 译码器的输入端数为。 A.4 B.2 C.3 D.8 10.只读存储器ROM在运行时具有功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 11.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 12.随机存取存储器RAM中的内容,当电源断掉后又接通,存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 13.一个容量为512×1的静态RAM具有。 A.地址线9根,数据线1根 B.地址线1根,数据线9根 C.地址线512根,数据线9根 D.地址线9根,数据线512根 14.用若干RAM实现位扩展时,其方法是将相应地并联在一起。 A.地址线 B.数据线 C.片选信号线 D.读/写线 15.PROM的与陈列(地址译码器)是。 A.全译码可编程阵列 B. 全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列 二、判断题(正确打√,错误的打×) 1.实际中,常以字数和位数的乘积表示存储容量。() 2. RAM由若干位存储单元组成,每个存储单元可存放一位二进制信息。() 3.动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失。() 4.用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。()5.所有的半导体存储器在运行时都具有读和写的功能。()6. ROM和RAM中存入的信息在

《计算机组成原理》总结完整版

《计算机组成原理》学科复习总结 ★第一章计算机系统概论 ?本章内容:本章主要讲述计算机系统的组成、计算机系统的分层结构、以及计算机的一些主要指标等 ?需要掌握的内容:计算机软硬件的概念,计算机系统的层次结构、体系结构和计算机组成的概念、冯.诺依曼的主要思想及其特点、计算机的主要指标 ?本章主要考点:概念 1、当前的CPU由那几部分组成组成? 控制器、运算器、寄存器、cache (高速缓冲存储器) 2、一个完整的计算机系统应包括那些部分? 配套的硬件设备和软件系统 3、什么是计算机硬件、计算机软件?各由哪几部分组成?它们之间有何联系? 计算机硬件是指计算机的实体部分,它由看得见摸得着的各种电子元器件,各类光、电、机设备的实物组成。主要包括运算器(ALU)、控制器(CU)、存储器、输入设备和输出设备五大组成部分。软件是计算机程序及其相关文档的总称,主要包括系统软件、应用软件和一些工具软件。软件是对硬件功能的完善与扩充,一部分软件又是以另一部分软件为基础的再扩充。 4、冯·诺依曼计算机的特点 ●计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成 ●指令和数据以同等地位存于存储器内,可按地址寻访 ●指令和数据用二进制表示 ●指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储 器中的位置 ●指令在存储器内按顺序存放 ●机器以运算器为中心,输入输出设备和存储器间的数据传送通过运算器完成 5、计算机硬件的主要技术指标 ●机器字长:CPU 一次能处理数据的位数,通常与CPU 中的寄存器位数有关 ●存储容量:存储容量= 存储单元个数×存储字长;MAR(存储器地址寄存器)的位数 反映存储单元的个数,MDR(存储器数据寄存器)反映存储字长 主频 吉普森法 ●运算速度MIPS 每秒执行百万条指令 CPI 执行一条指令所需的时钟周期数 FLOPS 每秒浮点运算次数 ◎第二章计算机的发展及应用 ?本章内容:本章主要讲述计算机系统、微型计算机系统的发展过程以及应用。 ?需要掌握的内容:计算机的发展的不同阶段区分的方法、微型计算机发展中的区分、摩尔定律 ?本章主要考点:概念 1、解释摩尔定律

第五章 半导体存储器

第五章半导体存储器 一、简答题 1、存储器是如何分类的?内存和外存各有什么特点? 2、RAM和ROM 各有何特点?静态RAM和动态RAM 各有何特点? 3、如何判断有无地址重叠?有地址重叠时会出现什么问题?软件上应如何配合? 4、若存储空间的首地址为1000H,写出存储器容量分别为1K×8,2K×8,4K×8和8K×8位时所对应的末地址。试确定每一片存储器的寻址范围。 5、外部存储器和内部存储器各有什么特点?用途如何? [解答] 微型计算机中存储器分为外部存储器和内部存储器。外存容量大,但存取速度慢,且cpu使用外存信息时需先把信息送到内存中。内存容量小,存取速度快,其信息cpu可直接使用,故外存存放相对来说不经常使用的程序和数据。另外,外存总是和某个外部设备有关。内存容纳当前正在使用的或者经常使用的程序和数据。 6、什么是直接寻址范围?地址线的多少与它有什么关系? [解答] 直接寻址范围就是利用地址线可寻址的最大地址范围,以地址线的位数为指数,以2为底数的幂为最大直接寻址范围。 7、根据你对CPU和各种存储器的了解,一个微型计算机是如何开始工作的?[解答] 计算机工作时,一般先由ROM中的引导程序,启动系统,再从外存中读取系统程序和应用程序,送到内存的RAM中。在程序的运行过程中,中间结果一般放在内存RAM中,程序结束时,又将结果送到外存。 8、存储器的存取时间是什么意思?它在系统设计时有什么实际意义? [解答] 存储器的存取时间是指存储器接收到稳定的地址输入到完成操作的时间,系统设计时可以据此考虑数据传输、总线的选择和时序安排。 9、动态RAM为什么要进行刷新?刷新过程和读操作比较有什么差别? [解答] 不管是哪一种动态RAM,都是利用电容存储电荷的原理来保存信息的,由于电容会逐渐放电,所以,对动态RAM必须不断进行读出和再写入,以使泄放的电荷受到补充,也就是进行刷新。在温度上升时,电容的放电会加快,所以两次刷新间的间隔是随温度而变化的,一般为1---100ms.在70摄氏度情况下,典型的刷新时间间隔为2ms。虽然进行一次读写操作实际上也进行刷新,但是,由

数字电子技术基础第四版课后答案7

第七章半导体存储器 [题] 存储器和寄存器在电路结构和工作原理上有何不同 [解] 参见第节。 [题] 动态存储器和静态存储器在电路结构和读/写操作上有何不同 [解] 参见第7.3.1节和第节。 [题] 某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,试计算它的最大存储量是多少 [解] 最大存储量为232×16=210×210×210×26=1K×1K×1K×26=64G [题] 试用4片2114(1024×4位的RAM)和3线-8线译码器74LS138(见图3.3.8)组成4096×4位的RAM。 [解] 见图。 [题] 试用16片2114(1024×4位的RAM)和3线-8线译码器74LS138(见图3.3.8)接成一个8K×8位的RAM。 [解] 见图。

[题] 已知ROM的数据表如表所示,若将地址输入A3A2A1A0作为4个输入逻辑变量,将数据输出D3D2D1D0作为函数输出,试写出输出与输入间的逻辑函数式。 [ 解] D3= 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A+ + + D2=0 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A A A A A+ + + + +0 1 2 3 A A A A D1=0 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A+ + + D0=0 1 2 3 1 2 3 A A A A A A A A+ [题]图是一个16×4位的ROM,A3、、A2、A1、A0为地址输入,D3、D2、D1、D0是数据输出,若将D3、D2、D1、D0视为A3、、A2、A1、A0的逻辑函数,试写出D3、D2、D1、D0的逻辑函数式。 [解]0 1 2 3 1 2 3 1 2 3 1 2 3 3 A A A A A A A A A A A A A A A A D+ + + = 1 2 3 1 2 3 1 2 3 2 A A A A A A A A A A A A D+ + = 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 1 A A A A A A A A A A A A A A A A A A A A D+ + + + = 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A A A A A D+ + + + = 1 2 3 1 2 3 A A A A A A A A+ + 地址 输入 数据 输出 地址 输入 数据 输出 A3A2A1 A0 D3D2D1 D0 A3A2A1 A0 D3D2D1 D0 0000 0001 0010 0011 0100 0101 0110 0111 0001 0010 0010 0100 0010 0100 0100 1000 1000 1001 1010 1011 1100 1101 1110 1111 0010 0100 0100 1000 0100 1000 1000 0001

计算机组成原理第四章课后习题及答案_唐朔飞

第4章存储器 1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。 答:主存:主存储器,用于存放正在执行的程序和数据。CPU可以直接进行随机读写,访问速度较高。 辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。 Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。 RAM:半导体随机存取存储器,主要用作计算机中的主存。 SRAM:静态半导体随机存取存储器。 DRAM:动态半导体随机存取存储器。 ROM:掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。 PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。 EPROM:紫外线擦写可编程只读存储器。需要修改内容时,现将其全部内容擦除,然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 EEPROM:电擦写可编程只读存储器。 CDROM:只读型光盘。 Flash Memory:闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。 答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。 按速度由高至低排序为:寄存器、Cache、主存、硬盘; 按容量由小至大排序为:寄存器、Cache、主存、硬盘;

按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。 3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次? 答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。 主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。 综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。 主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器,程序员可使用这个比主存实际空间(物理地址空间)大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时,再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。 4. 说明存取周期和存取时间的区别。 解:存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间,而存取周期不仅包含操作时间,还包含操作后线路的恢复时间。即: 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽?若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少? 解:存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒 注意:字长32位,不是16位。(注:1ns=10-9s)

相关文档