当前位置：文档库 › 数字电子技术期末试卷

数字电子技术期末试卷

重庆大学数字电子技术I (双语)课程试卷

2006~2007 学年第2学期

开课学院：通信工程学院课程号：16004735 考试日期：

考试方式：

考试时间： 120 分钟

注：1.大标题用四号宋体、小标题及正文推荐用小四号宋体；2.按A4纸缩小打印I. Multiple choice (1 pts/ea, 15 pts total)

1) How is the invalid state problem associated with the S -R flip -flop overcome? a) The R terminal is eliminated. b) The R input is fed through an inverter. c) A single input terminal is used (D). d) Both B and C are correct. 2) This is the timing diagram for a 2-input ________ gate.

a) NAND b) AND c) Exclusive-OR d) OR 3) What is the meaning of RAM, and what is its primary role?

a) R andom A ccess M emory; it is memory that is used for short-term temporary data storage within the computer.

b) R eadily A vailable M emory; it is the first level of memory used by the computer in all of its operations.

c) R andom A ccess M emory; it is memory that can be reached by any sub-system within a computer, and at any time.

d) R esettable A utomatic M emory; it is memory that can be used and then automatically reset, or cleared, after being read from or written to..

4) Which rule of Boolean algebra does the example below represent?

a) A + 1 = 1 b) A ? 0 = 0 c) A + 0 = A d) A ? 1 = A

5) The circuit shown below is ________.

a) decade counter b) BCD counter c) Johnson counter d) ring counter 6) The circuit below is most likely a ________.

a) full-adder b) demultiplexer c) multiplexer d) comparator 7) For a negative-logic pulse, the trailing edge is the ________. a) negative-going edge b) positive-going edge c) HIGH-to-LOW transition d) falling edge 8) The 2's complement of binary 110110 is ________.

a) 0010012 b) 0010102 c) 1101002 d) 1010102

9) Which of the following statements best describes the operation of an UP/DOWN SYNCHRONOUS COUNTER?

a) The counter can be reversed, but must be RESET before counting in the other direction.

b) In general, the counter can be reversed at any point in its counting sequence.

c) The counter can count in either direction, but must continue in that direction once started.

d) The count sequence cannot be reversed, once it has begun, without first resetting the counter to zero.

命

题人：

组题人：

审题人：

命题时间：

教务处制

学院专业、班年级学号姓名

公平竞争、诚实守信、严肃考纪、拒绝作弊

封

线

密

Figure 5-1

10) Which of the following logic expressions represents the logic diagram in Fig 5-1? a) AB B A X += b) B A AB X += c) B A B A X += d) AB AB X += 11) For an ideal digital pulse, transition times are ________. a) infinite; b) measured between 0 and 90% of the amplitude; c) measured between 10% to 90% of the amplitude; d) zero;

12) When performing binary addition using the 2's complement method, an

________ can occur if ________ are of the same ________; the error is indicated by a(n) ______. a) overflow, both numbers, sign, incorrect sign bit b) error, both numbers, magnitude, negative sign c) overflow, signs, magnitude, incorrect sum d) error, the signs, polarity, incorrect polarity

13) Which of the following combinations cannot be combined into Karnaugh -map groups? a) Corners in the same column; b) Corners in the same row; c) Overlapping combinations; d) Diagonal corners;

14) A positive edge-triggered J-K flip-flop is used to produce a two-phase clock. However, when the circuit is operated it produces erratic results. Close examination with a scope reveals the presence of glitches. What causes the glitches, and how might the problem be corrected?

a) The PRESET and CLEAR terminals may have been left floating; they should

be properly terminated if not being used.

b) The problem is caused by a race condition between the J and K inputs; an

inverter should be inserted in one of the terminals to correct the problem. c) A race condition exists between the Q and Q outputs to the AND gate; the

AND gate should be replaced with a NAND gate.

d) A race condition exists between the CLOCK and the outputs of the flip-flop

feeding the AND gate; replace the flip-flop with a negative edge-triggered J-K flip-flop.

15) When both inputs of a J -K edge -triggered FF are high, and the clock cycles, the output will a) not change; b) toggle;

c) remain unchanged; d) be invalid

II. Compute and fill in the blank (3 pts/ea, 30 pts total)

1) How many input lines would be required for a 1-of-8 decoder?

2) Suppose that a 3-digit BCD digital-to-analog converter has a full-scale output of 49.95 mA. What is the percentage resolution of the DAC?

3) With current technology, a 12-bit flash A/D converter would require __________ comparators.

4) How many truth table entries are necessary for a 4 input circuit? 5) Given the Boolean expression )(G D LMN X += and the values L=1, M=0, N=1, D=1, and G=0, the value of X is:

6) A retriggerable one-shot has a pulse width of 10mS; 3mS after being triggered, another trigger pulse is applied. The resulting output pulse will be ________ ms 7) The equation for the output frequency of a 555 timer operating in the astable mode is: f = 1.44/((R1 + 2*R2)*C). What value of C will be required if R1 = R2 = 1K and f = 1KHz?

8) A certain IC logic gate draws 1.8 mA when its output is HIGH and 3.8 mA when its output is LOW. Assume a 50% duty cycle and calculate the average I cc current drain.

9) A certain logic device has the following specifications: V OL(max) = 0.5 v, V IL(max) = 0.9 v, V OH(min) = 2.6, and V IH(min) = 2.1 v. Determine the low-state dc noise margin

Figure 8-9

10) What is the modulus of the counter shown in Figure 8-9?

III. for the circuit below, plot each output waveform for the inputs shown.(5 pts)

IV. If the input waveforms are applied to the circuit below, sketch the output waveform (5 pts)

V. Design a 7-segment decoder logic for segment a.(12 pts)

VI. Design a counter to produce the following binary sequence. Use J-K flip-flops. (15 pts)

0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0,…

for truncated states, check auto-reentry property.VII. A 555 timer is configured to run as an astable multivibrator as shown below, determine following parameters: (8 pts)

Given: R1 = 1.1 M

R2 = 3.5 M

C = 15.4 pF

Find: f, t H, t L, Duty cycle

VIII. The shift register is given below, the SER is a 0. develop data-output waveform in relation to the input. (5 pts)

IX. Draw output waveform. The data inputs have a low value of 0V and a high value of +5V. (5 pts)

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器的Q 和Q1的表达式，并画出其波形。图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2ABCF 2求：（1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解：（1）化简该函数为最简与或式：解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分分分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分分分分

填对卡诺图圈对卡诺图-----------2分由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6．方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

电力电子技术期末考试试题及答案(1)

《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时，输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ．触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新 B 2 B V CC Y 1

电力电子技术期末考试试题及答案(史上最全)

电力电子技术试题第1章电力电子器件 1.电力电子器件一般工作在__开关__状态。 2.在通常情况下，电力电子器件功率损耗主要为__通态损耗__，而当器件开关频率较高时，功率损耗主要为__开关损耗__。 3.电力电子器件组成的系统，一般由__控制电路__、_驱动电路_、 _主电路_三部分组成，由于电路中存在电压和电流的过冲，往往需添加_保护电路__。 4.按内部电子和空穴两种载流子参与导电的情况，电力电子器件可分为_单极型器件_ 、 _ 双极型器件_ 、_复合型器件_三类。 5.电力二极管的工作特性可概括为_承受正向电压导通，承受反相电压截止_。 6.电力二极管的主要类型有_普通二极管_、_快恢复二极管_、 _肖特基二极管_。 7.肖特基二极管的开关损耗_小于_快恢复二极管的开关损耗。 8.晶闸管的基本工作特性可概括为 __正向电压门极有触发则导通、反向电压则截止__ 。 | 9.对同一晶闸管，维持电流IH与擎住电流IL在数值大小上有IL__大于__IH 。 10.晶闸管断态不重复电压UDSM与转折电压Ubo数值大小上应为，UDSM_大于__Ubo。 11.逆导晶闸管是将_二极管_与晶闸管_反并联_（如何连接）在同一管芯上的功率集成器件。的__多元集成__结构是为了便于实现门极控制关断而设计的。的漏极伏安特性中的三个区域与GTR共发射极接法时的输出特性中的三个区域有对应关系，其中前者的截止区对应后者的_截止区_、前者的饱和区对应后者的__放大区__、前者的非饱和区对应后者的_饱和区__。 14.电力MOSFET的通态电阻具有__正__温度系数。的开启电压UGE（th）随温度升高而_略有下降__，开关速度__小于__电力MOSFET 。 16.按照驱动电路加在电力电子器件控制端和公共端之间的性质，可将电力电子器件分为_电压驱动型_和_电流驱动型_两类。的通态压降在1/2或1/3额定电流以下区段具有__负___温度系数，在1/2或1/3额定电流以上区段具有__正___温度系数。 18.在如下器件：电力二极管（Power Diode）、晶闸管（SCR）、门极可关断晶闸管（GTO）、电力晶体管（GTR）、电力场效应管（电力MOSFET）、绝缘栅双极型晶体管（IGBT）中，属于不可控器件的是_电力二极管__，属于半控型器件的是__晶闸管_，属于全控型器件的是_ GTO 、GTR 、电力MOSFET 、IGBT _；属于单极型电力电子器件的有_电力MOSFET _，属于双极型器件的有_电力二极管、晶闸管、GTO 、GTR _，属于复合型电力电子器件得有 __ IGBT _；在可控的器件中，容量最大的是_晶闸管_，工作频率最高的是_电力MOSFET，属于电压驱动的是电力MOSFET 、IGBT _，属于电流驱动的是_晶闸管、GTO 、GTR _。 . 第2章整流电路 1.电阻负载的特点是_电压和电流成正比且波形相同_，在单相半波可控整流电阻性负载电路中，晶闸管控制角α的最大移相范围是_0-180O_。 2.阻感负载的特点是_流过电感的电流不能突变，在单相半波可控整流带阻感负载并联续流二极管的电路中，晶闸管控制角α的最大移相范围是__0-180O _ ，其承受的最大正反向电压均为___，续流二极管承受的最大反向电压为___（设U2为相电压有效值）。 3.单相桥式全控整流电路中，带纯电阻负载时，α角移相范围为__0-180O _，单个晶闸管所承受的最大正向电压和反向电压分别为__ 和_；带阻感负载时，α角移相范围为_0-90O _，单个晶闸管所承受的最大正向电压和反向电压分别为___和___；带反电动势负载时，欲使电阻上的电流不出现断续现象，可在主电路中直流输出侧串联一个_平波电抗器_。 4.单相全控桥反电动势负载电路中，当控制角α大于不导电角时，晶闸管的导通角=_π-α-_; 当控制角小于不导电角时，晶闸管的导通角=_π-2_。

数字电子技术试题及答案(题库)

《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。 2.三态门电路的输出有高电平、低电平和（）3种状态。 3．TTL 与非门多余的输入端应接（）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（）根地址线，有（）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。 11. ）；Y 3 ＝（）。

12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。

电工电子技术期末考试试题及答案汇总

成绩统计表专业班级____________ 考生姓名：____________ 学号_______ 请将选择题答案填入下表：一．选择（20分、2分/题） 1．变压器降压使用时，能输出较大的____b_____。 A、功率 B、电流 C、电能 D、电功 2．三相异步电动机旋转磁场的旋转方向是由三相电源的________b_决定。 A、相位 B、相序 C、频率 D、相位角3．电气控制线路原理图中，触头的位置是处于______a___。A、未通电状态B、通电状态C、根据情况确定状态4．为保证机床操作者的安全，机床照明灯的电压应选____d_____。 A、380V B、220V C、110V D、36V以下5．关于提高功率因数的说法，正确的是（ c ） A.在感性负载上并联电感可以提高功率因数 B.在感性负载上并联电容可以降低功率因数

C.在感性负载上并联电容可以提高功率因数 6．乙类互补对称式功放电路，其输出波形的交越失真是指（ c ）。A．频率失真B、相位失真C、波形过零时出现的失真D、幅度失真 7．稳压管的动态电阻（b ）稳压性能越好。 A、越大 B、越小 C、较合适 D、不一定 8．运算放大器电路如图所示，该电路中反馈类型为( )。a (A) 串联电压负反馈(B) 串联电流负反馈 (C) 并联电压负反馈(D) 并联电流负反馈 ∞ 9．单稳态触发器的输出状态有（a） A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态 10．一个8选1多路选择器，输入地址有 c 。

A、2位 B、3位 C、4位 D、8位二、计算题（70分） 1．已知图5所示电路中U S1=24V，U S2＝6V，R1=12Ω，R2＝6Ω,R3=2Ω，试用戴维宁定理求流过电阻R3中的电流I3。(10分) a I3 b 2．如图所示R－L串联电路，R=280Ω，R L=20Ω,L=1.65H，电源电压U=220V，电源频率为50H Z。(10分)

数字电子技术基础期末考试试卷及答案

数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门

3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。

数字电子技术考试题及答案

太原科技大学数字电子技术课程试卷 B 卷一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（）位，地址线为（）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线

《数字电路》期末模拟试题及答案 3

1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 A 1 A B 3

5. 已知某电路的真值表如下，该电路的逻辑表达式为。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 化简下列逻辑函数，写出最简与或表达式: 1．证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A + ++? 分析设计题: 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ），请画出电路连接图。 1A A A A D Y =(2D Y =( ２．TTL

数字电路复习题及答案

数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为

1。 11、对于任意一个最小项，只有一组变量的取值使其值为1，而在变量取其他各组值时这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为

电子技术期末考试试卷及答案

2、射极输出器电路中，输出电压U o 与输入电压u i 之间的关系是（）。（a ）两者反相，输出电压大于输出电压（b ）两者同相，输出电压近似等于输入电压（c ）两者相位差90 ，且大小相等 3、为了放大变化缓慢的信号或直流信号，多级放大器级与级之间必须采用（）。（a ）阻容耦合（b ）变压器耦合（c ）直接耦合汁侶吗llTFF （咏宀、方亠z-r /咏宀\ 命题教帅（签字）试做教师（签字）系、室土任（签字））匚记标修重 ................ 名姓题号 -一- _ 二 _ 三四五七八合计满分 32 10 8 10 6 7六 10 12 丿八 12 100 实得分评阅人得分、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内（本大题共16小题，总32分） 1、电路如图所示，所有二极管状态为 ( )。 ⑻ D 1导通，D 2、 D 3 截止 (b) D 1、 D 2截止 D 3导通 (c) D 1、 D 3截止， D 2导通 (d) D 1、 D 2、D 3均截止均为理想元件，则D ,、D 2、D 3的工作 12V +6V J 1 ----------------- W D2 Ld D3 白R 0V D i

⑻L i、C i组成的电路（b）L、C组成的电路（c）L2、&组成的电路 +U cc 5、正弦波振荡器如图所示，为了获得频率可调的输出电压，则应该调节的电阻是（）。 ⑻R i （b）R F（c）R U o 6、模拟电路中晶体管大多工作于（）。 ⑻放大状态（b）开关状态（c）击穿状态 7、数字电路中的工作信号为（）。 ⑻随时间连续变化的电信号（b）脉冲信号（c）直流信号 8、逻辑电路如图所示，分析图中C, J, K的波形。当初始状态为“ 0” 时，输出Q是“1”的瞬间为（）。 ⑻t i (b) t2 (c) t3

数字电路的期末试题及标准答案

数字电路的期末试题一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分） ⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是： A．与非门及或非门； B．与门及或门； C．或门及异或门； D．与门及或非门．（ B ） ⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ） ⒊已知，则函数F和H的关系，应是：（ B ） A．恒等； B．反演； C．对偶； D．不确定． ⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A） A．真值表； B．逻辑表达式； C．电路图； D．逻辑图形符号． ⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C） A．项数最少； B．每个乘积项的变量数最少； C．每个乘积项中，每种变量或其反变量只出现一次； D．每个乘积项相应的数值最小，故名最小项． ⒍双向数据总线可以采用（ B ）构成。 A．译码器； B．三态门； C．与非门； D．多路选择器． ⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。 A．译码器； B．编码器； C．全加器； D．寄存器． ⒏八路数据选择器，其地址输入端（选择控制端）有（ C ）个。

A．8个 B．2个 C．3个 D．4个 ⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。 A．或非门 B．与非门 C．异或门 D．同或门 ⒑为产生周期性矩形波，应当选用（ C ）。 A．施密特触发器 B．单稳态触发器C．多谐振荡器 D．译码器二、化简下列逻辑函数（每小题5分，共10分） ⒈用公式法化简逻辑函数： ⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15=0 三、非客观题(本题两小题，共20分) ⒈如图所示为三输入变量的或门和与门的逻辑图。根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。（本题共8分,每个Y1、Y2各 2分）解

电力电子技术期末考试试题及答案修订稿

电力电子技术期末考试试题及答案 Coca-cola standardization office【ZZ5AB-ZZSYT-ZZ2C-ZZ682T-ZZT18】

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

电力电子技术期末考试试题及答案最新版本

电力电子技术试题
第 1 章电力电子器件 1.电力电子器件一般工作在__开关__状态。 5.电力二极管的工作特性可概括为_承受正向电压导通，承受反相电压截止_。 6.电力二极管的主要类型有_普通二极管_、_快恢复二极管_、 _肖特基二极管_。 8.晶闸管的基本工作特性可概括为 __正向电压门极有触发则导通、反向电压则截止__ 。 18.在如下器件：电力二极管（Power Diode）、晶闸管（SCR）、门极可关断晶闸管（GTO）、电力晶体管（GTR）、电力场效应管（电力 MOSFET）、绝缘栅双极型晶体管（IGBT）中，属于不可控器件的是_电力二极管__，属于半控型器件的是__晶闸管_，属于全控型器件的是_ GTO 、GTR 、电力 MOSFET 、 IGBT _；属于单极型电力电子器件的有_电力 MOSFET _，属于双极型器件的有_电力二极管、晶闸管、GTO 、GTR _，属于复合型电力电子器件得有 __ IGBT _；在可控的器件中，容量最大的是_晶闸管_，工作频率最高的是_电力 MOSFET，属于电压驱动的是电力 MOSFET 、IGBT _，属于电流驱动的是_晶闸管、
GTO 、GTR _。2、可关断晶闸管的图形符号是；电力场效应晶体管的图形符号是
绝缘栅双极晶体管的图形符号是
；电力晶体管的图形符号是
；
第 2 章整流电路 1.电阻负载的特点是_电压和电流成正比且波形相同_，在单相半波可控整流电阻性负载电路中，晶闸管控制角 α 的最大移相范围是_0-180O_。 2.阻感负载的特点是_流过电感的电流不能突变，在单相半波可控整流带阻感负载并联续流二极管的电路中，晶闸管控制角 α 的最大移相范围是__0-180O
_ ，其承受的最大正反向电压均为_ 2U2 __，续流二极管承受的最大反向电压为__ 2U2 _（设 U2 为相电压有效值）。
3.单相桥式全控整流电路中，带纯电阻负载时，α 角移相范围为__0-180O _，单个晶闸管所承受的最大正向电压和反向电压分别为__ 2U2 2 和_ 2U2 ；
带阻感负载时，α 角移相范围为_0-90O _，单个晶闸管所承受的最大正向电压和反向电压分别为__ 2U2 _和__ 2U2 _；带反电动势负载时，欲使电阻上的电
流不出现断续现象，可在主电路中直流输出侧串联一个_平波电抗器_。
5.电阻性负载三相半波可控整流电路中，晶闸管所承受的最大正向电压 UFm 等于__ 2U2 _，晶闸管控制角 α 的最大移相范围是_0-150o_，使负载电流连
续的条件为__ 30o __(U2 为相电压有效值)。
6.三相半波可控整流电路中的三个晶闸管的触发脉冲相位按相序依次互差_120o _，当它带阻感负载时，的移相范围为__0-90o _。 7.三相桥式全控整流电路带电阻负载工作中，共阴极组中处于通态的晶闸管对应的是_最高__的相电压，而共阳极组中处于导通的晶闸管对应的是_最低_
的相电压；这种电路
角的移相范围是_0-120o _，ud 波形连续的条件是_ 60o _。
8.对于三相半波可控整流电路，换相重迭角的影响，将使用输出电压平均值__下降_。
11.实际工作中，整流电路输出的电压是周期性的非正弦函数，当
从 0°～90°变化时，整流输出的电压 ud 的谐波幅值随
的增大而 _增大_，
当
从 90°～180°变化时，整流输出的电压 ud 的谐波幅值随
的增大而_减小_。
12. 逆变电路中，当交流侧和电网连结时，这种电路称为 _ 有源逆变 _ ，欲实现有源逆变，只能采用 __ 全控 _ 电路；对于单相全波电路，当控制角
0<
<
时，电路工作在__整流_状态；
时，电路工作在__逆变_状态。
13.在整流电路中，能够实现有源逆变的有_单相全波_、_三相桥式整流电路_等（可控整流电路均可），其工作在有源逆变状态的条件是_有直流电动势，
其极性和晶闸管导通方向一致，其值大于变流器直流侧平均电压_和__晶闸管的控制角 a > 90O，使输出平均电压 Ud 为负值_。第 3 章直流斩波电路
1.直流斩波电路完成得是直流到_直流_的变换。
2.直流斩波电路中最基本的两种电路是_降压斩波电路和_升压斩波电路_。
3.斩波电路有三种控制方式：_脉冲宽度调制（PWM）_、_频率调制_和_（ton 和 T 都可调，改变占空比）混合型。
6.CuK 斩波电路电压的输入输出关系相同的有__升压斩波电路___、__Sepic 斩波电路_和__Zeta 斩波电路__。
7.Sepic 斩波电路和 Zeta 斩波电路具有相同的输入输出关系，所不同的是：_ Sepic 斩波电路_的电源电流和负载电流均连续，_ Zeta 斩波电路_的输入、输
出电流均是断续的，但两种电路输出的电压都为__正_极性的。
8.斩波电路用于拖动直流电动机时，降压斩波电路能使电动机工作于第__1__象限，升压斩波电路能使电动机工作于第__2__象限，_电流可逆斩波电路能
编辑版 word

数字电路期末试卷及答案A

系名____________班级____________姓名____________学号____________ 密封线内不答题 2011 —— 2012 学年第 2 学期课程名称：数字电子技术基础使用班级：11级电子、通信、控制本科一、填空、单选题（在括号内填入所选序号）（每小题2分、共20分） 1、5F.8 16 ＝（___________） 10 ＝（___________） BCD 8421 2、一个四位二进制递减计数器的初态为1110，经过三个计数脉冲后，该计数器的状态为_________。 3、要用1K ×4的RAM 构成存储容量为4K ?16位的存储器，需要用 _________片进行扩展。 4、A/D 转换器用以将输入的_________转换成相应_________输出的电路。 5、偏离状态能在计数脉冲作用下自动转入有效状态的特性，称为__________特性。 6、如果F （A,B,C ）＝∑)7,5,4,2,0(m ，那么F (A,B,C)＝M ∏( ) 。 A. 0,2,4,5,7 B . 1,3,6 C . 0,2,3,5,7 D . 1,4,6 7、已知D/A 转换器的最小输出电压为10mv ，最大输出电压为2.5v ，则应选用（）位的D/A 转换器。 A . 7 B . 8 C. 9 D . 10 8、存储容量为256×8的RAM 有（）根地址输入线。 A . 8 B. 256 C . 10 D . 11 9、TTL 电路中三极管作为开关时工作区域是( )。 A. 饱和区+放大区 B. 饱和区+截止区 C. 放大区+击穿区 D. 击穿区+截止区 10、4位输入的二进制译码器，其输出端有( )位。 A. 16 B. 8 C. 4 D. 2 二、逻辑函数简化及变换（共15分） 1、用公式法将下面的逻辑函数式化简为最简与—或表达式。（6分）

数字电路试题及答案后面附带1doc

数字电路模拟题（答案附后）注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制）（1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。

四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、