多功能标准时钟设计
多功能标准时钟设计
[摘要]时钟对人们的日常工作、生活、学习都有着非常重要的作用，有了统一的时间，才能使生活井然有序。多功能时钟能更加准确提供标准的时间。完整的显示定时、倒计时、校时、日历等多功能为人们的生活提供方便。具体设计要求如下：用单片机编程来实现输入信号的计时、驱动显示等功能，具有年、月、日、星期、时、分、秒显示功能。
[关键词]设计译码驱动数码管显示电路
目录
1.引言 (1)
2.方案论证 (2)
3.多功能标准时钟及FPGA简介 (3)
3.1时钟的发展 (3)
3.2 FPGA简介 (3)
3.3 电子时钟的工作原理 (3)
4.多功能标准时钟各功能模块实现 (5)
4.1 时钟问题 (5)
4.2 时钟的控制系统 (6)
4.3 主控制模块 maincontrol (6)
4.4 时间及其设置模块 time_auto_and_set (7)
4.5 秒表模块 stopwatch (14)
4.6 日期显示与设置模块 date_main (14)
4.7 闹钟模块alarmclock (15)
4.8 分频模块 fdiv (16)
4.9 顶层模块图 (16)
5.附录 (19)
6.总结 (32)
参考文献 (33)
1.引言
随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。
2.方案论证
方案1.
利用可编程逻辑器件PLD实现。可编程逻辑器件PLD具有集成度高、速度快、功耗小、可靠性高等优点，且EDA软件的功能和时序仿真功能使得电路的调试变得十分方便，可以很好的完成时钟的功能。
方案2.
利用单片机内部具有的计数器实现时钟功能。以12MHZ晶振为例，通过计算可知，使定时器每50ms产生一次中断，当产生20次中断后秒单元将加一，以此类推，从而实现时分秒的实现，并加以显示，这种方法存在由于系统晶振误差、温漂、中断响应时间的不确定性。断电也会出现时间的停止。
通过以上两种方案的比较，决定采用方案1，因为方案一实现简单，且易于调试，方便。
3.多功能标准时钟及FPGA简介
3.1时钟的发展
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。所有这些，都是以钟表数字化为基础的。因此，研究电子时钟及扩大其应用，有非常现实的意义。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。电子时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做电子时钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过时钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及使用方法，且由于电子时钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
3.2 FPGA简介
PLD/FPGA是近几年集成电路中发展最快的产品。由于PLD性能的高速发展以及设计人员自身能力的提高，可编程逻辑器件供应商将进一步扩大可编程芯片的领地，将复杂的专用芯片挤向高端和超复杂应用。据IC Insights的数据显示，PLD市场从1999年的29亿美元增长到去年的56亿美元，几乎翻了一番。Matas预计这种高速增长局面以后很难出现，但可编程逻辑器件依然是集成电路中最具活力和前途的产业。
可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑（CPLD）。在这两类可编程逻辑器件中，FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件，如Xilinx Virtex"系列中的部分器件，可提供八百万"系统门"（相对逻辑密度）。这些先进的器件还提供诸如内建的硬连线处理器（如IBM Power PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件（device-to-device）信号技术.FPGA被应用于范围广泛的应用中，从数据处理和存储，以及到仪器仪表、电信和数字信号处理等。
3.3 电子时钟的工作原理
图3-1电子时钟的工作原理
功能键用来选择不同的工作模式：
时间正常显示功能、时间调整与显示、秒表功能、闹钟设置与查看、日期显示、日期调整与设置。
调整键1：主要用于闹钟设置、日期显示与调整、秒表、时间调整与设置中的位置选择按钮，与功能键配合使用。
2号键功能模式，即时间调整与设置时，用作时、分、秒的移位，按一下，将会实现“时-分-秒”的依次移位，便于在特定位置进行调整；
4号键功能模式，即闹钟设置与查看时，同样用作时、分、秒的移位，按一下，将会实现“时-分-秒”的依次移位，便于在特定位置进行调整；
6号键功能模式，即日期调整与设置时，用作月、日的移位，按一下，将会实现“月-日”的依次移位，便于在特定位置进行调整。
调整键2：主要用于闹钟设置、日期显示与调整、秒表、时间调整与设置中的调整按钮，与功能键配合使用。
2号键功能模式，即时间调整与设置时，用作时、分、秒的调整，按一下，将会使得当前调整键1选择的位置数字增加1；
4号键功能模式，即闹钟设置与查看时，同样用作时、分、秒的调整，按一下，将会使得当前调整键1选择的位置数字增加1；
6号键功能模式，即日期调整与设置时，用作月、日的移位，按一下，将会使得当前调整键1选择的位置数字增加1。
4.多功能电子时钟各功能模块实现
4.1 时钟问题
无论是用离散逻辑、可编程逻辑，还是用全定制器件实现任何数字电路，设计不良的时钟在极限温度、电压或制造工艺存在偏差的情况下将导致系统错误的行为，所以可靠的时钟设计是非常关键的。在FPGA设计时通常采用四种时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟，多时钟系统是这四种时钟类型的任意组合。
全局时钟:对于一个设计项目来说，全局时钟（或同步时钟）是最简单和最可预测的时钟。在FPGA设计中最好的时钟方案是：由专用的全局时钟输入引脚驱动单个主时钟去控制设计项目中的每一个触发器。FPGA一般都具有专门的全局时钟引脚，在设计项目时应尽量采用全局时钟，它能够提供器件中最短的时钟到输出的延时。
门控时钟:在许多应用中，整个设计项目都采用外部的全局时钟是不可能或不实际的，所以通常用阵列时钟构成门控时钟。门控时钟常常同微处理器接口有关，例如用地址线去控制写脉冲。每当用组合逻辑来控制触发器时，通常都存在着门控时钟。在使用门控时钟时，应仔细分析时钟函数，以避免毛刺的影响。如果设计满足下述两个条件，则可以保证时钟信号不出现危险的毛刺，门控时钟就可以像全局时钟一样可靠工作：
驱动时钟的逻辑必须只包含一个“与门”或一个“或门”，如果采用任何附加逻辑，就会在某些工作状态下出现由于逻辑竞争而产生的毛刺。
逻辑门的一个输入作为实际的时钟，而该逻辑门的所有其他输入必须当成地址或控制线，它们遵守相对于时钟的建立和保持时间的约束。
多级逻辑时钟:当产生门控时钟的组合逻辑超过一级，即超过单个的“与门”或“或门”时，该设计项目的可靠性将变得很差。在这种情况下，即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在危险，所以我们不应该用多级组合逻辑区作为触发器的时钟端。不同的系统需要采用不同的方法消除多级时钟，并没有一个固定的模式。
波动式时钟:许多系统要求在同一设计内采用多时钟，最常见的例子是两个异步微处理器之间的接口，或微处理器和异步通信通道的接口。由于两个时钟信号之间要求一定的建立和保持时间，所以上述应用引进了附加的定时约束条件，它们会要求将某些异步信号同步化。
而在许多应用中只将异步信号同步化还是不够的，当系统中有两个或两个以上非同源时钟时，数据的建立和保持时间很难得到保证，设计人员将面临复杂的时间分析问题。最好的方法是将所有非同源时钟同步化。使用FPGA内部的锁相环（PLL）是一个效果很好的方法，但并不是所有FPGA都带有PLL，而且带有PLL功能的芯片大多价格昂贵。这时就需要使用带使能端的D触发器，并引入一个高频时钟来实现信号的同步化。
稳定可靠的时钟是保证系统可靠工作的重要条件，设计中不能够将任何可能含有毛刺的
输出作为时钟信号，并且尽可能只使用一个全局时钟，对多时钟系统要特别注意异步信号和非同源时钟的同步问题。
为了获得高驱动能、低抖动时延、稳定的占空比的时钟信号，一般使用FPGA内部的专用时钟资源产生同步时序电路的主工作时钟。专用时钟资源主要指两部分，一部分是布线资源，包括全局时钟布线资源和长线资源等，另一部分则是FPGA内部的PLL。
4.2 电子时钟的控制系统
此电子时钟系统主要有8个模块分别设计仿真，分别是以下8个模块：
主控制模块 maincontrol
时间及其设置模块 timepiece_main
时间显示动态位选模块 time_disp_select
显示模块 disp_data_mux
秒表模块 stopwatch
日期显示与设置模块 date_main
闹钟模块 alarmclock
分频模块 fdiv
4.3 主控制模块 maincontrol
该模块实现对各个功能模块的整体控制，包括对时间显示与调整、日期显示与调整、闹钟显示与调整、秒表操作等的控制，结构功能图如4-1所示，波形仿真图如4-2所示。
图4-1 主控制模块的结构功能图
图4-2 主控制模块的波形仿真图
SW3是功能键，从波形图中可知，SW3每出现一次上升沿，输出都会发生相应的变化，
即按照Timepiece_EN（时钟自动显示使能），TimeSet_EN（时钟设置与调整使能），Stopwatch_EN（秒表功能使能），Alarmclock_EN（闹钟时间设置使能），Date_EN（日期显示使能），DateSet_EN（日期显示与设置使能）的顺序依次输出有效波形“1”，对相应的模块输入有效使能，从而实现相应的功能。
4.4 时间及其设置模块 time_auto_and_set
时间及其设置模块主要完成时间的自动正常运行与显示，以及在相应的功能号下，实现时间的调整与设置。
时间模块 timepiece_main:该模块主要完成时间的自动增加与显示功能，即为正常的自动模式运行，其结构功能图如4-3所示，波形仿真图如4-4所示。
图4-3 时间及其设置模块的结构功能图
图4-4 时间模块的结构功能图
秒自动计时子模块 second_counter，结构功能图如4-5所示，
图4-5 秒自动计时子模块的结构功能图
分自动计时子模块 minute_counter，结构功能图如4-6示。
图4-6 分自动计时子模块的结构功能图
小时自动计时子模块 hour_counter，结构功能图如4-7所示。
图4-7小时自动计时子模块的结构功能图
图4-8 时间模块的波形仿真图
当Timepiece_EN为1时，即处于时间自动工作状态，即每出现一次时钟信号clk，计数一次，先计数second0，当计数到1001（即十进制的9）时，向second1发出一个计数信号，此时second1进行一次计数，类推，second1计数到0101（即十进制的5），且second0计数到1001（即十进制的9）时，minute0则进行一次计数，按照此规律进行时间的计数。当计满24小时，向day_EN发出一个计数信号，即此使能端输出有效信号1，进行日期的计数。
时间设置模块 timeset:该模块主要完成对时间的设置相关的闪烁显示控制以及时间中的小时、分钟、秒等数据的改变，流程图如4-9所示，结构功能图如4-10所示，波形仿真图如4-11所示。
图 4-9 时间设置模块的流程图
图4-10 时间设置模块的结构功能图
图4-11 时间设置模块的波形仿真图
表4-12 时间设置模块的端口说明
输入端口功能
TimeSet_EN 时间设置使能，当其电平为高时，时间设置有效SW1,SW2 调整键1与调整键2输入信号
hour1,hour0 当前时间的小时数输入
minute1,minute0 当前时间的分钟数输入
second0,second1 当前时间的秒数输入
输出端口功能
hour_set1,hour_set0 设置时间后的小时数
minute_set1,minute_set0 设置时间后的分钟数
second_set1,second_set0 设置时间后的秒数
disp_drive 设置中的闪烁显示设置
当Timeset_EN为1时，即实现时间设置功能。SW1实现时间格式中小时高、低位，分钟高、低位，秒钟高、低位的位选，即每出现一个SW1上升沿，disp_drive的相应数值加1（选择具体的需要调整的位置）。SW2实现相应得位的数值得调整，即每出现一个SW2上升沿，相应位的数值增加1。
时间数据与时间设置数据多路选择模块 time_mux:该模块用来分时向显示单元传输显示数据，流程图如4-13所示，结构功能图如4-14所示，波形仿真图如4-15所示。
图4-13 多路选择模块的结构功能图Array
图 4-14 多路选择模块的流程图
图4-15 多路选择模块的波形仿真图
输入端口功能
TimeSet_EN 时间设置使能信号hour1,hour0 自动模式中当前时间的小时数输入
minute1,minute0 自动模式中当前时间的分钟数输入
second0,second1 自动模式中当前时间的秒数输入
hour_set1,hour_set0 时间设置后的小时数输入
minute_set1,minute_set0 时间设置后的分钟数输入
second_set1,second_set0 时间设置后的秒数输入
输入端口功能
hour_1,hour_0 当前需要显示的小时输出
minute_1,minute_0 当前需要显示的分钟输出
second_0,second_1 当前需要显示的秒输出
表4-16 多路选择模块的端口说明
时间显示动态位选模块 time_disp_select:该模块用来分时显示时间数据，但是在选择合适的时间间隔下，人眼并不能分辨出是分时显示的，这样显示的方式可以降低功耗，结构功能图如4-17所示，波形仿真图如4-18所示。
图4-17 时间显示动态位选模块的结构功能图
图4-18(a) 时间显示动态位选模块的波形仿真图
图4-18(b) 时间显示动态位选模块的波形仿真图
TimeSet_EN表示时间设置使能，Time_EN表示时间自动显示使能，clk_1kHz用于动态显示时间，clk_200Hz用于闪烁显示时间，timeset_disp_drive表示时间设置数据显示的同步信号，time_disp_select表示显示动态位选输出信号。当TimeSet_EN为0，Time_EN为1时，以clk_1kHz为是时钟信号，输出自动显示的时间，按位依次显示；当TimeSet_EN为1，Time_EN为0时，则以clk_200Hz为时钟信号，输出以timeset_disp_drive对应的位置。
显示模块是时间、日期等数据用数码管显示的控制与数据传输模块，包括数据的传输以及BCD码的译码等，结构功能图如4-19所示，波形仿真图如4-21所示。
图4-19 显示模块的结构功能图
显示原理采用的是七段数码管的现实原理，如4-20所示：
图4-20 七段数码管的显示原理
图4-21 显示模块的波形仿真图
4.5 秒表模块 stopwatch
该模块实现秒表的功能，在实际中，可以通过改变自动工作模式下的时间的计数时钟的频率来实现秒表的功能，结构功能图如4-22所示，波形仿真图如4-23所示。
图4-22 秒表模块的结构功能图
图4-23 秒表功能的波形仿真图
EN表示秒表使能控制信号，clk1表示自动工作模式的时钟信号，clk2表示秒表工作模式的时钟信号，故当EN为有效信号1时，输出F_out与clk2同，即处于秒表工作状态，同理EN为0时，输出F_out与clk1同，即处于自动工作状态。
4.6 日期显示与设置模块 date_main
该模块实现日期的显示和日期的调整与设置,日期自动工作模块 autodate:该模块实现的是日期的自动工作功能，结构功能图如4-24所示，波形仿真图如4-25所示。
图4-24 日期自动工作模块的结构功能图
图4-25(a) 日期自动工作模块的波形仿真图
图4-25(b) 日期自动工作模块的波形仿真图
日期设置模块 setdate:该模块用于日期，结构功能图如4-26所示。
图4-26 日期设置模块的结构功能图
4.7 闹钟模块alarmclock
该模块实现的功能包括闹钟的设置以及闹钟时间到后的提示，结构功能图如4-27所示，波形仿真图如4-28所示。
图4-27 闹钟模块的结构功能图
图4-28 闹钟模块的波形仿真图
EN为闹钟设置使能，clk_200Hz用于设置中的闪烁显示的时钟，其中还定义了hour_se t1，hour_set0，minute_set1，minute_set0，second_set1，second_set0，用来表示已经设置好的闹钟时间。闹钟一直处于工作状态，当前时间（hour1，hour0，minute1，minute 0，second1，second0）与设置的闹钟时间相比较，当小时、分钟、秒钟的时间完全相同时，则闹铃响，输出信号alarm为有效信号1。SW1和SW2是调整键，分别控制位选和数值的调整。
4.8 分频模块 fdiv
该模块完成全局时钟信号分频输出200Hz、60Hz、1Hz的三种时钟信号，结构功能图如4-29所示，波形仿真图如4-30所示。
图4-29 分频模块的结构功能图
图4-30分频模块的波形仿真图
4.9 顶层模块
将各个主模块综合成电子时钟系统，其包括：fdiv分频模块，maincontrol主控制模块，stopwatch秒表模块，time_auto_and_set时间及其设置模块，date_main日期及其设置模块，alarmclock闹钟模块，time_disp_select时间显示动态位选模块及disp_data_mux显示模块，该顶层电路Top如图4-31所示。
图4-31 顶层电路Top
多功能数字时钟设计
课程设计报告 学生姓名:刘佳 学 号：2017307010102 学院:电气工程学院 班级:通信171 题目:多功能数字时钟设计 指导教师：刘晓峰职称: 高级实验师指导教师：杨修宇职称: 实验师 2018 年 12 月 28 日
目录 1. 设计要求 (3) 2. 设计原理及框图 (3) 2.1 模块组成 (3) 3. 器件说明 (4) 4. 设计过程 (8) 4.1显示电路模块设计 (8) 4.2时钟脉冲电路模块设计 (9) 4.3计时模块电路设计 (10) 4.4计时校时控制模块电路设计 (11) 4.5整点报时与定点报时模块电路设计 (12) 5. 仿真调试过程 (13) 6. 收音机原理及焊接调试 (14) 6.1收音机原理 (14) 6.2收音机焊接工艺要求 (16) 6.3收音机调试过程 (16) 7. 设计体会及收获 (17)
1. 设计要求 (1)以24小时为一个计时周期，稳定的显示时、分、秒。 (2)当电路发生走时误差时，可以对所设计的时钟进行校时。 (3)电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。 (4)电路具有闹钟功能，当闹钟所设定时间与时钟计时相同时，发出提示音， 时长为一分钟。 2. 设计原理及框图 2.1 模块组成 多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组。如图1所示。 图1 多功能数字时钟原理框图 多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组成。时钟脉冲电路模块由振荡电路与分频电路组成，为数字时钟提供秒脉冲信号、定点整点报时信号以及调试信号。计时电路包括“秒”计时、“分”计时与“时”计时电
多功能数字时钟的功能和特点
多功能数字时钟的功能和特点： 1. 上电1s复位功能，手动复位功能，复位会给出1s振铃信号； 2. 基本时钟计时功能； 3. 闹钟功能； 4. 计数器倒计时功能； 5. 整点报时功能； 6. 闹钟具有懒人模式功能，如果启动懒人模式，闹钟振铃每隔一分钟就响一次，如果不启动懒人模式，闹钟振铃响一分钟就停止； 7. 任意键关闭闹钟振铃功能（与懒人模式有关）； 8. 计数器自动装载功能，可实现00h:00m:15s---99h:59m:59s的循环定时振铃； 9. 计数器手动启动功能； 10. 一键启动或关闭闹钟或者计数器功能； 11. 自动检验时钟、闹钟、和计数器设置数字的正确性，不正确的数字不能被输入系统； 12. 液晶LCD1602显示，可同时查看时间和闹钟设置时间或者计数器时间； 13. 菜单设置功能，人机界面友好； 14. 30秒不操作，自动退出菜单功能； 15. 8个基本按键：“↑”、“↓”、“←”、“→”、“确定”、“取消”、“闹钟开关alarm_sw”和“计数器开关cntalm_sw”完成全部操作； 16. 可以插上4×4小键盘进行快速操作； 17. 键盘自动消抖； 18. 4×4小键盘快捷键； 19. 用4×4小键盘设置时间或闹钟或计数器数字时，正确设置一位数字后，自动移到下一位数字进行设置； 20. “↑”、“↓”键连击功能实现快速数字设定； 21. 时钟后台计时功能，查看菜单不会影响时钟计时。 22. 各种振铃声音不同，容易分辨，声音洪亮（要换成脉冲型的蜂鸣器）。 ************************************************************************ 多功能数字时钟的使用方法： 一、时钟的设定和显示： 1. 正常显示时间的界面下，液晶上第一行显示当前时钟的时间，格式为：“Time : h1h0:m1m0:s1s0”，其中“:”会0.5s亮0.5s灭。 第二行可以显示设定的闹钟时间、或当前的计数器计数值、或计数器的设定时间，可以通过接口板或者4×4小键盘上的“↑”、“↓”、“←”、“→”键来选择某一个来显示。 例如：选择显示设定的闹钟时间，格式为：“Alarm : h1h0:m1m0:s1s0”，其中“:”一直亮。例如：选择显示当前的计数器计数值，格式为：“CntTim: h1h0:m1m0:s1s0”，其中“:”一直亮。 例如：选择显示计数器的设定时间，格式为：“CntBuf: h1h0:m1m0:s1s0”，其中“:”一直亮。 2. 首先，在正常显示时间的界面下按“确定”键（接口板s6键或者4×4小键盘上的“确定”
多功能数字钟的VHDL设计
毕业设计论文 多功能数字钟的VHDL设计 系 xxxxxxxxxxxxxxxxx 专业 xxxxxxxxxxxxx 学号 xxxxxxxxxxx 姓名 xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称 指导老师职称 毕业设计时间 2009年11月——2010年1月
摘要:应用VHDL语言编程，进行了多功能数字钟的设计，并在MAX PLUSⅡ环境下通过了编译、仿真、调试。 关键词：VHDL；EDA；数字钟；仿真图 0.引言 随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短 了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 1. EDA简介 20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
多功能数字电子钟的设计
学号20103010342 毕业设计说明书 设计题目多功能数字电子钟的设计 系部机械电子系 专业机电一体化 班级机电103 班 姓名关付玲 指导教师肖玉玲 2012年 10月 13日
摘要 摘要：数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时，整点报时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！ 关键词：计数器；译码显示器；校时电路；
Abstract Abstract:Digital clock is a "time", "Sub", "second" displays the organ in human visual mechanism. Its time for a period of 24 hours, show full scale 23:59 for 59 seconds. A basic digital clock circuits consists of second signal generator, "hours, minutes, seconds," counters, decoders and display components. Because of its pure digital hardware design, compared with the traditional mechanical watch, it has left, presents an intuitive, non-mechanical transmission device and so on. This digital clock used in the design of digital circuits on the "time" and "min", "second" display and adjustment. Through the use of integrated digital chip circuit structures to achieve appropriate functionality. Specific use of 555 oscillator, 74LS90 and non-, exclusive-or gate integrated circuits and so on. The circuits with timing, the whole point of time and error correction capabilities. In the analysis of the entire module and overall circuit diagram is painted, simulation to emulation and modules record the observed results. Experimental proof of the design circuit can basically meet the design requirement! Key words：Counter ,ten decoding display , citcuit Shool
多功能时钟(万年历)设计
多功能时钟（万年历） 设 计 报 告 专业电子信息科学与技术 班级13级电子专升本 姓名韩科峰 学号130522012 考勤成绩设计成绩 调试成绩报告成绩 总成绩
一、课题名称 多功能时钟（万年历）设计 二、内容摘要 美国DALLAS公司推出的具有涓细电流充电能的低功耗实时时钟电路DS1302。它可以对年、月、日、周日、时、分、秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小。对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、周日、时、分、秒和温度等信息，还具有时间校准等功能。该电路采用AT89S52单片机作为核心，功耗小，能在3V的低压工作，电压可选用3~5V电压供电。 综上所述此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。 本设计是基于单片机进行的电子万年历设计，可以显示年月日时分秒及周信息，具有可调整日期和时间功能。在设计的同时对单片机的理论基础和外围扩展知识进行了比较全面准备。 关键词： 三、设计指标(要求)； 1、显示时间、日期由按键选择显示（日期时间可调整）。 2、可设置闹钟功能； 3、制作PC机设置界面软件，由PC机可完成对时钟的各项设置 四、系统框图；
STC12C5A08S2 单片机 DS1302时钟模块 五、各单元电路设计、参数计算和元器件选择 4位共阴极数码管 按键
六、工作原理 DS1302在每次进行读、写程序前都必须初始化，先把SCLK端置“0”，接着把RST端置“1”，最后才给予SCLK脉冲；DS1302的控制字的位7必须置1，若为0则不能把对DS1302进行读写数据。对于位6，若对程序进行读/写时RAM=1，对时间进行读/写时，CK=0，位1至位5指操作单元的地址。位0是读/写操作位，进行读操作时，该位为1；该位为0则表示进行的是写操作。控制字节总是从最低位开始输入/输出的。 “CH”是时钟暂停标志位，当该位为1时，时钟振荡器停止，DS1302处于低功耗状态；当该位为0时，时钟开始运行。“WP”是写保护位，在任何的对时钟和RAM的写操作之前，WP必须为0。当“WP”
多功能数字钟设计
摘要 本实验是利用QuartusII 7.0软件设计一个多功能数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定等附加功能，使得设计的数字钟的功能更加完善。 关键字：QuartusII、数字钟、多功能、仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board. In addition, additional functions like displaying and resetting the week and setting alarm make this digital clock a perfect one. Key words: Quartus digital-clock multi-function simulate
目录 一．设计要求 (4) 二．工作原理 (4) 三．各模块说明 (5) 1)分频模块 (5) 2)计时模块 (7) 3)动态显示模块 (9) 4)校分与校时模块 (10) 5)清零模块 (11) 6)保持模块 (12) 7)报时模块 (12) 四．扩展模块 (12) 1)星期模块 (12) 2)闹钟模块 (13) 五．总电路的形成 (16) 六．调试、编程下载 (17) 七．实验感想 (17) 八．参考文献 (20)
多功能数字时钟的设计
多功能数字钟设计与制作 一、引言 中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器——浑天仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂——擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。 第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早在1880年，法国人皮埃尔·居里和保罗·雅克·居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅为 3~5秒。1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科学的进步，精密的电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。它为人们的生活提供方便，更为人们的生活增添了新的色彩。在现行情况下根据简单实用强的、走时准确进行设计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面： 1）从生产机械表转为石英电子表； 2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”
多功能数字钟的设计与实现
多功能数字钟的设计与实现一、实验目的 1．掌握数字钟的设计原理。 2．用微机实验平台实现数字钟。 3．分析比较微机实现的数字钟和其他方法实现的数字钟。 二、实验内容与要求 使用微机实验平台实现数字钟。 1．基本要求如下： 1) 24 小时制时间显示。 2) 3) 4)可以随时进行时间校对。 整点报时。 闹钟功能，要求设置起闹时间时，不影响时钟的正常走时。 2．提高要求 1) 2)校时时相应位闪烁。能够设置多个起闹点。 三、实验报告要求 1．设计目的和内容 2．总体设计 3．硬件设计：原理图（接线图）及简要说明 4．软件设计框图及程序清单 5．设计结果和体会（包括遇到的问题及解决的方法） 四、系统总体设计 根据设计要求，初步思路如下： 1）计时单元由定时/计数器8253的通道0 来实现。定时采用硬件计数和软件技术相结合的方式，即通过8253产生一定的定时时间，然后再利用软件进行计数，从而实现24小时制定时。8253定时时间到了之后产生中断信号，8253在中断服务程序中实现时、分、秒的累加。 2）时间显示采用实验平台上的6个LED数码管分别显示时、分、秒，采用动态扫描方式实现。 3）校时和闹铃定时通过键盘电路和单脉冲产生单元来输入。按键包括校时键、闹钟定时键、加1键和减1键等。
4） 报警声响用蜂鸣器产生，将蜂鸣器接到 8255 的一个端口，通过输出电平的高低来 控制蜂鸣器的发声。 系统硬件设计主要利用微机实验平台上的电路模块。硬件电路主要由键盘电路、 单脉冲产生单元、8253 定时计数器、8255 并行接口单元、8259 中断控制器、LED 显 示电路和蜂鸣器电路等等。系统的硬件电路设计框图如图 1 所示。 图 1 硬件电路框图 五、硬件设计 根据设计思路，硬件电路可通过实验平台上的一些功能模块电路组成，由于实验平台 上的各个功能模块已经设计好，用户在使用时只要设计模块间电路的连接，因此，硬件电 路的设计及实现相对简单。完整系统的硬件连接如图 2 所示。硬件电路由定时模块、按键 模块、数码管显示模块和蜂鸣器模块组成。 Q6 路 图 2 系统硬件电路图 微机系统 8253 8255 8259 数码管显示 电路 键盘电路 蜂鸣器电路 单脉冲发生 单元 单脉冲发 生单元 键盘电路 8255 PA0 PB0 PC 8253 OUT0 GATE0 Clk0 地址 CS1 译码 CS2 电路 CS3 CS4 数码管显示模块 8259 IRQ2 IRQ3 IRQ5 PC BUS 蜂鸣器 单脉冲发 生单元
多功能时钟方案报告(免费)
多 功 能 数 字 钟 设 计 报 告 中国计量学院 2018年5月3日 目录 摘要
1．设计任务 1）基本要求 2）发挥部分 2．方案论证与比较 1）显示部分 2）数字时钟 3）温度采集 4）闹铃部分 5）电源模块 3．总体方案 1）工作原理 2）总体设计 4．系统硬件设计 1）STC89C52RC单片机最小系统 2）测温模块 3）时钟模块 4）存储器模块 5） LCD显示模块 6）电源模块 5．单片机程序部分 1）程序编写 6．测试与结果分析 1）基本部分测试与分析 2）发挥部分测试与分析 3）创新部分测试与分析 7．设计总结 摘要本设计采用LCD液晶屏幕显示系统，以STC89C52RC单片机为核心，由键盘、温度采集、定时闹铃、日期提醒等功能模块组成。基于题目基本要求，本系统对时间显示、闹铃方式进和温度采集系统行了重点设计。此外，扩展了整点报时、非易失闹铃信息存储、国内外重要节日提醒等功能。本系统大部分功能由软件来实现，吸收了硬件软件化的思想，大部分功能通过软件来实现，使电路简单明了，系统稳定性大大提高。本系统不仅成功的实现了要求的基本功能，多数发挥部分也得到了实现，而且还具有一定的创新功能。
关键字：STC89C52RC单片机、LCD液晶显示、双电源供电、温度采集、非易失定时闹铃、生日提醒、重要节日提醒、整点报时 1、任务设计 1）基本要求 <1）具有时间设置<小时和分钟）、闹钟时间设置、闹钟开、闹钟关功能。 <2）数字显示小时、分钟，有AM、PM指示器，闹钟就绪灯，蜂鸣器。 <3）利用键盘或其它方式切换，数字显示年、月、日、周次。 <4）利用键盘或其它方式切换，数字显示当前环境温度<0～60℃0.2℃）。 <5）利用手势或其它任意方式非接触停止闹钟。 2）发挥部分 <1）220VAC供电，具有测量、显示电网频率、电压有效值功能。 <2）产生0-100k方波，频率10Hz步进可调，峰峰值〉20V<100欧姆负载），频率可以键盘控制。 <3）断电后，可保存电压、频率测量值，断电时间，闹钟设置值等参数，可自动保存20次，系统来电后，无需手动设置，即可恢复正常工作。 <4）遥控设置闹钟、时间等参数。 2、方案论证 1）显示部分: 显示部分是本次设计的重要部分，一般有以下两种方案： 方案一：采用LED显示，分静态显示和动态显示。对于静态显示方式，所需的译码驱动装置很多，引线多而复杂，且可靠性也较低。而对于动态显示方式，虽可以避免静态显示的问题，但设计上如果处理不当，易造成亮度低，有闪烁等问题。 方案二：采用LCD显示。LCD液晶显示具有丰富多样性、灵活性、电路简单、易于控制而且功耗小等优点，对于信息量多的系统，是比较适合的。 鉴于上述原因，我们采用方案二。 2）数字时钟 数字时钟是本设计的核心的部分。根据需要可采用以下两种方案实现： 方案一：方案完全用软件实现数字时钟。原理为：在单片机内部存储器设三个字节分别存放时钟的时、分、秒信息。利用定时器与软件结合实现1秒定时中断，每产生一次中断，存储器内相应的秒值加1；若秒值达到60，则将其清零，并将相应的分字节值加1；若分值达到60，则清零分字节，并将时字节值加1；若时值达到24，则将时字节清零。该方案具有硬件电路简单的特点，但当单片机不上电，程序将不执行。而且由于每次执行程序时，定时器都要重新赋初值，所以该时钟精度不高。 方案二：方案采用Dallas公司的专用时钟芯片DS1302。该芯片内部采用石英晶体振荡器，其芯片精度不大于10ms/年，且具有完备的时钟闹钟功能，因此，可直接对其以用于显示或设置，使得软件编程相对简单。为保证时钟在电网电压不足或突然掉电等突发情况下仍能正常工作，芯片内部包含锂电池。当电网电压不足或突然掉电时，可使系统自动转换到内部锂电池供电系统。而且即使系统不上电，程序不执行时，锂电池也能保证芯片的正常运行，以备随时提供正确的时间。 基于时钟芯片的上述优点，本设计采用方案二完成数字时钟的功能。 3）温度采集 由于现在用品追求多样化，多功能化，给系统加上温度测量显示模块，能够方便人们的生活，使该设计具有人性化。 方案一：采用热敏电阻，可满足40摄氏度至90摄氏度测量范围，但热敏电阻精度、重复
电子综合设计-基于单片机多功能数字时钟的设计(附完整程序)
课题：基于51单片机的多功能数字时钟系统设计 一、概述、设计思路 该设计方案是以MC51单片机为核心，采用LCD液晶屏幕显示系统，辅以闹钟模块，温度采集模块、日期提醒、键盘时间调整预设置等模块，所构建的数字时钟系统，能动态显示实时时钟的时、分、秒，数据显示(误差限制在30每天)，对闹铃方式与温度调节模块进行了重点设计实现SB0、SB1、SB2、SB3四个键实现时钟正常显示，调时，及闹钟时间设置。本系统设计大部分功能有软件来实现，使电路简单明了，系统稳定性也得大大提高。 二、系统组成与工作原理 1、工作原理： 本设计采用STC89C51单片机作为本次课程设计的控制模块。单片机可把由DS18B20、DS1302、AT24C02中的数据利用软件来进行处理，从而把数据传输到显示模块，实现温度、日历和闹铃的显示。以LCD液晶显示器为显示模块，把单片机传来的的数据显示出来，并且显示多样化，在显示电路中，主要靠按键来实现各种显示要求的选择与切换。 2、总是设计框架图：
图二：系统总体电路图 三、单元电路的设计与分析 整个电子时钟系统电路可分为六大部分：中央处理单元（CPU）、复位电路部分、显示部分、键盘输入部分、温度采集部分。 1、MCS-51单片机 VCC： 89S51 电源正端输入，接+5V。 VSS： 电源地端。
XTAL1： 单芯片系统时钟的反相放大器输入端。 XTAL2： 系统时钟的反相放大器输出端，一般在设计上只要在XTAL1 和XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。 RESET： 89S51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。 EA/Vpp： "EA"为英文"External Access"的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。 ALE/PROG： 端口3的管脚设置： P3.0：RXD，串行通信输入。 P3.1：TXD，串行通信输出。 P3.2：INT0，外部中断0输入。
多功能数字钟(课程设计版)
题目: 多功能数字钟电路设计 器材：74LS390，74LS48，数码显示器BS202， 74LS00 3片，74LS04，74LS08，电容，开关，蜂鸣器，电阻,导线 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 时间安排： 指导教师签名：年月日 系主任（或责任教师）签名：年月日
索引 摘要 (4) Abstract (4) 1系统原理框图 (6) 2方案设计与论证 (7) 2.1时间脉冲产生电路 (7) 2.2分频器电路 (10) 2.3时间计数器电路 (11) 2.4译码驱动及显示单元电路 (12) 2.5校时电路 (13) 2.6报时电路 (14) 3单元电路的设计 (15) 3.1时间脉冲产生电路的设计 (15) 3.2计数电路的设计 (16) 3.2.1 60进制计数器的设计 (16) 3.2.2 24进制计数器的设计 (16) 3.3 译码及驱动显示电路 (17) 3.4 校时电路的设计 (18)
3.5 报时电路 (19) 3.6电路总图 (21) 4仿真结果及分析 (22) 4.1时钟结果仿真 (22) 4.2 秒钟个位时序图 (22) 4.3报时电路时序图 (23) 4.4测试结果分析 (23) 5心得与体会 (24) 6参考文献 (24) 附录1原件清单 (26) 附录2部分芯片引脚图与功能表 (27)
多功能时钟设计
可编程逻辑器件及其应用 设计报告 姓名：王克勤 院系：******* 学号：******* 日期：2012-04-09
多功能数字钟设计 一、设计内容及要求 用Verilog HDL设计一个多功能数字钟 基本功能描述： 1.时钟功能：包括时、分、秒的显示； 2.定时与闹钟功能：能在设定的时间发出闹铃音； 3.校时功能：能非常方便地对小时、分钟和秒进行手动调整以校准时间； 4.整点报时功能：每逢整点，产生“嘀嘀嘀嘀--嘟”，四短一长的报时音。 二、仿真环境说明 用Verilog在Altera公司的Quartus2软件环境下编写RTL代码，并进行综合，行为仿真。时序仿真采用Mentor公司旗下的ModelsimSE-6.1f软件。Modelsim 软件是业界最著名的波形仿真软件，仿真效果比Quartus2下编写波形文件仿真效果要好很多，而且仿真相当简单，只不过要编写测试向量（testbench），有点麻烦。 三、系统框图与说明 Figure1系统框图 1.数字钟电路系统由主体电路和扩展电路两大部分所组成。 2. 秒计数器计到59后，下一秒到来时，秒计时器满60，接着清零后向分计数器进位；同样分计数器计满60后向小时计数器进位；小时计数器按照“24进制”
规律计数，每当小时计到23小时时，当分计数和秒计数分别59，59时，即到23小时59分，59秒时候，时分秒全部清零，从新开始计数。 3. 计数器的输出经译码器送显示器，显示器用6个数码管表示，每两个数码管分别表示小时，分钟，秒钟。每个数码管用BCD码表示。 四、设计步骤 (一)列写多功能数字钟设计结构图 (二)在QuartusП软件下编写Verilog代码 (三)在QuartusП环境下进行综合 Figure2综合结果 从Fig.2可以看出，该设计采用Altera公司CycloneП系列下的EP2C35F672C8芯片。从图中可以看出，采用了162个逻辑单元，其中组合逻辑147个，总共的寄存器数为102个。
数电课程设计多功能数字钟的电路设计
课程设计任务书 学生姓名： XXX 专业班级： 指导教师：工作单位： 题目: 多功能数字钟电路设计 初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 多功能数字钟电路设计 摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4)
2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23)
基于C51单片机的多功能电子时钟设计完美实现版
单片机课程设计报告——电子时钟作业名: 指导老师: 戴胜华 学生姓名: lycaner 班级: 北京交通大学电子信息工程学院自动化 学号: XXXXXXXX 电子时钟实验报告
一，实验目的 1. 学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。 2. 设计任务及要求利用实验平台上4个LED数码管，设计带有闹铃功能的数字时钟 二，实验要求 A.基本要求： 1. 在4位数码管上显示当前时间。显示格式“时时分分” 2. 由LED闪动做秒显示。 3. 利用按键可对时间及闹玲进行设置，并可显示闹玲时间。当闹玲时间到蜂鸣器发出声响，按停止键使可使闹玲声停止。 4.实现秒表功能（百分之一秒显示） B.扩展部分： 1.日历功能（能对年，月，日，星期进行显示，分辨平年，闰年以及各月天数，并调整） 2.音乐闹铃（铃音可选择，闹铃被停止后，闪烁显示当前时刻8秒后，或按键跳入正常时间显示状态） 3.定时功能（设定一段时间长度，定时到后，闪烁提示） 4.倒计时功能（设定一段时间长度，能实现倒计时显示，时间长减到0时，闪烁提示） 5.闹铃重响功能（闹铃被停止后，以停止时刻开始，一段时间后闹铃重响，且重响时间的间隔可调） 三，实验基本原理 利用单片机定时器完成计时功能，定时器0计时中断程序每隔0.01s中断一次并当作一个计数，设定定时1秒的中断计数初值为100，每中断一次中断计数初值减1，当减到0时，则表示1s 到了，秒变量加1，同理再判断是否1min钟到了，再判断是否1h到了。 为了将时间在LED数码管上显示，可采用静态显示法和动态显示法，由于静态显示法需要译码器，数据锁存器等较多硬件，可采用动态显示法实现LED显示，通过对每位数码管的依次扫描，使对应数码管亮，同时向该数码管送对应的字码，使其显示数字。由于数码管扫描周期很短，由于人眼的视觉暂留效应，使数码管看起来总是亮的，从而实现了各种显示。 四，实验设计分析 针对要实现的功能，采用AT89S51单片机进行设计，AT89S51 单片机是一款低功耗，高性能CMOS8位单片机，片内含4KB在线可编程（ISP）的可反复擦写1000次的Flash只读程序存储器，器件采用高密度、非易失性存储技术制造，兼容标准MCS- 51指令系统及80C51引脚结构。这样，既能做到经济合理又能实现预期的功能。． 在程序方面，采用分块设计的方法，这样既减小了编程难度、使程序易于理解，又能便于添加各
多功能电子钟设计报告
电子技术综合训练 设计报告 题目：多功能电子钟设计
毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期：
学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日
多功能数字时钟设计
指导教师评定成绩： 审定成绩： 重庆邮电学院 自动化学院 计算机控制技术课程设计报告 设计题目：多功能数字时钟设计 单位（二级学院）：自动化学院 学生姓名：**** 专业：自动化 班级：08***** 学号：2009******** 指导教师：***** 设计时间：2012 年 6 月 重庆邮电学院自动化学院制
摘要 数字时钟在日常生活中最常见，应用也最广泛。本次数字时钟电路根据设计要求采用AT89C51单片机作为控制核心，采用单片机内部计时器来实现时、分、24小时计时，采用DS18B20来实现温度的测量，采用LED实现时间、温度显示，采用蜂鸣器实现闹铃功能。 文章的核心主要是硬件设计和软件编程两个大的方面。硬件电路设计主要包括中央处理单元电路、时钟电路、温度测量电路、键盘扫描电路、闹铃电路。软件用C语言来实现，主要包括主程序、时间设置子程序、温度测量子程序、键盘扫描子程序、闹铃电路子程序等软件模块。 最终电路实现了显示时间、调整时间、测量并显示温度、闹钟定时及响动等功能，达到了设计的要求和目的。在Protuse软件上进行了仿真和调试通过，并最后焊接出实物实现其所有功能。 关键词：数字时钟；AT89C51；DS18B20；LED；蜂鸣器
目录 摘要............................................... 错误！未定义书签。目录. (3) 一设计题目 (4) 1.1 多功能数字时钟设计 (4) 1.2 设计目的 (4) 1.3 设计要求 (4) 二设计报告正文 (5) 2.1 设计方案总体方向的选择 (5) 2.2 温测芯片及显示部分的选择 (5) 2.2.1 温测芯片的选择 (5) 2.2.2 显示部分的选择 (5) 2.3 核心芯片选择 (5) 2.3.1 AT89C51简介 (5) 2.3.2 DB18B20简介 (6) 2.3.3 DB18B20特性 (6) 2.4 系统硬件设计 (8) 2.4.1 硬件主要设计电路 (8) 2.4.2 温度测量电路设计 (9) 2.4.3 键盘扫描.............................. 错误！未定义书签。 2.4.4 LED显示.............................. 错误！未定义书签。 2.4.5 闹铃电路设计 (11) 2.4.6 复位电路、时钟电路设计 (12) 2.5 系统软件设计 (13) 三系统模拟仿真及实现 (14) 3.1 Proteus仿真............................... 错误！未定义书签。 3.2 实物实现.................................. 错误！未定义书签。四设计总结. (15) 五参考文献 (16) 六附录 (17)
使用Quartus进行多功能数字钟设计
EDA设计 使用Quartus II进行多功能数字钟设计 院系：机械工程 专业：车辆工程 姓名：张小辉 学号： 115101000151 指导老师：蒋立平、花汉兵 时间： 2016年5月25日
摘要 本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。 关键字：电类综合实验 QuartusⅡ数字钟设计仿真
Abstract This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation