PCB的参数的一般设置

问电路板制板厂家,关于PCB的参数的一般设置:
用Protel 99SE画图.
Via 常规： 外径1.27mm，孔径0.7mm； 最小极限：外径0.8mm，孔径0.4mm。
元件焊盘 常规：外径1.57mm，孔径0.8mm； 最小极限： 外径0.8mm，孔径0.4mm。
信号线宽 常规：线宽10mil， 最小8mil。
电源线 常规：50mil - 60mil。
边到边安全间隔 10mil。
元件标号 常规 字高1.27mm到1.3mm, 线宽10mil。
敷铜 Rule/Clearance=50mil, Polygone: length=3mil, Grid Size=20mil, Track width=25mil, Net=GND.
Protel99SE之原理图SCH制作使用要点
从原理图生成元件清单时,可以在Protel格式的BOM文件中调整各列宽度,一般以各列标题或各列内容中最宽的为准。为个BOM文件看出来更方便，可将Designator一列的标题改为“Designator------------------------------”(共40个字符宽)，一般比较足够了。而Part Type列有时太宽，可以以后将BOM文件用UltraEdit打开，用块操作删除多余的空白列。
Protel99SE之电路板图PCB制作使用要点
□ 特别技巧: 在PCB中, 当某些元件的Pad用手工定义的方法赋以NetLabels时, 当在SCH中重新UPDATE PCB后, 自定义的网络标号被清掉。但有一好方法可快速恢复被清掉的手式网络标号，即用F8删除此元件，然后紧接着按恢复键，则不仅被删掉的元件被恢复了，并且被Update PCB清掉的网络标号也被恢复了。 Bravo!
Protel99SE之电路板图PCB制作中的小窍门 特别注意:
在PROTEL 99SE自定义的快捷键、工具栏等信息均保存在C:\WINDOWS\下的CLIENT99SE.RCS文件中，　所以，只要经常保存CLIENT99SE.RCS文件， 则在重装系统后， 在安装PROTEL 99SE后， 将此CLIENT99SE.RCS文件再拷贝到C:\WINDOEWS\下， 即可恢复以前设置的各种快捷键等。
注意： 在恢复自定义工具栏时， 用到的自定义的图标文件*.bmp， 必须要拷贝到C:\Program Files\Design Explorer 99 SE\System\Buttons\子目录下。
注意:在安装PCB中文输入功能后, 有可能影响菜单的设置, 一些功能少了, 一些功能变了. 如Print/Preview. 要恢复. 菜单,工具栏和快捷键的设置存放在C:\Windows\CLIENT99SE.rcs文件中. 应先保存原英文菜单.热键和菜单及工具栏的自定义方法类似, 都是在Customsize中找出相关功能的PROCESSING.
自定义快捷键Hotkey:
□ F1 - Toggle selection. 这个功能可以对任一对象select/deselect交互，每按一次，变一次。并且可用于Autopan移动屏幕用。ESC退出。
□ F2 - Jump to Current Origin。
□ F3 - Deselect all selected objects.
□ F4 - Hide all nets. View/Connections/Hide all.
□ F5 - Show net on component. View/connections/Show net on component.
□ F6 -
□ F7 - Break Track
□ F8 - Delect Track
□

F9 - Move/Drag TrackEnd.
□ F10 - Interactive Route, 走飞线，类似于DOS中的F10。
□ F11 -
□ F12 - 帮助。
重要的快捷键，HotKey:
□ Q - 切换坐标单位mil和mm。
□ L - 设置Design/Options, 主要经常用于在Imperial和Metric下定义Visible Grid和Snap Grid。
一般为，英制：Visible grid=25mil,1000mil, Snap grid=25mil; 公制：Visible grid=0.1mm,1mm, Snap grid=0.05mm(对显示模块PCB)。
□ Edit/Origin/Set - 可将当前坐标设置为Current Origin。这样的好处是，坐标原点是(0,0)，可对称布局，在设计显示模块PCB时特别有用，因为对英制和公制都是原点。在设计模块PCB时，将(10000mil,10000mil)设置为新的原点(0,0)。在用Reset可恢复原来的坐标系统，即左下角坐标为(0,0)。
□ Edit/Jump/Current Origin - 可使图直接跳回到(0,0)。这个功能会经常使用，所以可以设一个快捷键F2，直接跳回到当前原点。
□ 按住鼠标右键可移动屏幕。
□ 元件和Track均可在属性中设定Locked来使其在PCB位置固定。这在显示模块PCB中很有用。
□ XA - 取消所有被选中的对象。
□ Ctrl-D - 删除全部被框选中的对象。
□ Ctrl-G - 设置Snap Grid。也可按屏幕上方主工具栏右边的Grid图标。这在移动对象时经常要用。
□ AutoPan的设置 - 在Tools/Preferences/Options/Autopan Options中设置：Style=Adaptive, Speed=600pixel/sec。在这种设置下，当光标选中某一功能，如Place Line，则当光标碰到窗口边沿时，图象在窗口内自动移动，速度比较合适。
□ 设置元件标号合适字体的方法 - 为了在PCB中，当元件较小时仍能看到元件标号，可以设置元件标号Designator Height为25mil, Width=2mil。同时，在Tools/Preferences/Display/Strings=5 pixels。这样在图较小时，标号仍能看得出，不是一方块。
□ 将sch和pcb显示在不同的窗口中的方法 - 在一个Design Window中,鼠标选中某一个Tab, 如pcb窗口,右键弹出菜单中选Split Vertical, 可将一个窗口分成垂直的二个窗口,一个窗口为pcb, 另一个窗口中可同时显示sch。在tab上右键菜单选Merge All可再合并各窗口。Tile All是所有窗口平铺。在tab右键close可关闭当前窗口。
□ PCB走线要点一 - 在pcb中走线时(Place Line)，在鼠标上有细的拖线。
模式一：当细拖线是45度斜线时，表示连续的走线是每次都拐45度，即一段线是直线，紧接着一段是45度斜线，再接着又是直线，中间可以通过按space键立即改变方向(即连续二段都是斜线或都是直线)。这种方法是线的终点不太好掌握。
模式二：当细拖线是90度直线时，表示连续的走线均是直线，每次拐90度，按Space键可立即改变方向。这种模式与DOS版Protel

类似，可惜不能走斜线。
其他模式，一般不用。这些模式之间可通过Shift-Space键来变换。具体窍门是：在当前斜线模式下连按2次Shift-Space则转为直线模式；在当前直线模式下连按4次则转为斜线模式。
□ PCB走线要点二 - 只有在走网络飞线时，用*切换层时，才会自动加上Via。在执行Place Line时，换层时不会自动加上Via。
□ PCB走线要点三 - 在走线前修改线宽的方法。在执行走线命令，并按下起始点后，在屏幕右下角会显示Track Width，这是当前线宽。此时可按Tab键修改线宽。而此线宽一直保持到下次走线时修改线宽。这个功能类似于DOS版的Current Track。注意：走网络飞线是Interactively Route Connections(也即菜单中的Place/Interactive Routing)，直接走线是Place Lines(即菜单中的Place/Line), 二者走线的线宽参数是不一样的，要分别设置。
□ 关闭/开启Document Manager(即屏幕左边窗口)方法 - 用鼠标单击屏幕左上方的主工具栏第一个按键Client:ToggleDocumentManager即可切换。这样的好处是可使pcb和sch工作窗口更大。
□ 在对照sch与pcb布线时，最好先将sch和pcb用save copy as生成一组临时的sch和pcb，将原来的sch和pcb都close，用新的sch和pcb进行试布局，待成功后，再在的sch和pcb上修改进行正式布线。这对于设计显示模块电路板时特别有用，因为各个元件的位置都是固定的，只是要反复考虑各元件之间如何关联问题。而且这样的显示模块PCB以后会有很多型号需要设计，所以要找出一套行之有效的方法。
□ 从自定义的PCB元件库中修改元件后，更新PCB中元件时，按一次Update PCB只能更新一个在当前元件库中打开的元件。
□ ！！！！！在PCB中用Design Rules校验PCB电路时，当某个Free Pad与某网络连接时，会显示出错，显示成绿色，并在报告中显示出来(Clearance and Shortcircuti)。但只要修改该Pad的属性中的网络为该网络，则在DRC时，就不会出错了。同样，在设计显示模块PCB时，LED Chip的一极由2个Pad组成，在DRC时，总是报这2个Pad为Clearance和Shortcircuit Error，很麻烦。但可以将多余的一个Pad 0的网络属性设为与它重合的Pad的网络，就不会报错了。对CD14023RYGB共有近100个LEDCHIP，逐个修改一遍后即可安心布线了。这个问题困惑了几天，因为如果经常DRC报出错，会影响布线时的信心。在DOS Protel中DRC文件为0时，布线总是与原理图一致的，不会出错。现在这个问题解决后，Protel 99SE还是很好用的，其突出的一个优点是在布线时，用ED删掉一段连线后，网络飞线会自动出现。这对修改重新走线很有帮助。所以，走线均用Interactive Route，走飞线，且这样的走线，对同一网络内的线

条会自动合并。另，走线时，用纯键盘时，差不多能达到DOS下的相同功能，便捷。还可设F1-F10。
□ ！！！！！接上一条。当在PCB中用修改Pad属性的方法使LEDCHIP的2个Pad通过DRC不出错后，如果再用SCH图Update PCB，则在PCB中的LEDCHIP的2个Pad仍在DRC中出错(绿色)，因为更新后的LEDCHIP的Pad0仍为NO NET。所以，用在PCB中逐个修改Pad网络属性的方法，必须保证SCH已成功，不再更新。！！！这似乎仍不大理想，看一下是否可以在SCH图中修改，使2个Pad不DRC出错。
对上述问题已找到解决方法：在SCH中的元件库中，为LEDCHIP元件对照封装增加一个Pin 0，在原理图中将Pin 0与重叠的那个Pad对应的Pin接起来，例如，对(LEDCHIP_R与LEDCHIP_B, Pin0和Pin1相连,Pin2单独)，对(LEDCHIP_YG和LEDCHIP_PG, Pin0和Pin2相连,Pin1单独)。这样，在SCH中Update PCB后，在PCB中LEDCHIP的2个相连PAD经DRC不出错(Both Clearance and Shortcircuti)。
对LEDCHIP的封装，由于走线是0.5mm，所以Pad0的高度最好不用0.5mm，而用0.6mm，使线与Pad连接自然有一明显标记。
□ 在DRC时，要保持板上所有元件距Keep Out Layer的线条0.253mm以上，实际中约为4mm。否则的话，DRC时出现Clearance Error。
□ Edit/Query Manager是一个功能非常强大的Select/DeSelect工具，只能以对话方式工作，但能进行非常复杂的选择。
例如要选取某一位置以下的某一类的元件，可以如此设定选择条件：
1. Edit/Query Manager, 弹出Selection窗口，
2. 按一下Add Button(增加一个选择条件),则弹出Statement窗口，可选取条件。
3. 选Component.Y＜-15mm, 即(Objects=Component, Properties=X, Operator=＜, Value=-15mm),按OK，则增加了一个条件。
4. 再按一下Add Button(再增加一个选择条件)，选https://www.wendangku.net/doc/5510588493.html,ment=LEDCHIP_R，按OK, 则又增加了一个条件。
5. 按Apply，则在Y坐标在-15mm以下的所有LEDCHIP_R均被选中。
6. 在Query Manager窗口中Check DeSelect则进行相应的DeSelect操作。
7. 注意：在Query Manager中的各个条件必须同时成立，是与的关系。 8
. 注意：在Query Manager中的坐标值必须带单位，如-15mm。
□ 在PCB中修改一批元件的属性的方法: 双击当前元件,弹出该元件的属性窗口,点击Globe Button,最左边一列是当前元件的属性,先修改好各属性如Comment(显示在PCB图上), Footprint(即元件封装),Locked属性等。中间一列Attributes Matched by是匹配条件，一般修改成对相同标号头的元件进行修改，*与Any都表示任何不一样的都行。一般Designator改为G*，表示标号以G开头的所有元件。最扣边一列是符合条件的元件的修的属性，对Designator和Comment中，{}表示不修改，填入内容则其他符合条件的元

件的相应均为填入的新内容。对其他项如Footprint等，Check表示修改成与当前元件的对应属性相同，UnCheck表示不修改。
建立PCB的Polygon的方法及参数
在开发DSTTS系统时, 将11种PCB的TopLayer的BottomLayer全部加上Polygon,这样比较美观。具体Polygon Plane参数为：
(先在Desugb/Rules/中设Clearance Constrain GAP=50mil)
Net Options: connect to GND
Grid Size: 20mil
Track Width: 25mil
Minimum Primitive Size Length: 3mil
Hatch Style: 90 degree
Surround pads with arcs.
布局
1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。
2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。
3. 综合考虑PCB性能和加工的效率选择加工流程。 加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。
布局操作的基本原则
A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．
B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．
C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．
D. 相同结构电路部分，尽可能采用“对称式”标准布局；
E. 按照均匀分布、重心平衡、版面美观的标准优化布局；
F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。
G. 如有特殊布局要求，应双方沟通后确定。
5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。“
6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。
8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。
9. 焊接面的贴装元件采用波

峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直， 阻排及SOP（PIN间距大于等于1.27mm）元器件轴向与传送方向平行；PIN间距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。
10. BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。
11. IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。
12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。
13. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。 串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。 匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。
布线
1. 布线优先次序 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
2. 自动布线
在布线质量满足设计要求的情况下，可使用自动布线器以提高工作效率，在自动布线前应完成以下准备工作：
自动布线控制文件(do file)
为了更好地控制布线质量，一般在运行前要详细定义布线规则，这些规则可以在软件的图形界面内进行定义，但软件提供了更好的控制方法，即针对设计情况，写出自动布线控制文件（do file),软件在该文件控制下运行。
3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。
4. 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。
5. 有阻抗控制要求的网络应布置在阻抗控制层上。
6. 进行PCB设计时应该遵循的规则
1） 地线回路规则：
环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为

电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。
2） 窜扰控制
串扰（CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：
加大平行布线的间距，遵循3W规则。
在平行线间插入接地的隔离线。
减小布线层与地平面的距离。
5） 走线的开环检查规则：
一般不允许出现一端浮空的布线（Dangling Line),
主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。
6） 阻抗匹配检查规则：
同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
走线长度控制规则：
即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。
12） 倒角规则：
PCB设计中应避免产生锐角和直角，
13） 器件去藕规则：
A. 在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。
B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。
C. 在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。
14） 3W规则：
为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。
15） 五---五规则：

印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。