计算机组成原理A复习资料
《计算机组成原理》复习资料
“计算机组成原理”是计算机科学与技术专业的一门主干课程，必修。从课程的地位来说，它在先导课程——“数字逻辑”、“数字电路”和后续课程——“操作系统”、“系统结构”等之间起着承上启下和继往开来的作用。
一. 本课程的学习目的：
1.通过本课程的学习，掌握计算机硬件系统各部分的组成及工作原理。
2.掌握由各部件组成整机的工作原理，从而较好地建立起计算机的整机概念。所谓整机概念，简单地说，就是在脑子里有一台运转起来的计算机。它包括运转起来的计算机各部分组成整机的方法及执行指令过程各部件的相互联系——空间概念和各部件在时间上的密切配合，协调工作——时间概念。
3.掌握计算机系统硬件分析，设计和调试的技能。这主要是通过原理课的实验和课程设计达到这一学习目的，建议尽可能安排实验环节及课程设计。
二. 本课程的学习内容：
1.中央处理器的组成原理。
主要的内容是运算方法和运算器、控制器、指令系统和系统总线。
2.存储器的组织及输入输出组织。
主要的内容是高速缓冲存储器Cache、主存储器、外存储器和由它们组成的多级存储系统；常用的输入/输出设备和输入/输出系统。
三.本课程的特点：
1.具有要求的基础较高，知识面广和承上启下的特点。
2.具有概念多、难度大的特点。
根据以上的特点，要求在学习《计算机组成原理》课前必须要有较扎实的数字逻辑和数字电路的知识，学习本课程必须弄清原理，按质完成一定量的习题，要在理解的基础上记住有关的原理、概念和术语。通过不断的学习、复习，有意识有目的地围绕“整机概念”这一最大的难点主动地学习，有条件者可结合计算机系统的监控程序分析、学习，效果会更好，只要努力，我们学习《计算机组成原理》课程的目的就一定能达到。
四. 主要参考文献：
1.黄钦胜朱娟，计算机组成原理，电子工业出版社，2003年。
2.黄钦胜等编著，计算机组成原理习题与题解，电子工业出版社，2004年。
第1章计算机系统概论
本章的学习目的：初步了解计算机系统的组成和计算机的工作过程，掌握常用的概念、名词术语，为以后各章的学习打下基础。
本章要掌握的主要内容：
1.电子计算机的分类，电子数字计算机的特点。
2.计算机与人们的生活息息相关，了解计算机有哪些主要的应用。
3.计算机系统是由硬件和软件两大部分组成的，硬件是物资基础，软件是解题的灵魂。弄
清硬件和软件的概念。
4.计算机硬件系统所包含的主要部分，各部分的功能及其组成框图。
5.计算机的工作过程，主要是执行指令的过程。而指令周期包括取出指令、解释指令和执行指令两个阶段。
6.计算机发展所经历的五代，前四代分代的主要标志是以所使用的主要逻辑元件来划分的，第五代计算机以知识推理，人工智能为主要标志。
7.当前计算机组织结构发展的趋势。
8.冯·努依曼计算机的设计思想是采用二进制表示各种信息以及存储程序和程序控制。存储程序的概念是将解题程序（连同必须的原始数据）预先存入存储器；程序控制是指控制器依据所存储的程序控制全机自动、协调地完成解题任务。存储程序和程序控制统称为存储程序控制。
9.控制器和运算器合称为中央处理器CPU，当前CPU芯片还集成有存储管理部件、Cache 等；CPU和内存储器合称为计算机主机。
10.指令字和数据均以二进制代码的形式存入存储器，计算机是如何区分出指令和数据的。
11.计算机系统的主要性能指标包括哪些？
12.计算机的运算速度是指它每秒钟执行指令的条数。单位是MIPS（百万条指令每秒）
∑=?
=
n
i
i i
m
t
f
V
1
1
式中，n—指令的种类
f i —第i种指令在程序中出现的频度（%）
t i —第i种指令的指令周期
13.计算机系统按功能划分，通常为五级的层次结构，每一级都可进行程序设计。
14.机器功能的软硬件划分取决于价格、速度、可靠性、存储容量和变更周期等。
15.软件和硬件在逻辑功能上是等效的。合理分配软硬件的功能是计算机总体结构的重要内容。
16.固件是具有软件功能的硬件，它是介于传统软硬件之间的实体。从功能上说类似于软件，就其形态说类似硬件。
17.本章主要的术语及概念：
运算器、控制器、中央处理器CPU、主机、存储器、I/O接口（适配器）、I/O设备、总线、存储程序、程序控制、硬件、软件、固件、运算速度、存储容量、单元地址、存储单元、程序、指令。
第2章运算方法和运算器
本章的学习目的：弄清数据与文字在计算机中的表示法，定点加、减、乘、除运算的算法，浮点数的表示法及运算方法，逻辑运算的实现，定点、浮点运算器的组成及工作原理。
本章要掌握的主要内容：
1.进位计数制及不同计数制（十、二、八、十六）之间数的转换方法。
进位计数制有两个要素，一是基数R，二是位权R i。R是指计数制中所用到的数码个数，如十进制为0~9共十个数字符号；R i是指R进制数中数位的固定倍数。
不同数制之间数的转换依据：若两个有理数相等，则这两个数的整数部分与小数部分一定分别相等。
2.计算机广泛使用二进制的原因是由于其只有二个数字符号，便于物理的实现，运算规则最简单，节省元件，可作为逻辑设计的便利工具，可靠性高。
3.计算机中表示的二进制位数B 和人们习惯的十进制数D 之间的位数关系：
B = 3.32 D
可见，一位十进制数要用3.32位二进制数表示，这应与二进制编码的十进制数（BCD 码）区分开来。
4.数值数据在计算机中有定点表示和浮点表示两种数据格式。
5.定点表示法的表数范围、精度及其特点。
6.浮点表示这一部分的内容是一个难点，应真正弄懂。
(1).浮点数的构成：N=R E ×M
上式R 是基数，通常R=2（也有R=8或R=16），对于同一台计算机，R 是固定不变的，因此，计算机表示浮点数时只需表示指数（称为阶）E 和尾数M 。E 包括阶符（指明指数的正负）和阶码（整数），用于指明小数点的实际位置。M 为尾数，包括数符和尾数，M 表示了数的精度和正负。它在机器中的表示如下：
˙
|←阶符 →| 阶码 |←数符→| 尾数 |
形式小数点
所表示的浮点数，其形式小数点的位置在Ms 之后。由于整个数的小数点位置还应由阶来决定，即当E 为正阶时，表明实际小数点的实际位置应右移；当E 为负阶时，表明实际小数点的位置应左移。由于所表示的尾数部分，其最大的绝对值约等于1，因此，所能表示的最大数是由阶码的位数来确定，而表示数的精度应由尾数的位数n 决定。
(2).规格化浮点数是尾数的最高位为非零数值的浮点数。
表示为 0.5≤|M|<1 （R=2）
规格化数可使一个浮点数的表示是惟一的，而且能保留最多的有效数字，避免丢失运算精度。例：某运算结果：N=20001×0.0000000110001110，限定的尾数为8位，可得
N 1=20001×0.00000001
或 N 2=2-0111×0.11000111，这二个数的精度不同，N 2有8位数的精度，而N 1 只有1位数的精度。N 1 是由N 舍去尾数的低8位得到的，N 2 则是由N 规格化后得到的。
(3).如何实现规格化？
当|M|≥1时，将尾数右移，每右移一位，阶码加1，称为向右规格化，简称右规；
当|M|<0.5时，将尾数左移，每左移一位，阶码减1，称为向左规格化，简称左规。
可见，规格化过程，就是自动调节比例因子的过程。应注意的是，尾数为零的浮点数不能规格化。
(4).规格化浮点数的表数范围：
设阶码为m 位，尾数为n 位（不包括阶符和尾符），则规格化浮点数的表数范围为：
)12(2--m ×21≤ N ≤()
n m ---?21212
上式中(2m -1)和-(2m -1)是m 位阶码能表示的最大和最小的阶码，而21和()
n --21则是规格化尾数绝对值最小和最大的值。
在阶和尾数均用补码表示的机器中，由于补码可多表示一个最小的负数和为便于判别规格化，则其表数范围为：
正数：m 22-×21≤N ≤()
n m ---?21212 负数：m 22-×()n ----221 ≥N ≥()1212-?-m
上式中，-2m 为m 位补码表示的阶码所能表示的最小负数，-1为补码表示的最小的尾数值。当M = -2-1时， [M]补=1.100…0，而当M=（-2-1-2 -n ）时，[M]补=1.011…1， M= -1时，[M]补=1.000…0，除去 M= -2-1这一数值后，要判别是否为规格化尾数，只需判Ms 和M 1这两位的状态不相同时，则为规格化尾数。设想把M= -2-1作为规格化尾数，其判断规格化的逻辑表达式在尾数的位数很多时的复杂程度。
(5).浮点表示的优缺点。
7.IEEE754标准中单精度和双精度两种浮点数的表示数的范围及其机器数的表示形式。
8.十进制数串的表示方法：
(1)字符串形式：每个十进制数位或符号位占用一个字节。字符串形式应用于非数值处理的领域。
(2)压缩的十进制数串形式：一个字节存放两个十进制数位。
9.计算机中表示数的大小和正负的方法称为码制。机器数的表示有原码、补码、反码和移码四种形式。
10.原码、补码、反码和移码的性质归纳：
(1) 补码、反码和移码的符号位作为数值的一部分看待，参加运算，而原码则不能。
(2) 原码和反码的表数范围相对于0来说是对称的，
整数： -（2n -1）～ 0 ～ +（2n -1）
小数：-（1-2-n ）～ 0 ～ +（1-2-n ）
而补码和移码则可多表示一个最小负数：
整数：-2n 、-（2n -1） ～ 0 ～ +（2n -1）
小数：-1、-（1-2-n ） ～ 0 ～ +（1-2-n ）
(3) 零的原码和反码（定点小数）各有二种表示形式：
[+0]原=0.00...0，[-0] 原=1.00 0
[+0]反=0.00...0，[-0] 反=1.11 (1)
而零的补码和移码（定点整数）各只有一种表示形式：
[+0]补=[-0]补=0 00 0
[+0]移=[-0]移=1 00 0
（4）反码和补码右移时，移空位（数的最高位）补上和符号相同的代码，而原码左右移时，移空位均补上0；补码左移，移空位（数的最低位）补0；正数的反码左移时，移空位补0，负数的反码左移时，移空位补1。
（5）原码表示法便于输入输出，有利于实现乘除运算，不利于加减运算；补码表示法便于加减运算，乘除运算也有较好算法，故多被采用；反码表示法最易于形成代码，但运算复杂
且速度慢，很少采用；移码主要用于表示浮点数的阶。
11.字符的ASCII 码与字符串的表示方法。
12.汉字的表示方法包括汉字的输入编码，汉字内码和汉字字模码。
13.由于噪音干扰而造成计算机的突发性错误可通过数据校验码加以发现或给出错误特征而对错误加以纠正。
奇偶校验码校验位的生成，查错过程及查错的功能。
14.若待编码信息为n 位（二进制），则纠正一位错所需的校验位数r 应满足：
2 r ≥n+r+1
模2 四则运算，循环冗余码(CRC)的纠错原理。
15.补码加法的规则是任意两个数的补码之和等于该两数和之补码，即
[X]补 +[Y]补 = [X+Y]补 (mod 2)
对于定点小数来说，上式的先决条件是：-1≤x<1, -1≤y<1, -1≤x+y<1。
16.补码减法的运算公式：
[X-Y]补 =[X]补+[-Y]补 (mod 2)
在用补码表示的机器中，存储的是[x]补 和[y]补的机器数，而减法运算则是指令的要求，上式
表明要做减法，必须从[y]补 求出[-y]补（称为对y 求补），再把减法变为加法进行运算。
[-Y]补 = ?[Y]补 +2 -n （各位变反，末位加1）
17.溢出的检测与处理。
溢出是指当运算结果大于机器所能表示的最大正数（上溢）或小于机器所能表示的最小负数（下溢）。机器设有溢出标志位OF ，溢出时将OF 置成1，转溢出中断处理或停机。对溢出标志位OF 产生影响的指令是算术运算类指令。
溢出的检测有单符号位和双符号的判溢出。以补码加法为例，单符号位判溢出的基本逻辑表达式为： OF=n n n S B A n n n S B A +
第一乘积项表示两个操作数均为正数（A n =B n = 0）和数的符号S n =1（负数）的情况（属于上溢）；第二乘积项则表示两个操作数均为负数（A n =B n =1），和数的符号为S n =0的情况（属于下溢）。
双符号位的判溢出是用模4补码扩大表数范围，使运算结果-1≤A+B<1时，小数点左边两位的状态总是相同的（这是变形补码、双符号位补码的含义）。当运算结果A+B<-1或A+B ≥1时，小数点左边两位的状态为S'n S n =10或01，此时为溢出的情况。故双符号位的判溢出表达式为： n n n n n n S S S S S S OF ⊕=+='''
值得指出的是，机器存储的是正常范围表示的数，因此只需存储单符号位的补码，只是在运算时，将单符号位的补码扩充为双符号位的补码。
18.由逻辑门电路组成的全加器的逻辑方程式：
i i i i C B A S ⊕⊕=
i i i i i i C B A B A C )(1⊕+=+
19.行波进位n 位字长加减法器结果的形成时间，以P48图2.3为例：
T n t a ?+=)92(
上式说明，行波进位加减法器结果的形成时间随n 的增加而增加；尽管n 位操作数同时送到，但高位的和数要等到相邻低位的进位形成后再经一定时间后才能形成，由于进位是“行波”式（串行）进行的，故这种加减法线路无法达到真正的并行，就是说，其速度较慢。因此，加快进位的传送，是提高运算速度的关键。
20.计算机中实现十进制加法的两种方法。十进制加法器的组成及其设计的关键。
21.计算机实现乘除运算的方法：
（1）用乘除运算子程序实现；
（2）在加法器和寄存器中增添控制线路实现；
（3）用阵列乘除法器实现。
22.原码一位乘法的算法：
（1）符号位单独处理，Z S ＝X S ⊕Y S
（2）从乘数的最低位开始，逐位与被乘数相乘，若该乘数位Y n-i+1 = 1，则部分积P i-1 +|x|，若Y n-i+1 = 0，则P i-1+0，相加后右移一位，得新的部分积P i ，重复n 次可得乘积的绝对值|P|。（可见，原码乘法过程变为+|x|或+0 以及右移操作）
（3）给|P|置乘积的符号位Zs ，可得[x ×y]原
23.原码一位乘法的逻辑结构原理图及乘法操作的总时间。
24.确立补码乘法算法的重要公式：
（1）补码与真值的转换公式：
已知[y]补=y 0.y 1y 2…y n ，则真值
∑=-?+-=n
i i i y y y 102
（2）补码的右移
已知：[x] 补 =x 0.x 1x 2…x n ，则 ]2
[x 补 =x 0.x 0x 1x 2…x n 25.阵列乘法器的组成原理及其与常规乘法器的比较。
(1) m ×n 位的阵列乘法器,被加数产生部件由m ×n 个与门组成； 被加数求和部件由 (m-1)×n 位全加器组成。
（2）阵列乘法器一次乘法所需时间。
（3）运算的过程。
26.原码除法的运算规则。
（1）商的符号位单独处理，即 q S ＝X S ⊕Y S
（2）商的尾数n n
n q q q y y y x x x q .........212121== 商的原码[q]原=q s .q 1q 2…q n
（3）被除数X 、除数Y 、商q 和余数r n 之间的关系应满足：
X=q ×Y+r n 0≤|r n |≤2 – n ×Y
27.原码加减交替法（不恢复余数法）除法算法：
（1）商符q S ＝X S ⊕Y S
（2）余数r i 为正数时，商上1，余数左移一位减除数，即2r i -|y|（-|y|用加[-|y|]补）；余数为负
数时，商上0，余数左移一位加除数，即2r i +|y|，如此循环，直至取得所需的n 位商为止。
(3)给商置入商符得[q]原。
28. 原码加减交替法除法的逻辑结构原理图及操作步骤、操作的总时间。
29. 阵列除法器的组成原理及其与常规除法器的比较。
（1）实现阵列除法的关键电路是可控加法减法单元(CAS)。
（2）n 位除n 位所需CAS 单元为n 2个。
（3）阵列除法器执行一次除法所需时间为 n 2T ，T 为一个CAS 单元电路的延迟时间，可采用先行进位的方法缩短阵列除法器的操作时间。
30. 计算机中的基本逻辑运算、逻辑运算的特点及其应用。
31. 多功能算术逻辑运算单元设计的基本思想。
由控制参数 S 0 S 1 S 2 S 3 将操作数A i 和B i 组合成函数x i 和y i 再送全加器相加，由于S 0 S 1 S 2 S 3不同的组合和在算逻运算控制端M 的共同控制下，便可实现多种算术逻辑运算。
32.多功能算逻运算单元的组成（参见P79 图2.19）
（1）函数发生器，输出 x i 和 y i
i i i i i A S B A S x 23+=
i i i i B S B S A y 10++=
（2）具有先行进位链的加法器
由于x i +y i =x i ， x i ·y i =y i ，这就使得进位逻辑式得到简化。
C n+i+1 = x i ·y i + (x i +y i )C n+i = y i + x i C n+i
上式说明了x i 既是一个操作数，又是进位传递函数；y i 既是一个操作数，又是进位产生函数。这就大大简化了先行进位链的线路。
先行进位链进位的表达式（递推式）如下：
C n+1 = y 0 + x 0C n
C n+2 = y 1+x 1y 0+x 1x 0C n
C n+3 = y 2+x 2y 1+x 2x 1y 0+x 2x 1x 0C n
0123123233y x x x y x x y x y G +++=——片（小组）进位产生函数
0123=——片（小组）进位传递函数
C n+4 =G+PC n
从以上进位的递推公式可见，C n+1、C n+2 和C n+3 是同时形成的，这是由于以上三个进位表达式都是“与或”表达式，用“与或”门实现，而“与或”门的输入变量是 x i ，y i 和C n ，x i 和y i 又是由同时送来的A i 、B i 经函数发生器产生，故以上3个进位信号同时产生。由此可见，并行进位是解决行波进位并行加法器速度慢的行之有效的方法。
由多片74181组成的ALU ，实现片（小组）内并行进位，片（小组）间串行进位。
33. 由74181和74182组成的两级先行进位的ALU 。
先行进位部件（CLA ）74182的进位逻辑式：
C n+x =G 0+P 0C n
C n+y =G 1+P 1G 0+P 1P 0C n
C n+z =G 2+P 2G 1+P 2P 1G 0+P 2P 1P 0C n 01230123P =+++=* 0123123233G P P P G P P G P G G +++=*
例：32位两级先行进位的ALU （参见P82图2.22）
34.实现总线连接的三态缓冲器。
三态逻辑电路是指输出电平可具有逻辑“1”，逻辑“0”和“浮空”三种状态的逻辑电路，是实现总线连接的理想器件。
35.运算器的三种基本结构及其特点，运算器的实例。
36.浮点运算的算法：
浮点算术运算由阶和尾数两部分的运算组成，它们的运算可采用任何一种相应的定点运算的方法进行。
设两浮点数：x E M x x ?=2，y E M y y ?=2,则
（1）浮点加减法运算：
y y x E y E E x M M y x 2)2(?±?=±- E x < E y
或 = (M x ±M y ×2E E x y -)×E x 2 E x ≥ E y
（2）浮点乘法运算：
y x E E y x M M y x +??=?2
)(
（3）浮点除法运算： y x E E y x M M y x -?÷=÷2)(
37.浮点加减法运算的步骤：
（1）首先是对阶，就是使两个浮点数的阶码取得一致的过程。
通常用加法线路求阶差：
[][][]补补补y x E E E -+=?
若 E ?>0，即E x >E y ，应将M y 右移，每右移一位， E ?-1，直至E ?=0为止；
若E ?<0，即E x （2）取大阶Max (E x ,E y ) 暂作结果的阶，将对阶后的尾数按指令要求相加或相减。 （3）将运算结果规格化（以双符号补码为例） A.右规条件：运算结果两个尾符S 0'S 0状态不同，即: 1'00=⊕=S S N R 右规的操作是尾数右移，阶码加1； B.左规条件：结果非零（即R ≠0）而且为正数，尾数最高位M 1 =0；或结果为负数，尾数最高位M 1=1，即： ()100100'0'M S S R M S S N L +≠= 左规的操作是尾数每左移一位，阶码减1。 （4）舍入处理 当尾数右移时，为减少误差，需进行舍入处理。常用的舍入法有“0舍1入法”和“恒置1法”。 （5）最后检测结果是否溢出。 浮点数的溢出是指运算结果的阶大于机器所能表示的最大正阶。若溢出，转中断处理或停机。 38.浮点乘法运算的步骤 （1）阶码相加，尾数相乘； （2）结果规格化； （3）通常对乘积低位部分进行舍入处理，取尾数乘积的高位部分； （4）判溢出。 39.浮点除法运算的步骤： （1）阶码相减，尾数相除； （2）结果规格化； （3）判溢出； 40.浮点运算器的结构及浮点四则运算的实现。 41.浮点运算流水线： （1）线性流水线时钟周期的确定: τ= Max (τi ) +τl =τm +τl （2）K 级线性流水线的加速比： C k =k l T T =k n k k n ≈-+?) 1( （3）实例见P102【例2.37】 42.本章主要的术语、概念。 进位计数制、码制、规格化浮点数、左规、右规、舍入、溢出、机器数、真值、原码、反码、补码、移码、求补、ASCII 码、汉字内码、数据校验码、变形补码、数据通路、先行进位、浮点运算流水线、加速比。 第3章 存储系统 本章的学习目的：弄清半导体存储元件的存储机理，由半导体存储器芯片组成主存的工作原理，高速缓冲存储器、多模块交叉并行存储系统和虚拟存储器的工作原理，存储系统的层次结构。 本章要掌握的基本内容： 1.存储器的分类，主要掌握按存取方式分类和按在计算机系统中的作用分类。 2.存储系统的设计目标：在一定的成本下，获得尽可能大的存储容量，尽可能高的存取速度以及可靠性等。 3．存储系统的分级结构（P109 图3.1） （1）高速缓冲存储器 在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。 （2）主存储器 用于存放计算机运行期间的大量程序和数据的半导体存储器。 内存储器（简称内存）包括主存储器和高速缓冲存储器，是CPU 能直接访问的存储器。 （3）外存储器（辅助存储器） 存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信息的存储器。例如磁表面存储器（磁盘、磁带）、光盘存储器。 4.主存储器的技术指标 （1）存储容量 主存存储单元的总数，通常用字数或字节数表示。按字节编址的主存，存储容量的单位可用KB 、MB 、GB 、TB 等单位表示： 1KB=210 B ， 1MB=220 B ，1GB=230B ， 1TB=240B （2）存储周期T mc 两次读/写操作之间所需的最短间隔时间。 T mc 的单位是ns(纳秒)，1ns=10-9 s 。 当前半导体存储器的T mc 已小于10ns 。 值得指出的是存取时间T A ，是指存储器从接收到读出或写入的命令起到完成读数或写数操作所需的时间。通常T A 5.MOS 静态存储元的组成及其存储二进制数的机理—用双稳态触发器的两个稳定状态表示1和0。 6.存储器芯片内部电路由存储体及相应的外围电路组成。存储体是由存储元件按行列排列而成，外围电路则是存储体的地址译码驱动，读写电路和内部时序电路等。 7.冯?努依曼计算机的工作方式基本特点之一是按给定的地址访问存储器。地址译码通常用双译码的结构（参见P119 图3.9）。即由x 地址译码选中的行和由y 地址译码选中的列之交点的存储元即为被选存储元。 8.主存储器与CPU 的连接，包括地址线、数据线和控制线的连接。 根据存储器容量的要求，可将若干存储器芯片按位、字、或字位进行扩展，如课本P136图 3.25和图3.26所示。 所需某种规格存储器芯片数N 的计算如下： 单元 芯片位数存储器字长芯片容量存储器容量/?=N 存储器组成实例详见P137的【例3.1】，例中给出 4 种规格的RAM 芯片供选择，选片的原则是能用容量大的芯片尽量用大的，这样的好处是可减少芯片数量并使片选的译码线路简单；另外，存储空间的地址范围最好写成十六进制数，以易于从高位地址的译码确定片选信号的连接。例子中的8KB ROM 的地址空间是十六进制数的0000H —3FFF H ，该地址的特征是高2位地址A 15A 14=00，其余13位地址为0或1（任意），可用3 ? 8译码器的输出y 0和y 1作为两个8KB EPROM 的片选信号，EPROM 只需片选信号有效即可读出，不需读写控制信号。地址空间低端的4KB RAM 的片选信号可作如下考虑：由于4KB 容量的芯片需要12位地址作为片内地址，即A 11~ A 0，此4KB 是低端的存储空间，即A 15 ~A 12＝0100 ，用y 2和A 12＝0 ，将y 2和A 12经反相作为“与 非门”的输入，“与非门”的输出可得此4KB RAM 的片选信号。y 3 和y 4作为两个8KB SRAM 的片选信号。 9.弄清存储器的读周期、写周期与存取时间的区别，参见P135图3.23。 10.四管、单管动态存储元的存储机理—用电容存储电荷的多少表示1和0。 特别应注意到四管动态存储元的读出过程就是刷新（补充电荷）的过程；单管动态存储元读1后，该存储元的状态变为0，称为破坏性读出，需要读后重写。 11.动态存储器的刷新、刷新周期以及三种基本的刷新方式及其特点。 12.双极型存储元的工作机理及其特点。 13.半导体只读存储器的分类： （1）掩膜式只读存储器（MROM ） 是由制造厂家把信息―写入‖，用户不能修改的存储器片。 （2）（一次性）可编程的只读存储器（PROM ） 信息由用户编程写入，但不能―擦除‖再写的存储器片。 （3）光可擦可编程的只读存储器（EPROM ） 写入信息后可用紫外光擦除，再编程写入的只读存储器。 （4）闪速存储器(Flash Memory)的工作原理及其工作模式 闪速存储器是一种快速电擦除、可改写型的存储器。 14.解决主存与CPU 速度不匹配的主要途径： （1）在CPU 内部设置多个通用寄存器或加长存储器的字长； （2）采用并行操作的存储器；例如双端口、相联存储器和多模块交叉存储器。 （3）在CPU 和主存之间插入高速缓冲存储器（Cache ）； 15.双端口存储器是指同一个存储器具有两组相互独立的读写控制电路。当对两个不同地址的存储单元进行读/写，则可同时进行，这就提高了存储器的工作速度；当两个端口同时要对同一存储单元读/写时发生冲突，此时可由判断逻辑决定对一优先端口读/写，而延迟对另一端口的读/写。双端口存储器是用硬件的冗余取得高带宽。在奔腾机中用作数据Cache 。 16.多模块交叉存储器 多模块交叉存储器的基本原理是：把M=2n 个容量为L 个存储单元的存储器模块进行交叉编址，使通常按地址自然递增访问存储器的操作依次发生在不同的存储模块中，由于每个存储模块都有自己的读/写电路和地址寄存器、数据缓冲寄存器，就能对不同存储模块同时访问，达到提高存储器工作速度的目的。 多模块交叉存储器的并行操作关键在于各存储模块的交叉编址。设有M 个存储器模块，存储模块编号为J （J = 0，1，2，…，(M-1)），每个存储模块容量为L 个存储单元，单个模块的单元顺 序 号 为i （i = 0，1，2，…，(L-1)）。则M j 模块的编址模式为： j i m A j M +?= 例如M=4，则用模4交叉编址 模块号 地址编址序列 最末二位地址状态 M 0 0，4，8，…（4i+0）, …4(L-1)+0 00 M 1 1，5，9，…（4i+1）, …4(L-1)+1 01 M 2 2，6，10，…（4i+2）, …4(L-1)+2 10 M 3 3，7，11，…（4i+3）, …4(L-1)+3 11 在理想的情况下，每 M T mc （T mc —存储周期）可读/写一次。 影响多模块交叉主存系统实际效率的因素其一是工程实现方面的问题，即并行交叉程度越高，会增加延迟时间；其二是系统的效率问题，即程序转移的非顺序性和数据的顺序性差，都造成多模块主存系统效率的下降。例CDC — 6600机，M=32，实际效率为10字/T mc ，是理想效率的1/3 还不够。 多模块交叉主存系统是以硬件的冗余和交叉编址技术换取高带宽。 17.相联存储器 是按内容寻址的存储器，即用某项内容（关键字）作为地址来存取的存储器。 相联存储器的组成框图见P144图3.33。 相联存储器主要用于存放Cache 的行标志，虚拟存储器的分段表、页表和快表。 18.高速缓冲存储器(Cache) Cache 是介于CPU 与主存之间，用于存放当前最活跃的程序块和数据的高速小容量存储器。 Cache 实现的理论基础是CPU 运行程序的局部性原理，即指CPU 执行的程序所使用的存储单元是相对集中或小批簇聚于相邻单元中。 Cache 的命中率H 是指CPU 在Cache 中访问到的次数n 1与总的访问次数n 之比。 %1001?=n n H 不命中率（脱耙率）：（1- H ） 在有Cache 的主存系统中，CPU 访问存储器的平均周期： T A =H ×T cc +(1-H)×T mc 上式中：T cc —— Cache 的存储周期 T mc ——主存的存储周期 访问效率：e = A cc T T CPU 与Cache 、主存的存储层次见P145 图3.34。 19.主存与Cache 的地址映射方式有三种：全相联映射、直接映射和组相联映射；这三种映射方式Cache 的检索过程；Cache 常采用的替换策略是近期最少使用(LRU)算法；Cache 的写操作策略：写回法、全写法。 20. 虚拟存储器 用户想象中的具有机器地址字所限定的存储空间的内存储器，是指“主存-辅存”的存储层次，它使计算机系统具有外存的容量，接近于主存的速度和外存的位成本。 通常，虚存空间大于实存空间是虚拟存储系统的基本特征，虚存空间是由辅存（如磁盘）支持的。 21.磁表面存储器的特点 22.磁性材料的记忆原理是利用磁表面不同的剩磁状态记录二进制信息。 23.磁表面存储器的写、读操作 （1）写操作 磁头写入线圈加入写脉冲电流I ，产生磁通φ，通过磁头缝隙将高速运动的磁层磁化，磁层的剩磁记录了写入的二进制信息。 （2）读操作 记录有信息的磁层高速通过磁头缝隙，与铁芯耦合形成闭合磁路，磁通的变化则在读出线圈感应出电势，经放大输出读出信号。 由于读、写操作的互斥性，因此，写入线圈和读出线圈可以合二为一，分时使用。 24.磁表面存储器记录二进制信息的写电流的编码方式称为磁记录方式。 常用的记录方式有不归零1制（NRZ 1）、调相制（PM 或PE ）、调频制（FM ）和改进型调频制（MFM ）等。应熟悉以上记录方式写入二进制代码的写电流波形。 25.磁盘存储器的主要技术指标 （1）存储密度 磁盘记录区单位面积所能存储的二进制位的数量。例如希捷公司的磁盘，存储密度达16Gb/英寸 2。预计到2007年达到1Tb/英寸 2 存储密度通常用道密度D t 和位密度D b 来衡量。 D t 是指磁盘在记录区内径向单位长度所记录的磁道数。单位是TPI （道/英寸）或TPM （道/毫米）。 D b 通常指最内圈磁道单位长度所能记录的二进制位数。单位是bPI （位/英寸）或bPM （位/毫米）。 （2）存储容量C 磁盘装置所能存储的二进制数据的总量（格式化容量）。 C = n ×K ×L ×S 式中：n —— 数据盘记录面数 K —— 每个记录面的磁道数 L —— 每一磁道记录的扇区数 S ——每一扇区的字节数 例如当前3.5英寸的硬盘容量已达120GB 。 （3）平均存取（定位）时间 指发出读/写命令后，磁头由某一位置移动到所指定的记录位置并开始进行读/写操作所需的时间。 平均存取时间通常用平均找道时间Ts 和平均等待时间T L 之和来衡量。 T A =Ts +T L 式中， 2 min max s s s T T T += n T T C L 212== 式中：T c —盘片旋转一圈所需的时间， n —转/秒 Tsmax —最大的找道时间， Tsmin —最小的找道时间 （4）数据传输率Dtr 磁盘存储器在单位时间里读/写的二进制信息量，单位是KB/S （千字节/秒） Dtr= p ×s 或 Dtr =D b ×V 式中：p —— 每秒转数 s —— 每道容量 D b —— 位密度 V —— 最内圈磁道线速度 例：设盘转速为p 转/秒，每道容量为s 个字，则读写一块字数为W 的数据所需时间T 约为： s p W n T T s ?+?+=21 26.硬磁盘存储器的基本组成及工作原理。 27.硬磁盘存储器的记录格式参见P166 图3.52，编址方案为： 记录面号，磁道号，扇区号，（台号） 28.软磁盘存储器的组成及工作原理。 29.磁带存储器的主要性能及磁带机的分类。 30.光盘存储器的分类及工作原理。 31.本章主要的术语、概念 存储元、随机存储器、顺序存储器、半顺序存储器、ROM 、RAM 、Cache 、主存、内存、外存（辅存）、存储周期、静态存储器、动态存储器、刷新、破坏性读出、写操作、读 操作、多模块交叉存储器、双端口存储器、Cache 的命中率、相联存储器、虚拟存储器、地址映射、地址变换、记录方式、道密度、位密度、平均定位时间、平均等待时间、记录格式、数据传输速率。 第4章 指令系统 本章的学习目的：弄清计算机指令系统按功能划分的指令种类；两种指令系统计算机： CISC （复杂指令系统计算机）和RISC （精简指令系统计算机）指令的特点；指令和数据的寻址方式；堆栈及其应用。 本章要掌握的基本内容： 1.指令系统与软件、硬件之间的关系 按指令系统的功能构造硬件组织；硬件支持指令系统功能的实现；在指令系统的基础上构造系统软件。 2.指令的基本格式 OP ——指示指令的操作性质，用二进制代码表示，OP 通过指令译码器进行解释。 A ——通常用于指示操作数的地址或指令地址。 决定指令格式的主要因素有三个：一是操作的种类，二是地址的数目，三是寻址方式。 3. 操作码OP 的结构 （1）操作码的位数n 取决于操作的种类N 2n ≥N , 即n ≥log 2 N （2）操作码的结构可分为二种： a.固定长度（规整型）的OP结构 是指操作码的位数和位置固定不变。其特点是有利于简化硬件的译码逻辑，但指令码各位的利用率较低。 b.可变长度（非规整型）的OP结构 是指操作码的位数不固定。其特点是指令码各位的利用率高，但硬件的实现较难。 4. 地址码结构 根据一条指令中所包含的地址个数，分为三地址、二地址、一地址和零地址四种指令。参见课本P181。应当指出的是，一地址指令由指令的地址字段可获得一个操作数，在涉及到双操作数的指令时，另一操作数被指定在累加器AC中（称为隐含寻址）。另外，零地址指令是指在指令中不包含操作数的地址，这对于不需有操作数的指令如停机指令等是可理解的，而对于要涉及操作数的零地址指令，操作数存放在堆栈中，可由堆栈指针指定。 5. 指令操作码的扩展方法 这种操作码的扩展技术是一种根据需要确定不同类型指令的操作码位数，属可变长度的OP 结构。另外，不管如何不规整，由于是用不同的二进制编码表示不同的指令，故设计出的每一条基本指令，应有且仅有一种编码与之对应。扩展技术的主要优点是指令码中的各位利用率高，即缩短指令的平均长度，增加指令字的操作信息，减少程序总位数。其缺点是控制器设计难度增大，需要更多的硬件。 6.指令的寻址方式有二种： （1）顺序寻址方式，即指令在内存按序安排，指令地址由程序计数器PC提供。 （2）跳跃寻址方式，由程序控制类指令的执行形成下一条指令的地址。 7. 操作数寻址方式——形成操作数有效地址的方法。主要的寻址方式有： （1）立即寻址方式（立时地址） 指令中的地址字段直接给出操作数本身。适用于指定固定的常数。 （2）直接寻址方式 地址字段直接给出操作数在内存的地址A，即有效地址E=A。直接寻址方式的寻址范围受指令的地址码位数所限制，设A的位数为n，则可寻址范围为2n个存储单元（0—(2n -1)），也就是说，这种寻址方式通常只能访问低地址的内存空间。 （3）间接寻址方式 指令中的地址字段指出操作数地址的地址。 间接寻址可根据间址的次数分为一次间址和多次间址，如E=(A)为一次间址；E=((A))为二次间址。 使用间接寻址的优点主要是可扩大寻址范围，如A为8位，存储单元字长为16位，则由8位的地址经过间址后可得到16位字长的有效地址；另一优点是方便编程。 间接寻址的缺点是增加指令的执行时间，在多次间址中可能出现无穷间址（死循环）。 （4）寄存器寻址方式 特点：（A）压缩指令字的长度，有效解决指令码长度位数有限与内存容量大的矛盾。 （B）加快指令的执行速度，如RR型指令； （C）可扩大寻址范围。 A.寄存器直接寻址 地址字段给出寄存器的编号，该寄存器的内容就是操作数。 B.寄存器间接寻址 地址字段指定的寄存器，其内容是操作数的地址，有效地址E = (R n)。 C.变址寄存器寻址 将变址寄存器的内容（变址值）与形式地址相加而得到有效地址。 E = (Rx) +D D通常用补码表示，可以是正整数或负整数，变址范围：－2n-1 ~ (2n-1-1)，n为D的位数。 D.相对寻址 以程序计数器PC为变址器的变址。 E = (PC) +D D通常用补码表示，可以是正整数或负整数，变址范围：–2n-1 ~ (2n-1–1)，n为D的位数。 （5）复合寻址方式 把变址和间址相结合的寻址方式。按变址和间址的先后分为二种： A.变址间接式（先变址后间址） E = ((Rx) +D) B.间接变址式（先间址后变址） E = (D) + (Rx) （6）块寻址方式 用一条块寻址的指令实现一块数据的传送。它比用多条指令实现一块数据的传送可节省多次取指令的时间。 指定数据块长度的方法： a.指令中划出字段指出长度，数据块长度≤2n–1，n为字段的位数。 b.指令格式中指出数据块的首址和末址，数据块长度＝（末址–首址）＋1。 c.用块结束字符指出数据块的长度。 方法c 适用于传送长度不固定的数据块，但每传送一个数据都需与“结束字符”作比较，费时间。 （7）段寻址方式 将段寄存器的基地址（左移4位）与偏移量相加形成内存地址的寻址方式（PC采用）。 8. 堆栈 按后进先出（LIFO）方式存取的存储单元的有序集合。计算机中堆栈的实现有二种结构，一种是寄存器堆栈（串联堆栈、下压堆栈），另一种是存储器堆栈。前者是在CPU中设置一组专门的具有对位串联的若干个寄存器组成，配合堆栈指令实现堆栈操作；后者则是在内存开辟专门用于堆栈的存储区，另加堆栈指针SP组成，配合堆栈指令实现其操作。由于存储器堆栈是使用容量较大的内存部分存储区，因此具有堆栈区的位置灵活和容量可变等特点，是常用的一种。应结合进出栈操作真正弄懂。 堆栈在计算机中的应用主要有： a.为零地址指令提供操作数，例如堆栈处理器； b.存放返回主程序得地址，实现子程序的嵌套； c.存放多级中断的有关信息，实现多级中断的嵌套。 9. 精简指令系统的特点： a.选用的是使用频率最高的一些简单指令； b.指令长度固定，指令格式及寻址方式种类少； c.只有取数和存数指令访问存储器，其余指令的操作均在寄存器之间进行。 10. 本章主要的术语、概念 指令、指令系统、操作码、地址码、形式地址、有效地址、寻址方式、顺序寻址、跳跃寻址、立即寻址、隐含寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址间接寻址、相对寻址、块寻址、基址寻址、段寻址、CISC、 RISC、堆栈、压栈、出栈。 第5章中央处理器 本章的学习目的：弄清中央处理器的功能和组成；实现指令功能的微操作系列如何产生；微操作系列如何转换为硬件的执行逻辑，计算机内部的运行机制，组合逻辑控制器，微程序控制器及其设计技术，并行处理技术等。 本章要掌握的基本内容： 中央处理器CPU是计算机中用于解释和执行指令的部件。 1. CPU的功能： （1）指令控制，即程序的顺序控制。 主要是由程序计数器PC（顺序寻址）和控制类指令的执行（跳跃寻址）实现的。 （2）操作控制 由执行指令的一系列微操作信号进行控制。 （3）时间控制 对各种操作实施时间上的控制。主要是由时序信号发生器等实现。 （4）数据加工 对数据实现算逻运算等的处理。 CPU的前三个功能主要是由控制器实现的，最后一个功能则是在运算器实现的。 2. CPU的组成 传统的CPU是由控制器和运算器两部分组成的，在巨大规模集成电路的CPU芯片中还包括存储管理部件及CPU内部的Cache。 控制器是指挥计算机各部件按指令要求进行操作的部件，是计算机的控制中心，其主要功能是： (1) 控制取出指令，解释指令和执行指令； (2) 中断的控制； (3) 信息传送线的控制。 3. 控制器的基本组成 (1) 指令部件 即与指令有关的部件，它包括程序（指令）计数器PC、指令寄存器IR和指令译码器ID。 (2) 时序部件 时序部件主要包括时钟脉冲源及启停控制电路；时序信号的产生及控制部件。 (3) 操作控制器 用以产生微操作控制信号，控制各部件的操作。 (4) 地址寄存器AR及数据寄存器DR，状态条件寄存器PSR等。 (5) 中断机构及控制台。 4. 操作控制器的类型主要有二种： (1) 组合逻辑控制器（硬布线逻辑） (2) 微程序控制器（存储逻辑型） 操作控制器的类型不同，对控制器的组成影响很大，故也把操作控制器的类型称为控制器的组成方式。 5. 指令周期，CPU周期和时钟周期 (1) 指令周期 指取出并执行一条指令所需的时间。通常，其长短与指令的复杂程度有关。 (2) CPU周期（机器周期） 将指令周期划分为若干个相对独立的操作阶段，称为CPU周期。 (3) 时钟周期（节拍脉冲或T周期） CPU周期包括若干个完成微操作的节拍脉冲。 6.各种类型指令的指令周期举例，见P214～P218，通过这些例子，使我们加深对指令执行 过程的理解，进一步从空间和时间上建立计算机的整机概念。 7. 时序信号的作用和体制 时序信号的作用：为计算机各部分的协调工作提供时序标志。 时序信号的基本体制：电位-脉冲制。这是由于器件的特性所决定。 组合逻辑控制器通常采用三级的时序体制：即主状态(CPU)周期-节拍电位-节拍脉冲。 微程序控制器常采用的时序体制是节拍电位-节拍脉冲制。 8. 时序信号产生器的组成 (1) 时钟脉冲源 由石英晶体振荡器和与非门组成的振荡电路组成，是主机信号的发源地。 (2) 环型脉冲发生器 循环移位寄存器和译码电路配合产生所需的节拍脉冲。 (3) 启停控制电路 启停控制电路是控制机器正常启动运行和停机操作的控制电路。 对启停电路设计的要求主要是：启动时，一定要从第一个节拍电位的前沿开始工作，以保证机器运行时的第一个节拍电位有足够的宽度，使机器工作可靠；停机时，一定要在指令最末一个节拍脉冲结束后才关闭时序发生器。 9. 控制器的控制方式 控制方式是指形成不同操作序列的时序信号的方法。常用的控制方式有三种： (1) 同步控制方式 计算机的每一步操作都由统一的时序信号来控制。特点是有统一的时序信号。 (2) 异步控制方式 按实际需要确定每条指令，每个操作所需的时间，通常采用“应-答”的方式工作。 (3) 联合控制方式 是同步控制和异步控制方式的结合。 10. 组合逻辑控制器（硬布线控制器） 对不同指令中同一个微操作的产生条件用逻辑代数的方法进行综合、化简，最后得到每个微操作产生的逻辑式并用组合逻辑电路实现之。 11.组合逻辑控制器的基本原理 组合逻辑线路的输入信号是指令译码器的输出信号，时序信号和执行部件的反馈信号；输出信号是微操作控制信号，用于控制执行部件按指令的要求进行操作。 12. 组合逻辑控制器设计的主要步骤是： （1）根据CPU的结构，画出指令操作的流程图； （2）编排指令操作时间表（即把微操作控制信号落实到CPU周期、节拍电位中）； （3）综合、化简微操作逻辑式并画出控制电路。 13. 指令执行流程及微操作信号的产生逻辑。 14. 微命令、微指令和微程序 微命令是控制部件向执行部件发出的各种最简单的控制命令，例如ALU BUS。 微指令是在一个CPU周期中，一组实现一定操作功能的微命令的组合。微指令通常包括操作控制字段和顺序控制字段。 微程序是由微指令组成的，用以实现指令功能的程序。 概括为： (1) 微程序设计 用类似程序设计的方法，组织和控制机器内部信息的传送和互相的联系。 (2) 微程序设计的任务 设计微指令，编制微程序。 15. 微程序控制器组成原理及微程序控制的计算机的工作过程。 微程序控制器组成原理框图见P234图5.22。 微程序控制的计算机的工作过程： （1）执行取指微指令，依（PC）从内存读出指令，由指令操作码经地址转移逻辑形成执行该指令的微程序入口地址送到微地址寄存器μAR。 （2）根据（μAR）从控制存储器CM读出微指令送微指令寄存器MIR。 （3）操作控制字段（经译码）产生微命令，送到各功能部件执行。 （4）由地址转移逻辑形成下一微地址送μAR，再重复步骤（2）、（3）、（4），这就是微程序控制的计算机的执行过程。 16. 微命令编码的方法通常有三种 （1）直接表示法（直接控制法、不译法） 操作控制字段中的每一位二进制代码表示一个微命令，该位为1，表示有该微命令，如P237图5.24。 （2）编码表示法（字段编码法） 将微命令分段编码，经简单译码产生微命令。 分段编码的原则： ①相互有一定关系又不能在同一微周期出现（相斥性）的微命令可编在同一字段内；可能在同一微周期出现（相容性）的微命令应编在不同的字段内。 ②分段应与数据通路的结构相适应，以便于微命令的设计、修改和检查。 ③每个字段的位数不能太多（2～4位）。 （3）混合表示法 把直接表示法和编码表示法相混合使用。 17.微地址的形成 如何正确形成下一条微指令的地址，是关系到微程序能否正确执行的问题。取指令后，通常由指令的操作码经地址转移逻辑形成执行该指令的微程序入口；无转移时，意味着下一条微指令的地址在设计时已可定（已知）；判断转移时，由判别字段和微指令执行结果经地址转移逻辑获得下一微地址。 微地址的形成方法通常有三种： （1）计数器方式 由微程序计数器μPC提供顺序执行的下一条微指令地址；非顺序执行时，由微指令的下址字段提供。 （2）下址字段方式（断定方式） 由下址字段给出顺序执行的下一条微指令地址，在需要根据执行结果转移时，则由微地址转移逻辑形成下一条微指令地址。 （3）多路转移方式 三个或三个以上的分支称为多路转移，例如取指令后的微程序入口等。 方法：在取指微指令的下址字段给出微程序入口地址码“1”个数最少的微地址，根据转移条件由触发器的置1 端S将相应位的微地址强置为1，从而得到转移的微地址。参见P240【例5.1】。 18. 微指令的格式可分为水平型微指令和垂直型微指令 19. 微程序的执行方式（参见P234图5.21） （1）串行执行方式 访问CM的操作与执行微指令的操作是顺序进行的。特点是微程序控制器结构较简单，但执行速度慢。 （2）并行执行方式 访问CM的操作与执行微指令的操作是重叠进行的。特点是缩短了微周期，即速度快，但控制器结构较复杂。 20. 组合逻辑控制器和微程序控制器的根本区别： 微操作信号的产生部件不同，产生方式不同。 21. 在并行处理技术中，并行性的两种含义：并发性和同时性。并行技术的三种形式：时间并行，空间并行和时空并行。 22. 流水CPU中存在的三种相关冲突：资源相关，数据相关和控制相关及解决的方法。 23. 典型CPU是帮助我们进一步了解CPU的组成及工作原理。 24. 本章主要的术语、概念 控制器程序计数器PC指令寄存器IR程序状态字PSW 时序部件指令译码微操作形成部件微操作 指令周期CPU周期节拍电位节拍脉冲 指令微流程组合逻辑控制微程序控制控制存储器CM 微命令直接表示法字段直接编码法字段间接编码法 微指令微程序微周期微地址 同时性并发性并行性时间重叠 资源重复顺序方式流水方式吞吐率 华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④ 《计算机组成原理》试卷一 一．选择题（每小题1分，共20分） 1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965 2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （100110001）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。 A. 64，16 B. 16，64 C. 64，8 D. 16，6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP 指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统 2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1 第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的； 数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。 两者主要区别见P1 表1.1。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。 分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？ （略） 4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。 存储程序：将解题的程序（指令序列）存放到存储器中； 程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。 单元地址：单元地址简称地址，在存储器中每个存储单 元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。 指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。 程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的 信息即为数据信息。 8．什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。 试卷A 一．选择题（每小题1分，共10分） 1．用于科学计算的计算机中，标志系统性能的主要参数是__________。 A 主时钟频率 B 主存容量 C MFLOPS D MIPS 2．在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为 补码表示，将会使数的表示范围__________。 A 增大B减少 C 不变 D 以上三种都不对 3．两补码数相加，采用1位符号位，当__________时，表示结果溢出。 A 符号位有进位 B 符号位进位和最高数位进位异或结果为0 C 符号位为1 D 符号位进位和最高数位进位异或结果为1 4．若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期 需要200ns，则刷新占存储器总操作时间的百分比是____________. A 0.5% B 1.5% C 1% D 2% 5．在计算机系统中，表征系统运行状态的部件是____________. A 程序计数器 B 累加寄存器 C 中断寄存器 D 程序状态字 6．具有自同步能力的记录方式是___。 A NRZ B NRZ1 C FM D RZ 7．冯〃诺依曼（V on Neumann）机工作方式的基本特点是。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存储器按内容选择地址 8．磁盘是一种以方式存取数据的存储设备。 A 随机存取 B 顺序存取 C 直接存取 D 只读存取 9．掉电后所存信息不会丢失的是。 A SRAM B DRAM C VRAM D EPROM 10．加法器采用先行进位的目的是。 A 提高加法器速度 B 简化加法器设计 C 优化加法器结构 D 增强加法器功能 二、填空题（每空1分，共20分） 1．在可变长度的指令系统的设计中，到底用何种扩展方法有一个重要的原则，就是的指令应分配短的操作码。 2．计算机中的数据可分为和两大类。 3. RISC指令系统的最大的特点是：固定， 计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能 三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。 4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分） 二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示 的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同， 第1章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解： 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 2. 如何理解计算机的层次结构？ 答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。 3. 说明高级语言、汇编语言和机器语言的差别及其联系。 答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语 言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。 4. 如何理解计算机组成和计算机体系结构？ 答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大 部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访 问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的 性质，地址码用来表示操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 《计算机组成原理》试卷A 一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在题后的括号内。 1.若十进制数为13 2.75，则相应的十六进制数为( )。 A.21.3 B.84.c C.24.6 D.84.6 =( )。 2.若x=1011,则[x] 补 A.01011 B.1011 C.0101 D.10101 3.某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为( )。 A.2-9 B.2-8 C.1-2-7 D.2-7 4.设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，初码表示；尾数含1位数符共8位，补码表示，规格化。则该浮点数所能表示的最大正数是( )。 A.27 B.28 C.28-1 D.27-1 5.原码乘法是指( ) A.用原码表示乘数与被乘数，直接相乘 B.取操作数绝对值相乘，符号位单独处理 C.符号位连同绝对值一起相乘 D.取操作数绝对值相乘，乘积符号与乘数符号相同 6.一般来讲，直接映象常用在( ) A.小容量高速Cache B.大容量高速Cache C.小容量低速Cache D.大容量低速Cache 7.下列存储器中，( )速度最快。 A.硬盘 B.光盘 C.磁带 D.半导体存储器 8.采用直接寻址方式，则操作数在( )中。 A.主存 B.寄存器 C.直接存取存储器 D.光盘 9.零地址指令的操作数一般隐含在( )中。 A.磁盘 B.磁带 C.寄存器 D.光盘 10.微程序存放在( ) A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中 11.在微程序控制方式中，机器指令和微指令的关系是( )。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解释执行 C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 12.异步传送方式常用于( )中，作为主要控制方式。 A.微型机的CPU内部控制 B.硬连线控制器 C.微程序控制器 D.串行I/O总线 13.串行总线主要用于( )。 A.连接主机与外围设备 B.连接主存与CPU C.连接运算器与控制器 D.连接CPU内部各部件 14.在常用磁盘中，( )。 A.外圈磁道容量大于内圈磁道容量 B.各道容量不等 C.各磁道容量相同 D.内圈磁道容量大于外圈磁道容量 15.在下列存储器中，( )可以作为主存储器。 A.半导体存储器 B.硬盘 C.光盘 D.磁带 二、改错题(本大题共5小题，每小题2分，共10分)针对各小题的题意，改正其结论中的错误，或补充其不足。 1.在计算机中，各指令周期的时间长度是相同的。 2.CPU只是计算机的控制器。 3.按时序控制方式分，总线可分为串行总线和并行总线。 4.显示适配器中的显示缓冲存储器用于存放显示器将要向CPU输入的信息。 5.对外设统一编址是指给每个外设设置一个地址码。 计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题 5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。 湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法） 计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 13计算机一班赵宇 20130610040109 三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．以上都不对。 6．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K；B．64K；C．64KB；D．128KB。 7．某一RAM芯片，其容量为512K×8位，除电源和接地端外，该芯片引出线的最少数目是______。 A．21；B．17；C．19；D．20。 8．指令寄存器的位数取决于______。 A．存储器的容量；B．指令字长；C．机器字长；D．存储字长。9．CPU中的译码器主要用于____ 。 A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。 10．直接寻址的无条件转移指令功能是将指令中的地址码送入______。 A．PC； B．地址寄存器；C．累加器；D．ALU。 11．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作的动作顺序是(SP – 1) → SP，(A) → MSP，那么出栈操作的动作顺序应为_____。 A．(MSP) → A，(SP) + 1 → SP；B．(SP) + l → SP，(MSP) → A；C．(SP) – 1 → SP，(MSP) → A；D．以上都不对。 12．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。13．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址； D．以上都不对。 考试科目名称 计算机组织与系统结构 （A卷）2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式：闭卷系（专业） 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题（本大题共10小题，每空1分，共20分） 得分 1. 在计算机系统层次结构中，指令集体系结构（或ISA，或指令系统）处于硬件和软件交界面， 硬件所有功能由它集中体现，软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序（或解释器）和编译程序（或编译器）三类。 3. 响应时间和吞吐率（或带宽，或数据传输率）是衡量一个计算机系统好坏的两个基本性 能。不同应用场合，用户关心的性能不同。例如，对于银行、证券等事务处理系统来说，事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数，变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B，则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int，则x的值为 -1088； 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ；对R1算术右移4位后为0x FFFFFFBC ；对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比，微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式，按字节编址。若某变量x的主存地址为00001000H，其数据类型为float， 已知x=-1.5，则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项，因为页表项主要用于地址转换，所以把这种 特殊的Cache称为转换后援缓冲器，简称TLB （或快表）。 9. 当处理器发现有未被屏蔽的中断请求发生时，通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中，完成三个任务，它们是关中断（或清除中断允许标志）、保存断点（及机器状态）、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以，假定一个分页虚拟存储器系统的虚拟地址位数为 48位，则虚拟（逻辑）地址空间大小应为256TB。若页面大小为512KB，则一个程序最多可以有512M （或229）个页面。 《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １ 上海大学计算机学院 《计算机组成原理二实验》报告二 姓名：学号：教师：王雪娟 时间：周四1-3 地点：延长校区行健楼609 机位：17 实验名称：程序转移机制（综合实验） 一、实验目的： 1.学习实现程序转移的硬件机制； 2.掌握堆栈寄存器的使用； 3.深入理解PC寄存器自动加1和打入初值功能对计算机程序的深远影响； 4.掌握代码的分段连续存放技术和实现 二、实验原理： 程序转移：分支和循环总是可以相互替代，所以也常说程序段内的执行流程有顺序和转移两种，而程序段之间的调用也只是把执行流程转移到了另外一个程序段上。所以，任何复杂的程序流程，在硬件实现机制上只有两种情况：顺序执行和转移。硬件实现这两种情况的技术很简单：PC寄存器的自动加1功能实现程序顺序执行，PC 寄存器的打入初值功能实现程序转移。 实验箱系统的程序转移硬件机制：当LDCP有效（0）时，PC被打入新值（赋初值），实现程序的转移。这一刻DBUS上的值就是转移的目标地址（被打入PC），这个地址同转移指令所在地址的关系决定了转移类型。 子程序调用和保护断点：子程序的调用和返回是两次转移，特殊点在于：返回时转移的目标一定是调用时转移的出发点。为实现这个特点，在调用转移时必须把出发地址（断点）保存起来。这个“保存”还必须有两个要求：1.不被一般用户所知或改变。2.返回转移时能方便地找到它。第一个要求决定了它不能被保存在数据存储区或程序存储区，第二个要求决定了返回指令的目标地址获得方法与其它转移指令完全不同，返回指令的目标地址一定从这个特殊的“保存区”得到，指令本身不需要再带目标地址，而其他转移指令必须自带目标地址。再考虑到子程序调用的“可嵌套性”，这个“保护区”里的数据应该有“先入后出”特点，这与“货栈”中堆放的货物相似，故称其为“堆栈”。 ST寄存器结构和子程序调用与返回控制信号：实验箱子程序调用和返回的结构由PC电路和ST电路组成。调用转移时，PC的当前值（断点)经下面的245送上DBUS，进入ST保存；然后给PC打入子程序入口地址（调用指令携带的目标地址）完成转子程序。返回转移时，返回指令开启ST的输出，并给出PC打入信号（无条件转移）， 信息学院本科生2008——2009学年第2学期计算机组成原理课程期末考试试卷（A卷） 一、选择题（本题共30分，每小题1.5分） 1.冯·诺伊曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是________。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 2.IEEE754标准32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化正数为___。 A．＋（2－2－23）×2＋127B．＋（1－2－23）×2＋127 C．＋（2－2－23）×2＋225D．2＋127－2－23 3.4片74181ALU和1片74182CLA器件配合，具有如下进位传递功能________。 A．行波进位B．组内先行进位，组间先行进位 C．组内先行进位，组间行波进位D．组内行波进位，组间先行进位 4.在规格化数表示中，保持其它方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围________。 A．增大B．减少C．不变D．以上都不对 5.动态RAM的刷新是以__________为单位进行的。 A．存储单元B．行C．列D．存储位 6.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。 主存129号单元所在主存块应装入到Cache的组号是______。 A．0 B．2 C．4 D．6 7.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次， 则Cache的命中率是_______。 A．5％B．9.5％C．50％D．95％ 一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同 6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送计算机组成原理试卷A卷答案
2019年《计算机组成原理》试卷一
计算机组成原理试题及答案
计算机组成原理第四版课后习题答案完整版
计算机组成原理a卷
计算机组成原理试题及答案 (1)#精选.
计算机组成原理试题及答案
计算机组成原理第二版课后习题详细答案
计算机组成原理试卷A及答案
计算机组成原理试题及答案
计算机组成原理 试卷含答案
计算机组成原理试卷及答案
计算机组成原理试卷
计算机组成原理试卷
计算机组成原理试题及答案
计算机组成原理7
2009计算机组成原理期末考试A卷
计算机组成原理试卷与答案