晶圆测试

晶圆测试Wafer probe 在半导体制程上，主要可分成IC 设计、晶圆制程（Wafer Fabrication ，简称Wafer Fab ）、晶圆测试（Wafer Probe ），及晶圆封装（Packaging ）。晶圆测试是对芯片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针（probe ），与晶粒上的接点（pad ）接触，测试其电气特性，不合格的晶粒会被标上记号，而后当芯片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被洮汰，不再进行下一个制程，以免徒增制造成本。晶圆测试是对芯片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针（probe ），与晶粒上的接点（pad ）接触，测试其电气特性，不合格的晶粒会被标上记号，而后当芯片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被洮汰，不再进行下一个制程，以免徒增制造成本。

晶圆边缘和背面缺陷检测系统

Nanophotonics 公司新推出的结合边缘和背面的缺陷检测系统，该系统可供制造过程中的边缘和背面缺陷的检测，随

着晶圆制造向12寸及以上发展，晶圆制造商对边缘和背面缺陷检测有了更多更新的要求， Nanophotonics 公司针对

此情况，进一步创新，研发出具有更高的产能，更小的设备尺寸及更高兼容性的边缘和背面的缺陷检测系统，为晶圆

制造商提供了完美的解决方案。

宏观缺陷检测模块

2008-05-04 点击:39 Axi 940是全表面Explorer Inspection Cluster 设备的一部分，主要用于对晶圆前表面的宏观

缺陷检测。其智能软件可以自动完成很多操作员才能完成的任务，因而降低了配方准备的时间。Axi 还可以在簇群其

他部分仍处于运行状态时进行离线的配方准备。

拉曼扫描

SWIFT 和DuoScan 是支持对大面积样品进行快速绘图的拉曼扫描技术。SWIFT 可保证每个像素点的扫描时间只有7

毫秒。可在6分钟内获得五万个光谱图像。DuoScan 可以保证选择合适的图像像素尺寸，可以获得优化的绘图速度。

它保持了所有的共焦优势而并不带来其他限制。

薄膜度量系统Aleris 8500

Aleris 系列薄膜度量系统可以对监测和产品晶片的先进工艺流程进行稳定而高精度的控制。Aleris 8500能够提供优良

的测量性能和技术，以满足45nm 及更小尺寸的新材料和设备结构的最新应用厚度和成分要求。在关键栅极应用的量

化监控方面，它是业界第一个单一工具解决方案。最新一代BBSE 光学元件在精确度、匹配度以及稳定性方面有显著

的改进。 150nm BBSE 技术加强了成份测量的灵敏度。 除了标准1D 应力测量，Aleris 产品组合引进了

StressMapperTM 技术，能够以更高的灵敏度及2D 应力的量化监控产能实现后段制程（BEOL ）中对关键薄膜上整

个晶片应力的一致性进行监测。

Viscom MX100IR自动晶圆检查

Viscom 既可在SMT制造领域中提供早已闻名遐迩的检测质量的保证，如今也可在半导体检测领域大展拳脚，提供相应的质量保证。而桌面系统MX100IR特别适合于对小批量产品的灵活、可靠的检测。它还可运用于光电学产品领域。其中，晶圆可以由各种材料如硅、砷化镓或者其它三五价化合物半导体组成。装入和取出要检测的晶圆可手动的进行，所以，该系统特别适合于小批量产品的检测。该系统采用的红外线光源是已获得专利的ThruTM-技术的核心部分。这些光源在近红外光范围可产生高效红外。

混合信号测试机

Comptest C372MX混合信号测试机系列最多可以实现256个数字引脚和256个逻辑引脚。该系列可以为典型的晶圆级测试提供高性能的解决方案，还可以用于设计中带有后道和分离元件表征的最终IC测试。Comptest C372MX系列与公司原有的C400MX系列的软硬件完全兼容。数字引脚在20 MHz的数据速率条件下具有-5到24 V±40 mA的驱动能力。逻辑引脚在16比特，五个范围和继电器矩阵的条件下具有20 V±40 mA的驱动能力

低电流测量数字源表

2600系列SourceMeter(R)数字源表的两款新产品2635和2636，采用最新特殊参数分析技术，实现了高达1fa（10-15安）的测量分辨率，从而满足了很多半导体、光电和纳米器件的测试需求。其基于仪器的多通道架构相比普通的基于主机的源测量方案降低了50%的成本。2636和2635具有廉价的扩展性和更短的测试时间。通过其测试脚本处理器（TSP(R)）和TSP-Link(R)互连通信总线，测试工程师可利用2636和2635快速构建用于技术研究、特征分析、圆片分拣、可靠性测试、生产监测等多种测试应用场合的高速测试系统。

马达驱动探针台

300J是一款由马达驱动，控制杆操纵，用于300 mm晶圆应用的探针台。该系统采用马达驱动来实现对探针台、倾角、平面和显微镜的手动控制。该探针台的特点是精选的动态高、低速范围，可以提供高分辨率的精确定位和对300 mm范围的快速扫描。

晶圆探针卡(PH150XP)

PH150XP晶圆探针卡是个可用于小尺寸测试和具成本效益的方案，对低密度DRAM元件(512MB及以下)，其测试源和每片晶圆有4个和更多的接触。PH150XP晶圆探针卡在未来新的MicroSpring接点设计可以供应超过25,000个接点，对于测试高针数(high pin-count)的用于移动产品的DRAM元件，例如MP3播放器和手机等产品，是个好的解决方案。在晶圆测试中，结构强化的PH150XP晶圆探针卡也能够严格的平面化和高精确度的位准。

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。

半导体晶圆针测与测试制程

晶圆针测制程 晶圆针测（Chip Probing；CP）之目的在于针对芯片作电性功能上的测试（Test），使IC 在进入构装前先行过滤出电性功能不良的芯片，以避免对不良品增加制造成本。 半导体制程中，针测制程只要换上不同的测试配件，便可与测试制程共享相同的测试机台（Tester）。 所以一般测试厂为提高测试机台的使用率，除了提供最终测试的服务亦接受芯片测试的订单。以下将此针测制程作一描述。 上图为晶圆针测之流程图，其流程包括下面几道作业： （1）晶圆针测并作产品分类（Sorting） 晶圆针测的主要目的是测试晶圆中每一颗晶粒的电气特性，线路的连接，检查其是否为不良品，若 为不良品，则点上一点红墨水，作为识别之用。除此之外，另一个目的是测试产品的良率，依良率 的高低来判断晶圆制造的过程是否有误。良品率高时表示晶圆制造过程一切正常，若良品率过低，表示在晶圆制造的过程中，有某些步骤出现问题，必须尽快通知工程师检查。 （2）雷射修补（Laser Repairing） 雷射修补的目的是修补那些尚可被修复的不良品（有设计备份电路在其中者），提高产品的良品率。 当晶圆针测完成后，拥有备份电路的产品会与其在晶圆针测时所产生的测试结果数据一同送往雷射 修补机中，这些数据包括不良品的位置，线路的配置等。雷射修补机的控制计算机可依这些数据，尝试将晶圆中的不良品修复。 （3）加温烘烤（Baking） 加温烘烤是针测流程中的最后一项作业，加温烘烤的目的有二： （一）将点在晶粒上的红墨水烤干。 （二）清理晶圆表面。经过加温烘烤的产品，只要有需求便可以出货。

半导体测试制程 测试制程乃是于IC构装后测试构装完成的产品之电性功能以保证出厂IC功能上的完整性，并对已测试的产品依其电性功能作分类（即分Bin），作为IC不同等级产品的评价依据；最后并对产品作外观检验（Inspect）作业。 电性功能测试乃针对产品之各种电性参数进行测试以确定产品能正常运作，用于测试之机台将根据产品不同之测试项目而加载不同之测试程序；而外观检验之项目繁多，且视不同之构装型态而有所不同，包含了引脚之各项性质、印字（mark）之清晰度及胶体（mold）是否损伤等项目。而随表面黏着技术的发展，为确保构装成品与基版间的准确定位及完整密合，构装成品接脚之诸项性质之检验由是重要。以下将对测试流程做一介绍 上图为半导体产品测试之流程图，其流程包括下面几道作业： 1.上线备料 上线备料的用意是将预备要上线测试的待测品，从上游厂商送来的包箱内拆封，并一颗颗的放在一 个标准容器（几十颗放一盘，每一盘可以放的数量及其容器规格，依待测品的外形而有不同）内，以利在上测试机台（Tester）时，待测品在分类机（Handler）内可以将待测品定位，而使其内的 自动化机械机构可以自动的上下料。 2.测试机台测试（FT1、FT2、FT3） 待测品在入库后，经过入库检验及上线备料后，再来就是上测 试机台去测试；如前述，测试机台依测试产品的电性功能种类 可以分为逻辑IC测试机、内存IC测试机及混合式IC（即同时包 含逻辑线路及模拟线路）测试机三种，测试机的主要功能在于 发出待测品所需的电性讯号并接受待测品因此讯号后所响应 的电性讯号并作出产品电性测试结果的判断，当然这些在测试 机台内的控制细节，均是由针对此一待测品所写之测试程序 （Test Program）来控制。

集成电路测试原理及方法

H a r b i n I n s t i t u t e o f T e c h n o l o g y 集成电路测试原理及方法简介 院系：电气工程及自动化学院 姓名： XXXXXX 学号： XXXXXXXXX 指导教师： XXXXXX 设计时间： XXXXXXXXXX

摘要 随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。 关键词：集成电路；研究现状；测试原理；测试方法

目录 一、引言 (4) 二、集成电路测试重要性 (4) 三、集成电路测试分类 (5) 四、集成电路测试原理和方法 (6) 4.1.数字器件的逻辑功能测试 (6) 4.1.1测试周期及输入数据 (8) 4.1.2输出数据 (10) 4.2 集成电路生产测试的流程 (12) 五、集成电路自动测试面临的挑战 (13) 参考文献 (14)

一、引言 随着经济的发展，人们生活质量的提高，生活中遍布着各类电子消费产品。电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关，这些都为集成电路产业的发展带来了巨大的市场空间。2007年世界半导体营业额高达2.740亿美元，2008世界半导体产业营业额增至2.850亿美元，专家预测今后的几年随着消费的增长，对集成电路的需求必然强劲。因此，世界集成电路产业正在处于高速发展的阶段。 集成电路产业是衡量一个国家综合实力的重要重要指标。而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。在这个集成电路生产的整个过程中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。如：集成电路设计原型的验证测试、晶圆片测试、封装成品测试，只有通过了全部测试合格的集成电路才可能作为合格产品出厂，测试是保证产品质量的重要环节。 集成电路测试是伴随着集成电路的发展而发展的，它为集成电路的进步做出了巨大贡献。我国的集成电路自动测试系统起步较晚，虽有一定的发展，但与国外的同类产品相比技术水平上还有很大的差距，特别是在一些关键技术上难以实现突破。国内使用的高端大型自动测试系统，几乎是被国外产品垄断。市场上各种型号国产集成电路测试，中小规模占到80%。大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试，我国急需自主创新的大规模集成电路测试技术，因此，本文对集成电路测试技术进行了总结和分析。 二、集成电路测试重要性 随着集成电路应用领域扩大，大量用于各种整机系统中。在系统中集成电路往往作为关键器件使用，其质量和性能的好坏直接影响到了系统稳定性和可靠性。 如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题，良好的测试流程，可以使不良品在投放市场之前就已经被淘汰，这对于提高产品质量，建立生产销售的良性循环，树立企业的良好形象都是至关重要的。次品的损失成本可以在合格产品的售价里得到相应的补偿，所以应寻求的是质量和经济的相互制衡，以最小的成本满足用户的需要。 作为一种电子产品，所有的芯片不可避免的出现各类故障，可能包括：1.固定型故障；2.跳变故障；3.时延故障；4.开路短路故障；5桥接故障，等等。测试的作用是检验芯片是否存在问题，测试工程师进行失效分析，提出修改建议，从工程角度来讲，测试包括了验证测试和生产测试两个主要的阶段。

晶圆封装测试工序和半导体制造工艺流程0001

盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械

【半导体芯片设计】晶圆及芯片测试

一、需求目的：1、热达标；2、故障少 二、细化需求，怎么评估样品：1、设计方面；2、测试方面 三、具体到芯片设计有哪些需要关注： 1、顶层设计 2、仿真 3、热设计及功耗 4、资源利用、速率与工艺 5、覆盖率要求 6、 四、具体到测试有哪些需要关注： 1、可测试性设计 2、常规测试：晶圆级、芯片级 3、可靠性测试 4、故障与测试关系 5、 1

测试有效性保证； 设计保证？测试保证？筛选？可靠性？ 设计指标？来源工艺水平，模块水平，覆盖率 晶圆测试：接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、模拟信号参数测试。 晶圆的工艺参数监测dice， 2

3 0% 10%20%30%40%50% 1.5 1 0.70.50.350.250.180.130.090.070.05 Technology ( ) L e a k a g e P o w e r (% o f T o t a l ) Must stop at 50% 芯片测试：ATE 测试项目来源，边界扫描

故障种类： 缺陷种类： 针对性测试： 4

性能功能测试的依据，可测试性设计：扫描路径法scan path、内建自测法BIST-built in self-test 芯片资源、速率、功耗与特征尺寸的关系； 5

旗开得胜仿真与误差， ?预研阶段 ?顶层设计阶段 ?模块设计阶段 ?模块实现阶段 ?子系统仿真阶段 ?系统仿真,综合和版面设计前门级仿真阶段 ?后端版面设计 ?测试矢量准备 ?后端仿真 ?生产 ?硅片测试 顶层设计： ?书写功能需求说明 ?顶层结构必备项 ?分析必选项-需要考虑技术灵活性、资源需求及开发周期 6

晶圆测试

每颗IC在后工序之前都必须进行CP（Chip Prober），以验证产品的功能是否正常，并挑出不良的产品和区分性能等级。 CP主要设备包括测试机（Tester）和探针台（Prober）。 测试机 主要包括测试主机、测试板（DUT板）、测试软体、数据线、PC主机等。 操作：1. 确认DUT板、数据线连接正确； 2. 打开电源，启动PC，进入测试软体； 3. 打开测试程序； 4. 打开测试主机电源，此时PC上会显示系统初始化。 探针卡 主要部件：真空泵、探针卡、显微镜、打点器、操作软件、8''至4''真空旋钮、托盘（Tray）、旋转手轮等。测试前操作：1. 确认真空泵和主机电源打开，打开软体初始化系统； 2. 进入扫描模式，移动Tray到一个角落安装prober card。将prober card安装在探针台上，一端 对齐固定架并固定好，整理好数据线，引出接在DUT板上，并注意对应好标号； 3. 调整预置高度使之降低为0（防止上片时把prober和wafer刮坏）； 4. 清洁工作盘，确认测试wafer size并调节真空旋钮，带好手套讲被测wafer放入tray正中央（先 确认wafer缺口方向使IC pin与探针相对应），用真空使wafer吸附在tray上； 5. 进片，调整预置高度（针压），边上升高度（探针卡固定，tray上升）边观察wafer离prober card的距离，调整到适当的距离时停止上升（wafer和prober距离不能太近以防wafer刮到

prober），调节显微镜调到最清晰的视窗，然后把wafer的水平位置扫直； 6. 填写测试数据，包括wafer size、X、Y步距、测试方法和测试map数据等等（注意X、Y的移动距 离、多测的排列顺序应该与prober card的site的排列顺序一致）； 7. 对针痕，微动模式移动wafer，使针尖对准die pad，慢慢调整预置高度（针压），直到可以在 die pad上扎出针痕（注意针痕不能太重，高度只能一点一点增加，直至出现针痕马上停止）， 微动调整针痕的位置，使之一定扎在die pad的中心位置。如果是就得针卡可能会出现个别pad 扎不出针痕或不明显，此时一定要查明原因，不能盲目加针压，看是否针尖偏了或短了； 8. 在wafer周围扎一次针，观察针痕是否偏离，以确认水平是否扫直； 9. 找到测试第一点位置，单步移动wafer使第一点位置与prober card第一site位置相对应； 10. 测试开始。测试过程要注意观察是否连续不良或间隔不良，不良时要及时停止观察针痕位置。 测试完成后对坏点重测，载入的数据一定是最后测完的数据。 打点操作： 1. 打点时先更改打点参数，打开打点器并更改步进数值。 2. 打点器调整可以在wafer 上没有die的位置试打，使墨点的大小适中，然后单步移动到边圈有 die的位置试打，墨点一定要打在die的中间位置，大小适中。调整玩抽，用无尘布加酒精把 wafer擦拭干净； 3. 移动到第一点位置，载入数据开始打点。开始打点时立即停止并检查载入的数据和墨点是否正 确，正确则继续打点，否则调整。打点时一定要用显微镜观察是否漏打或墨点是否变化。 4. 打点完成后在120℃烤箱内烤40min。

集成电路基础工艺和版图设计测试试卷

集成电路基础工艺和版图设计测试试卷 （考试时间：60分钟，总分100分） 第一部分、填空题（共30分。每空2分） 1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。 2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为 双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。 3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅 极、源极、漏极、背栅。 4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元 的设计方法，芯片利用率最低的是基于门阵列的设计方法。 第二部分、不定项选择题（共45分。每题3分，多选，错选不得分，少选得1分） 1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD） A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属—金属电容 2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD） A、源漏扩散电阻 B、阱扩散电阻 C、沟道电阻 D、多晶硅电阻 3、以下属于无源器件的是（CD ） A、MOS晶体管 B、BJT晶体管 C、POL Y电阻 D、MIM电容 4、与芯片成本相关的是（ABC） A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是 5、通孔的作用是（AB ） A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底 6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。 A、天线效应 B、闩锁（Latch up） C、ESD(静电泄放)保护 D、工艺角（process corner）分析 7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB） A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小 8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则？（ABCD） A、开槽的拐角处呈45度角，减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线 C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向 9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（AB）。 A、AA（active area） B、NW（N-Well） C、POLY D、METAL1

非接触晶圆测试原理及应用

非接触晶圆测试原理及应用 张林海张俊赖海波 无锡华润华晶微电子有限公司五分厂 摘要：本文介绍非接触晶圆测试系统的原理和在半导体生产中的主要应用，包括以表面光电压测试（SPV）为基础的介质层可动电荷测试、C-V测试和I-V测试，体硅表面掺杂以及扩散长度、载流子寿命等应用。 关键词：非接触、电荷、SPV Abstract：This paper introducing non-contact electrical measurement system produce a medium application in the semi-conductor, mainly include the test principle, Surface photo voltage，Mobile charge, C-V and I-V, at the same time still some applications aiming at other equipmentses and materials in the semi-conductor. Key word: non-contact charge SPV 一、引言 随着非接触测量技术的快速发展，在晶圆制造厂已经能够有效的控制金属、缺陷衍生以及材料等，尤其是在扩散工艺过程中。多点或整片扫描测试结果的图片已经整合了表面电压、不同接触以及对整片表面连续洒电荷等的应用，完全能够替代昂贵的、缓慢的电学测试设备，已经逐步得到广泛的应用。 二、非接触晶圆测试原理 图1 CPD测量示意图

Non-Contact C-V measurement 非接触式C-V 测量原理与MOS C-V 测试相同，但非接触式不需要表面有金属。它通过在表面喷洒电荷来给表面施加偏置电压。表面偏置电压通过原片表面的高速非接触开尔文探头监控。该系统名称叫做SDI FAaST 230，可以测量氧化层总电荷、平带电压、界面陷阱电荷、介质层可动电荷[1]。 图2 MOS 电容及电荷分布示意图 接触电势差（Contact potential difference ）CPD 的测量可以由图1所示，在两端加交流电J 可测量，t C ??由vibrating fork 控制，所以根据公式（1）可以得出V CPD 。 J=t Q ??=V CPD t C ?? （1） V CPD =ms φ(功函数) +V SB （空间电荷区电势差）+V D （介质层电势差）（2） Φms 是常数，那么当CPD 发生变化时有公式（3）： ΔV CPD =ΔV OX +ΔV SB （3） 当用光照射圆片表面时ΔV OX =0，所以根据图2所示，可以得到： ΔV SB =ΔV ill (光照)-ΔV dark （无光照） （4） 当光照很强的时候，有V SB ≈0，即处于平带，代入公式（3）（4）有： ΔV OX =ΔV ill （5） 得出ΔV OX +ΔV SB 值之后，ΔQ C 是可测量的，根据下面公式就可以计算出ΔQ SC 、D it 和C OX 。

晶圆检测方法进展

晶圆检测方法进展 自从1980年代起，半导体制造业广泛采用了晶圆自动检测方法在制造过程中检测缺陷，以缓解工况偏差和减低总缺陷密度。尽管早期良率管理的重点是检测可能的最小缺陷，目前的环境则要求改变检测和后处理技术，这将导致以有效方式识别与良率相关的缺陷。制造业要求高灵敏度检测器件上最关键区域及后检测技术的智能途径，它利用领先技术产生突出缺陷数据中大多数重要问题的缺陷pareto图。需要这些方法来满足半导体公司的技术和财务目标。 新环境中的老方法 半导体制造中广泛采用晶圆自动检测系统已逾30年。在线晶圆检测有助于推进制造技术的发展，它能早期检测到工艺中的缺陷，从而减少开发时间并防止产出超时。过去，检测缺陷的能力是主要关注点之一，但现在的要求改变了。近几年来，每一晶圆的缺陷计数迅速增长至每一晶圆多达100万个缺陷，这是因为晶圆尺寸变大，同时检测技术灵敏度更高了（图1）。虽然总检测计数增加及关键缺陷尺寸变得更小，这一时期缺陷检查的典型策略并未改变，尤其是在随机取样占主导的缺陷检查区域。这种情况能产生常与干扰缺陷在一起的缺陷paret o图（图2）。 缺陷检测管理的趋势 传统的在线监控策略主要关注像随机微粒这样的随机缺陷。尽管检测随机微粒很重要，但更

先进的技术节点出现了很难检测的系统缺陷（图3）。即使检测后，从大量缺陷计数中识别这些缺陷也颇具挑战性，每晶圆50个缺陷的取样率仅是105个缺陷数据的0.05%。随着系统缺陷的增加，人们更多关注识别工艺开发早期的作图问题以减少产品推出周期。 一些方法，包括焦点曝光矩阵（FEM）或PWQ（工艺窗口限定）等，正被用于识别系统性作图问题。同样，器件开发过程中发现的边际图形也要求受监控，以检测可能引起工艺变化和交互作用的失效。为达到这一目标，采用部分设计夹作为库来有效地监控关键图形类型。这一方法中，每个边际图形的设计夹可以注册在库中，任何这种图形失效的发生可有效地被捕捉和分类。 方法：思路的重大改变 为了提高监测和识别关键缺陷的效率，必须采用新方法。依赖简单的缺陷过滤和基于大小的缺陷次序是不够的。为了取得最佳的检测和鉴评预算，必须对检测设置与鉴评策略二者使用新的知识信息。从设计和模拟得到的关键区域和热点这样一些知识信息可以插入检测方略中，优化可用的检测容量。在完成检测过程中和完成后，基于多重检测结果的缺陷过滤和分类使用户能快速识别新缺陷，有效地量化已知的缺陷类型。利用设计空间中缺陷邻近位置的信息（此处，设计的复杂组成是了解的），可以较好地评估每一缺陷的良率相关性，提供缺陷的排序（图4）。

集成电路测试原理及方法

集成电路测试原理及方法简介 院系：电气工程及自动化学院姓名： 学号： 指导教师： 设计时间：

摘要 随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。 关键词：集成电路；研究现状；测试原理；测试方法

目录 一、引言.................................................................................................... 错误！未指定书签。 二、集成电路测试重要性........................................................................ 错误！未指定书签。 三、集成电路测试分类............................................................................ 错误！未指定书签。 四、集成电路测试原理和方法................................................................ 错误！未指定书签。 4.1.数字器件的逻辑功能测试 ..................................................................... 错误！未指定书签。 4.1.1测试周期及输入数据............................................................................ 错误！未指定书签。 4.1.2输出数据................................................................................................ 错误！未指定书签。 4.2 集成电路生产测试的流程 ..................................................................... 错误！未指定书签。 五、集成电路自动测试面临的挑战........................................................ 错误！未指定书签。参考文献.................................................................................................... 错误！未指定书签。

全面易懂的芯片制造个人经验总结

第 4 章芯片制造概述 本章介绍芯片生产工艺的概况。（1）通过在器件表面生成电路元件的工艺顺序，来阐述4种最基本的平面制造工艺。（2）解释从电路功能设计图到光刻掩膜版生产的电路设计过程。（3）阐述了晶圆和器件的相关特性与术语。 晶圆生产的目标 芯片的制造，分为4个阶段：原料制作、单晶生长和晶圆的制造、集成电路晶圆的生产、集成电路的封装。 前两个阶段已经在前面第3章涉及。本章讲述的是第3个阶段，集成电路晶圆生产的基础知识。 集成电路晶圆生产(wafer fabrication)是在晶圆表面上和表面内制造出半导体器件的一系列生产过程。 整个制造过程从硅单晶抛光片开始，到晶圆上包含了数以百计的集成电路芯片。 晶圆生产的阶段 晶圆术语

下图列举了一片成品晶圆。 晶圆术语 晶圆表面各部分的名称如下： （1）器件或叫芯片（Chip，die，device，circuit，microchip，bar）：这是指在晶圆表面占大部分面积的微芯片掩膜。 （2）街区或锯切线（Scribe lines，saw lines，streets，avenues)：在晶圆上用来分隔不同芯片之间的街区。街区通常是空白的，但有些公司在街区内放置对准靶，或测试的结构。 （3）工程试验芯片（Engineering die，test die）：这些芯片与正式器件（或称电路芯片）不同。它包括特殊的器件和电路模块用于对晶圆生产工艺的电性测试。 （4）边缘芯片（Edge die）：在晶圆的边缘上的一些掩膜残

缺不全的芯片。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。 推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘芯片所占的面积。 （5）晶圆的晶面（Wafer Crystal Plane）：图中的剖面标明了器件下面的晶格构造。此图中显示的器件边缘与晶格构造的方向是确定的。 （6）晶圆切面／凹槽（Wafer flats／notche）：图中的晶圆有主切面和副切面，表示这是一个 P 型 <100> 晶向的晶圆（参见第3章的切面代码）。300毫米晶圆都是用凹槽作为晶格导向的标识。 晶圆生产的基础工艺 集成电路芯片有成千上万的种类和功用。但是，它们都是由为数不多的基本结构（主要为双极结构和金属氧化物半导体结构，这些在后面介绍）和生产工艺制造出来的。 这类似于汽车工业，这个工业生产的产品范围很广，从轿车到推土机。然而，金属成型、焊接、油漆等工艺对汽车厂都是通用的。在汽车厂内部，这些基本的工艺以不同的方式被应用，以制造出客户希望的产品。 芯片制造也是一样，制造企业使用4种最基本的工艺方法，通过大量的工艺顺序和工艺变化制造出特定的芯片。 这些基本的工艺方法是：增层、光刻、掺杂和热处理。

集成电路基础知识

塑封集成电路封装基础知识 什么是晶圆： 1、晶圆的主要材料是单晶硅； 2、晶圆是在超净化间里通过各种工艺流程制造出来的圆形薄片； 3、晶圆按其直径分为4英寸、5英寸、6英寸、8英寸、12英寸。 4、晶圆越大,同一圆片上可生产的单颗芯片就多。依据芯片尺寸大小，一个8英寸晶圆上一般有5000-6000颗芯片。 什么是芯片： 1、芯片：是在硅板上集合多种电子元器件实现某种特定功能的电路模块。 2、芯片是电子设备中最重要的部分，承担着运算和存储的功能。集成电路的应用范围覆盖了军工、民用的几乎所有的电子设备。 什么是封装 封装：就是指把芯片上的焊点，用导线接引到外部接头处，以保护芯片免受外部环境影响，实现标准化的过程。 封装的作用 1、传递电能 2、传递电路信号 3、提供散热路径 4、电路的结构保护和支持 封装目的在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作环境，以使电路芯片工作稳定、符合设计功能要求。 封装的作用： 1、传递电能，主要是指电源电压的分配和导通。首先要能接通电源，使芯片与电路间流通电流。其次要能将不同部位的电源分配恰当（电位转换）,同时也要考虑接地线的分配问题。 2、传递电路信号，主要应尽可能考虑芯片与I/O引线接口互连路径最短，使电信号延迟减小。对高频，还应虑串扰问题。 3、提供散热路径，主要是要考虑芯片长期工作如何将产生的热量散出的问题；对大功率器件还应考虑强制冷却方式。 4、电路的结构保护和支持，主要是指为芯片和其他部件提供可靠的机械支撑，并能适应各种工作环境和条件的变化。 晶圆检验： 晶圆检验：主要是利用高低倍显微镜对中测后晶圆片或MAPING晶圆片的表面质量缺陷状况进行检查、评价以及对晶圆资料进行核对的过程。 晶圆检验项目：是否压点氧化、压点沾污、钝化层残留、铝条划伤、桥接、未中测，资料不符等 减薄：晶圆减薄：就是利用减薄机的去除技术将晶圆的背面的硅材料减到可以适合封装的程度，以满足芯片组装的要求。