集成电路_Spice,Spectre仿真总结
集成电路_Spice,Spectre仿真总结
Designers-Guide to Spice and Spectre 1995 USA Designers-Guide to Spice a nd Spectre — Ken Kundert 11.1 绪论 1. 为什么要读这本书①该书是介于算法和教你如何操作软件之间的一本书可以帮助你更好的使用Simulator的设
置。② Simulator仿出的结果可靠不精确不是否收敛应该如何处理如何设
置③读完这本书你应该会 1 Simulator如何计算结果 2 Simulator会产生何种错误如何识别 3 如何提高仿真精度 4 如何克服不收敛的情况 5 对于一些特殊电路会产生什么错误如何识别 6 明白仿真器里设置convergenceerror control的一些重要参数 7 能知道仿真器的错误信息出在什么地方如何解决 2. 电路仿真软件的发展历史①直接方法求出电路的微分方程组用数值积分方法差分化然后用牛顿迭代法求解非线性代数方程组。?是最准确可靠最通用的方
法② Explicit integration methods ?方法问题很多③ relaxiton methods ?方法问题很多 3. Spice Options ① Global Options: Abstol控制电流默认为
1pA Vntol控制电压默认为1uV Reltol相对误差对于牛顿收敛准则和截断误差准则同时起作用默认10-3对于重要电路这个应该设置小一些比如说10-5或者
10-6Gmin防止非线性器件关断后的浮空节点默认为
10-12 Ω-1LimptsPivrelPivtol无用处② DC Analysis Options: ltl1DC工作点最大牛顿迭代次数默认100 ltl2DC Sweep最大牛顿迭代次数默认
50 ltl6Source Stepping的最大步长数增加以上3个值可以增加DC牛顿迭代收敛但是会降低速
度。③ Transient Analysis Options: 1Designers-Guide to Spice and Spectre 1 995 USA maxnnprednQtQtTrtolreltolQChgtolα?lt??? Chgtol控制LTE见上面式子 ltl3瞬态过程最小牛顿迭代次数默认为4 ltl4瞬态过程最大牛顿迭代次数默认为10 ltl5整个瞬态过程总的牛顿迭代次数的最大值默认为5000 lvltim设置时间步长控制算法。lvltim1不使用LTE控制步长lvltim2使用LTE控制步长。默认为2 MaxordGear的阶数默认2最高6。建议不要使用高阶Gear方法。 Method 可选择Trapezoidal和Gear Tmax默认TmaxTstop?Tstart/50同时Tmax不超过最短传输线的延迟时间。这个参数一般应该设小一些具体如何设置看本文的傅利叶分析一章。 Tstep对傅利叶分析有影响。对结果波形有影响。 Trtol默认为7不允许变小只能不变或者变大。见本文瞬态分析一章。 UicUic0spice默认相当于skipdcnospectre默认仿真器计算DC工作点当有接地电感时这个会导致电感中大电流和瞬态初始的大电压。 Uic1相当于skipdcyes不计算工作点按照规定设置工作点。这个的一般问题是会导致初始不连续。增加ltl4可以帮助瞬态牛顿迭代过程的收敛。 4. Spectre Options ① Global Options: Approx 允许Cadence对器件的模型公式做小的近似可以加快仿真速度 Diagnose 可以帮助诊断电路默认是关闭的。因此可以显示仿真过程中的一些不寻常的事件帮助收敛。推荐打开。 Gmin 防止非线性器件关断后的浮空节点默认为
10-12 Ω-1Homotopy 使用连续性方法计算DC工作点或者瞬态仿真的初始值。可以选择nonegminsourceptrandptranall。默认值是all也就是使用任何可以选择的方法实现收敛。一般all是最好的所以这个选项不要动。iabstolvabstol 控制电压和电流和spice一样。 Reltol 通用误差控制非常的常用和重要。 limit 帮助牛顿迭代收敛的辅助算法。可选择devdeltalog。默认是dev即指定限制的是device。这个一般不要动。 Macromodels 默认是no。当仿真宏模型时选择yes 可以帮助收敛可以容忍宏模型仿真中出现的一些不连续和怪异的事
情。 Opptcheck 检查电路中每个器件的一些参数和电压电流是否超过允许范围会报warning。 2 Designers-Guide to Spice and Spectre 1995 USA Pivabs 控制Jacobian距阵的一个量。默认值为0。 Pivotdc 控制Jacobian距阵的一个量默认是disable。 Pivrel 控制Jacobian距阵的一个量默认是10-3。 rforce 用在nodesetsnodeforcesinitial conditions时候。如果rforce的出现引起初始偏置不准确那么可以减小rforce。注在nodesetsnodeforcesinitial conditions情况下都要使用rforce进行偏置。② DC Analysis Options: Check 检查器件的工作参数是否超出soft limits的范围和opptcheck基本相同的作用 spectre中的一个新概念类似与tran中的initial conditon强制限定节点电压或者支路电流。目的是给出一个独立的解因此该解一般是不平衡的。有4个选项nonenodedevall默认是none也就是不强制限定任何节点电压和支路电流电路的工作点完全由求解方程得到。 forcenone 不强制限定任何节点电压和支路电流。 forcenode 采用
Initial conditon中设置的值强制限定节点电压和支路电流。 forcedev 采用device 中设置的值强制限定节点电压和支路电流。比如说电容初始电压和电感初始电流。 forceall 同时采用Initial conditon中和device中设置的值强制限定节点电压和支路电流。 force 这里会有一个问题当选择forceall的时候Initial conditon中和device中设置的值会不会冲突比如说电容电压和节点电压。实验结果是spectre会报warning说两个值不一致然后忽略掉Initial conditon而采用device 中设置的值。 homotopy DC中的homotopy会覆盖Global中的homotopy但作用是一样的。 Maxiters DC分析中牛顿迭代的最大次数默认150一般不需要改。 Maxsteps DC分析中当采用homotopy时最大步长数默认10000不需要修改。 Readforce 采用文件的形式定义nodeforce。可以手动定义也可以采用spectre仿真出的文件。 Readns 采用文件的形式定义nodesets。可以手动定义也可以采用spectre仿真出的文件。 Restart 默认值是restartyes但当需要进行一系列仿真比如说acdctran等的时候restartno会有用处。一般不要动这个选项。不管是设置restartyes还是nospectre都照样计算初始的工作点唯一不同的是牛顿迭代的初始 3Designers-Guide to Spice and Spectre 1995 USA 起点不一样罢了。注restart和prevoppointacxfspstbzp等skipdctran是不一样的。ac仿真中的prevoppointyes表示强制不进行初始dc工作点计算直接采用前面某个仿真的最后结果作为ac的初始工作点。tran仿真中的skipdcyes表示强制不进行初始dc工作点计算直接采用给定的initial condition作为初始工作点没有给定initial condition的认为是0。而restartyesno只是影响牛顿迭代的初始起点的取法spectre还是照样计算初始的dc工作点。 write dc分析牛顿迭代的初始点存储initial guess writefinal dc分析牛顿迭代的最终值存储final value 注DC分析的write和write final的文件spectre.dicspectre.dfc可以作为readnsreadforcereadic使用。③ Transient Analysis Options Cmin 指定每个节点的最小电容默认值为0。但当出现收敛问题时候可以把Cmin设为1fF左右帮助收敛。 Errpreset 可以选择conservativemoderateliberal。详细说明见后面。和dc中的force功能相似用于tran中。有4个选项dcnodedevall默认是all这个和dc中的force默认是none是不一样的。 Icdc 求解dc的值作为Ic也就是不采用用户设置的初始值 Icnode 采用Initial conditon中设置的值作为初始
值 Icdev 采用device中设置的值作为初始值。比如说电容初始电压和电感初始电流。 Icall 同时采用Initial conditon中和device中设置的值作为初始值。 Ic 这里会有一个问题当选择Icall也就是默认状态的时候Initial conditon中和device
中设置的值会不会冲突比如说电容电压和节点电压。实验结果是spectre会报warning说两个值不一致然后忽略掉Initial conditon而采用device中设置的值。这个和dc中的forceall是一样的Iteratio 和spice中的Trtol功能一样控制LTE 默认值取决于errpreset。具体用法见后面。 Maxiters 瞬态分析牛顿迭代的最大次数。对于一些连续性较差的电路比如说含有宏模型增加Maxiters可以增加收敛性。默认值为5推荐值为50。 Maxstep 指定最大步长。一般来说要得到较好的精度首先得减小reltol然后指定maxstep。但是当具有谷底效应的时候比如说osc的起振过程reltol不能有效的控制步长此时步长完全由maxstep决定才能得到较好的结果。 4 Designers-Guide to Spice and Spectre 1995 USA Method 数值积分方法eulertraptraponlygear2gear2onlytrapgear2 Readic 类似于dc分析中的readforce。采用文件的形式定义ic。可以手动定义也可以采用spectre仿真出的文件。 Readns 类似于dc分析中的readns。采用文件的形式定义nodesets。可以手动定义也可以采用spectre仿真出的文件。 Relref 默认值由errpreset决定。从强到弱排为pointlocalalllocalsigglobalallglobalRestart 默认是restartyes和dc中的用法一样 Skipdc 默认是no。具体用法见后面。如果需要使用skipdc推荐用autodc。 Step 默认值由errpreset决定。主要用途是控制非状态变量信号的精度。 write tran分析初始工作点的存储这个和dc的write是不一样的 writefinal tran分析完成后最终值存储final value 注瞬态分析的write和write final的文件spectre.icspectre.fc可以作为readnsreadforcereadic使
用。 5Designers-Guide to Spice and Spectre 1995 USA 1.2 DC分析 1. DC解的个数和特性①电路的DC解可能不止一个②仿真器没法自动判断解的稳定性因此得到的解可能是稳定的也可能是不稳定的 2. DC分析中收敛最重要其次是精度因为只要收敛一般精度够 3. 现代电路软件组织方程组的方法
modern nodal analysis节点分析方法 4. 求解非线性方程的收敛准则①牛顿更新收敛准则update convergence criteria 1maxkknnnvvreltolvvabstol??lt?这里1maxmaxkknnvvv?n②牛顿残余收敛准则
residue convergence criteria maxknnfvreltolfiabstollt?一般
reltol10-3 vabstol1uV iabstol1pA 这里两个准则都是必需的。如果节点阻抗低则小电压引起大电流因此残余收敛准则处理的是电流起作用如果节点阻抗高则小电流引起大电压因此更新收敛准则处理的是电压起作用。 5. 牛顿迭代收敛的3个条件这3个条件任何一条都可能不满足??连续可微V0充分接近于V×解V×是惟一的 6. 大电路收敛更困难 7. 3大问题解不唯一不止一个解解不收敛找不到解解不精确。后面逐一寻找。①解不惟一NodesetNodeforceinitial condition被用在nodeforce中这里用到rforce。设置Gmin ②解不收敛使用nodesets增加Gminiabstolvabstolreltol增加迭代次数Maxiters使用homotopy方法。③解不精确减小Gmin可以设为0减小reltoliabstolvabstol 8. 解不惟
一? Jacobi matrix奇异没法迭代由于器件模型或者电路参数造成的解不惟一spectre没办法查出来由于拓扑结构造成的可以查出来。 9. 解不惟一如何解决? NodesetNodeforceinitial condition被用在nodeforce中④ Nodeset对DC和Transient都有作用Nodeforce仅对DC有作用⑤ Nodeset仅作为收敛辅助用如果电路有惟一解它不影响该解的唯一性。而Nodeforce直接作为解在该节点的值因此直接破坏了解的惟一性。事实
上 6 Designers-Guide to Spice and Spectre 1995 USA Nodeforce产生的解是非平衡的。Nodeset产生的是平衡的。 10. gmin的作用将非线性器件的端子上
并联gmin的电阻使得解唯一让Jacobi距阵非奇异。对于浮空节点spectre自动将该节点连接电阻gmin到地。默认情况下gmin1e-12 Ω-1 rforce的作用对于nodeforcenodesetsinitial condition里面设置的电压用一个理想电压源串联rforce然后偏置到该节点。默认情况下rforce1 Ω 11. 当用牛顿方法求解失败不收敛改用homotopy方法continuation方法求解fvλλ0←引入参数让参数从0到1变化几种通用方法
source stepping/gmin stepping/pseudo stepping/dptran sourcegmin的方法会受到不连续折回分叉的影响而dptran/ptran的方法虽然连续但是加入的电容有可能使电路振荡。 12. DC不收敛怎么办①解决方法diagnoseyes使用nodeset 增加iabstol和gmin可能会影响精度增加迭代次数maxiters改变rforce看restartyes是否有效果使用tran仿真来寻找DC点请参考后面②一般来说当DC 不收敛而且不收敛不是由于拓扑结构元件参数等原因引起的时候采用的方法是逐渐的DC扫描某些参数比如说sourcegminbf等等或者是采用瞬态分析扫描时间。也就是所谓的连续性方法。 13. 如何改善DC的精度①影响的原因2个gmin 和收敛准则 1 对于某些电路利用节点上存储的电荷工作节点希望它浮空比如说电荷存储器件不能容忍通过gmin损失的电荷这种情况下应该设置gmin0。不过这样可能导致Jacobi距阵奇异。 2 牛顿残余收敛准则针对的是KCL定律相当于节点电流有一点的误差不守恒。对于高阻抗节点即是小的电流误差会导致很大电压误差②解决方法减小reltol这是通用方法同时保持iabstol和vabstol合理使用nodeset如果gmin影响则设置gmin0 14. restarting from a previous solution 关于restart的设置问题仿真A 仿真B 初始值1-------------gt初始值
2----------------gt ①如果初始值1是正确合理的而仿真A改变了初始值1比如说瞬态仿真即2≠1那么仿真B应该从1启动因此必需设置restartyes。典型的例子是先仿DC再仿Tran再仿AC。由于Tran改变了DC的工作点因此AC仿真就不正确了默认从2启动此时再AC中要设置restartyes此时从1启动②如果是扫描过程比如说参数扫描寻找DC工作点那么2才是合理需要的因此仿真应该从2启动因此设置restartno默认是
no 7Designers-Guide to Spice and Spectre 1995 USA 15. 极小的浮空电阻使得KCL不满足absolute convergence criteria再spice中没有关于KCL的收敛准则因此极不可靠。spectre两个都有可靠 1.3 AC分析包括XFnoisesppz
等 1. DC分析的最大问题convergence Tran分析的最大问题accuracy AC分析由于是线性分析没有上面的问题 2. 谈谈AC和XF的的不同①应该说差别很大。② AC单个激励源→任何节点和支路 XF多个独立激励源→单个节点或者支路一般是输出③研究表明当AC中存在多个激励源时多个激励源彼此共同作用任何节点和支路都是这些激励源共同作用的结果。而当XF中存在多个激励源时多个激励源彼此是独立的没有共同作用也就是说你想看哪个节点到输出的传输函数那么就只有该节点的激励源起作用产生输出而其它的激励源不起作用。④上面说的很明显了当有多个激励源需要同时作用时候比如说多个噪声源的贡献那么你只能用AC。但是当需要同时得到电路不同地方的激励源到输出的传输函数的时候相当于电路中有多个激励但要求彼此独立互不影响则只能用XF。 3. AC分析的不足由于是线性分析没法考虑电路的时变、非线性造成的失真、频率转换等特性这些再spectreRF里面考虑了 4. 如何创建有噪声和无噪声的元件①无噪声的电阻用受控源VCCSCCVS来创建将受控源的输入和输出连起来根据IV关系建立②噪声电压和噪声电流用电阻去控制VCVS或者VCCS
得到噪声电压和噪声电流不过是白色的。如果用RC并联去控制VCVS或者VCCS得到噪声电压和噪声电流此时是有色的。 5. noise分析噪声很大的局限性①由于是基于直流工作点的线性展开分析没有考虑非线性和时变性影响得出的噪声非常不准确忽略了很多效应噪声折叠周期平稳效应。比如说对于简单差动运放尾电流的噪声也不能得出正确的结果因为noise分析差动的噪声为0显然不对②改用PSSPnoise分析 6. AC分析应用到实际的反馈放大器电路单个运放采用ideal_balun仿真①刻画反馈环路的4个参数闭环增益A开环增益a环路增益T反馈系数f 8 Designers-Guide to Spice and Spectre 1995 USA ②对于理想反馈系统 ///oioefefASSaSSTSSfSS/o ③对于实际反馈运放由于opamp和feedback networks具有有限的输入、输出负载以及输入和输出相互耦合导致的前馈和反馈通路使得反馈系统的参数测量非常困难。总结为两条负载效应loading输入输出非单向化unidirectional ④永远要记得除非反馈回路中所有模块都是理想的无负载效应单向化的才能用每个模块的性能参数计算得到反馈系统的4个参数。由于负载效应和非单向化效应实际反馈回路的4个参数只能通过测试得到不能通过每个模块的性能参数计算得到。⑤断开反馈环路测试4个参数是愚蠢的不可行的因为断开反馈回路意味着破坏了反馈回路的负载效应和直流工作点测得的参数当然不是实际反馈回路真正的性能参数了。真正实践中反馈环路永远不能断开。⑥某些方法比如说AC Switch方法等等在低频下得到较好的结果。但是在高频下由于寄生电容电感的负载效应和耦合效应非常严重任何对反馈环路做一点点物理上的改变的方法都得到不准确的结果。⑦最准确的方法作了如下定义运放包含所有前馈通路包括运放、反馈反馈包括所有反馈通路包括运放、反馈 loading effects全部纳入运放的输入输出端中包括运放、反馈导出4个有效参数注意和前面定义的理想参数区别开
来 effective open-loop gain/feedback factor/closed-loop gain/loop gain ⑧计算公式对于series-series结构而
言 2111222112112212112221122112112221zzzzzazzzfzzzzzz TzzAz???? 7. 关于反馈的4种结构的讨论①前提反馈的输入要sense电压则必需并联到运放的输出端反馈的输入要sense电流则必需串联到运放的输出端。反馈的输出要feedback电压则必需串联到运放的输入端反馈的输出要feedback电流则必需并联到运放的输入端。②正是由于电压和电流的sense和feedback的不同要求使得反馈的4种结构
如 9Designers-Guide to Spice and Spectre 1995 USA 下 series?series输入为电压输出为电流 shunt?shunt输入为电流输出为电压 series?shunt输入为电压输出为电压 shunt?series输入为电流输出为电压很明显我们通常的反馈型OTA运算放大器属于series?shunt型的采用G参数描述H参数测试③反馈对输入输出阻抗的影响串联总是使阻抗减小并联总是使阻抗增大。根据这个结论可以得到 series?series输入高阻抗输出高阻抗 shunt?shunt输入低阻抗输出低阻抗 series?shunt输入高阻抗输出低阻抗 shunt?series输入低阻抗输出高阻
抗 8. 运算跨导放大器性能参数的测试① OTA的性能参数有如下一些总共26个参数 1 工艺电源电压功耗输入失调电压输入共模范围输出摆幅 2 单位增益带宽GBW相位裕度PM共模输入共模输出等效噪声噪声系数差模输入差模输出等效噪声噪声系数 3 差模增益Av共模增益Acm共模到差模的转换增益Acm-dm用Av去除可以导出共模抑制比差模到共模的转换增益Adm-cm电源到输出差模的转换增益用Av去除可以导出电源抑制比PSRR地到输出差模的转换增益用Av
去除可以导出电源抑制比PSRR?电源到输出共模的增益地到输出共模的增
益 4 输入共模阻抗输入差模阻抗输出共模阻抗输出差模阻抗 5 压摆率SRSR?谐波失真THD线性度
IPn 10 Designers-Guide to Spice and Spectre 1995 USA 输入差模输入共模输出共模输出差模AC参数有12个VDDGND 1.4 Transient Analysis 1. 数值积分方法forward Euler backward Euler trapezoidal method梯形方
法 backward difference formulasGear’s method ① Forward and backward Eul er是1步1阶方法 Trapezoidal
集成电路版图复习课答案总结
1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。 ⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 ⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。 ⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。 ⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 2、简述集成电路发展的摩尔定律。 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？ 集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。 CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。 BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。 5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延 微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。
集成电路的发展与应用
粉体（1）班学号：1003011020 集成电路技术的发展与应用 摘要: 集成电路（Integrated Circuit,简称IC）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。它在电路中用字母“IC”（也有用文字符号“N”等）表示。 关键词：集成电路模拟集成电路电子元件晶体管发展应用集成电路对一般人来说也许会有陌生感，但其实我们和它打交道的机会很多。计算机、电视机、手机、网站、取款机等等，数不胜数。除此之外在航空航天、星际飞行、医疗卫生、交通运输、武器装备等许多领域，几乎都离不开集成电路的应用，当今世界，说它无孔不入并不过分。 在当今这信息化的社会中,集成电路已成为各行各业实现信息化、智能化的基础。无论是在军事还是民用上,它已起着不可替代的作用。 一、集成电路的定义、特点及分类介绍 1、什么是集成电路：所谓集成电路（IC），就是在一块极小的硅单晶片上，利用半导体 工艺制作上许多晶体二极管、三极管及电阻、电容等元件，并连接成完成特定电子技术功能的电子电路。从外观上看，它已成为一个不可分割的完整器件，集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路，目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。[1] 2、集成电路的特点：集成电路或称微电路（microcircuit）、微芯片（microchip）、 芯片（chip）在电子学中是一种把电路（主要包括半导体装置，也包括被动元件等）小型化的方式，并通常制造在半导体晶圆表面上。前述将电路制造在半导体芯片表面上的集成电路又称薄膜（thin-film）集成电路。另有一种厚膜（thick-film）混成集成电路（hybrid integrated circuit）是由独立半导体设备和被动元件，集成到衬底或线路板所构成的小型化电路。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。 3、集成电路的分类： （1）按功能结构分类：集成电路，又称为IC，按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大系。
数字集成电路设计_笔记归纳..
第三章、器件 一、超深亚微米工艺条件下MOS 管主要二阶效应： 1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。主要原因是 TH G S V V -太大。在沟道电场强度不高时载流子速度正比于电场强度（μξν=） ，即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场 强度的增加而线性增加。此时近似表达式为：μξυ=（c ξξ<），c s a t μξυυ==（c ξξ≥） ，出现饱和速度时的漏源电压D SAT V 是一个常数。线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。 2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。 正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。 克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。 2、保护环。 3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随L 的减小而减小。 此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）： VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。 5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。 绝缘体上硅（SOI） 6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。 7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。 影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。 解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。 8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。 二、MOSFET器件模型 1、目的、意义：减少设计时间和制造成本。 2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间 3、结构电阻：沟道等效电阻、寄生电阻 4、结构电容： 三、特征尺寸缩小 目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、 方式： 1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。 优点：提高了集成密度 未改善：功率密度。 问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。 2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。 优点：1、电源电压不变；2、提高了集成密度 问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。 3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。 限制因素：长期使用的可靠性、载流子的极限速度、功耗。
模拟集成电路复习
1、 研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来 越快；（2）SOC 芯片发展的需求。 2、 模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多 种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。 3、 鲁棒性就是系统的健壮性。它是在异常和危险情况下系统生存的关键。所谓“鲁棒性”， 是指控制系统在一定的参数摄动下，维持某些性能的特性。 4、 版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC 分布参数提取 5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏 6、 沟道为夹断条件： ?GD GS DS T DS GS TH H V =V -≤V V V -V ≥V 7、 （1）截止区：Id=0；Vgs 集成电路分析 集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。 集成电路发展：按规模划分，集成电路的发展已经历了哪几代？ 参考答案： 按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。它的发展遵循摩尔定律 解释欧姆型接触和肖特基型接触。 参考答案： 半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。 如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。 如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。 、集成电路主要有哪些基本制造工艺。 参考答案： 集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。 光刻工艺： 光刻的作用是什么？列举两种常用曝光方式。 参考答案： 光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。 曝光方式：接触式和非接触式 25、简述光刻工艺步骤。 参考答案： 涂光刻胶，曝光，显影，腐蚀，去光刻胶。 26、光刻胶正胶和负胶的区别是什么？ 参考答案： 正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液 中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。常规双极型工艺需要几次光刻？每次光刻分别有什么作用？ 参考答案： 需要六次光刻。第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻 第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻 掺杂工艺： 掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。 参考答案： 掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。 掺杂的方法有：热扩散法掺杂和离子注入法掺杂。与热扩散法相比，离子注入法掺杂的优点是：可精确控制杂质分布，掺杂纯度高、均匀性好，容易实现化合物半导体的掺杂等；缺点是：杂质离子对半导体晶格有损伤，这些损伤在某些场合完全消除是无法实现的；很浅的和很深的注入分布都难以得到；对高剂量的注入，离子注入的产率要受到限制；一般离子注入的设备相当昂贵， 试述PN结的空间电荷区是如何形成的。 参考答案： 在PN结中，由于N区中有大量的自由电子，由P区扩散到N区的空穴将逐渐与N区的自由电子复合。同样，由N区扩散到P区的自由电子也将逐渐与P区内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空间电荷区，称为耗尽层。简述CMOS工艺的基本工艺流程（以1×poly，2×metal N阱为例）。 参考答案： 形成N阱区，确定nMOS和pMOS有源区，场和栅氧化，形成多晶硅并刻蚀成图案，P＋扩散，N＋扩散，刻蚀接触孔，沉淀第一金属层并刻蚀成图案，沉淀第二金属层并刻蚀成图案，形成钝化玻璃并刻蚀焊盘。 表面贴装技术：电子电路表面组装技术（Surface Mount Technology，SMT）， 称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（Printed Circuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。[1]工艺流程简化为：印刷-------贴片-------焊接-------检修 有源区和场区：有源区：硅片上做有源器件的区域。（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。有源区主要针对MOS而言，不同掺杂可形成n或p型有源区。有源区分为源区和漏区（掺杂类型相同）在进行互联 Layout主要工作注意事项 ●画之前的准备工作 ●与电路设计者的沟通 ●Layout 的金属线尤其是电源线、地线 ●保护环 ●衬底噪声 ●管子的匹配精度 一、l ayout 之前的准备工作 1、先估算芯片面积 先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。 2、Top-Down 设计流程 先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。 3、模块的方向应该与信号的流向一致 每个模块一定按照确定好的引脚位置引出之间的连线 4、保证主信号通道简单流畅，连线尽量短，少拐弯等。 5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的 电源电压不一致。 6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。 二、与电路设计者的沟通 搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方 包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。 （2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。 （3）电路中MOS管，电阻电容对精度的要求。 （4）易受干扰的电压传输线，高频信号传输线。 三、layout 的金属线尤其是电源线，地线 1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。 电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。在接触孔周围，电流比较集中，电迁移更容易产生。 2、避免天线效应 长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。 解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。 （2）把低层金属导线连接到扩散区来避免损害。 3、芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移，导致额外的噪声的产生 寄生电容耦合会使信号之间互相干扰 关于寄生电阻： （1）镜像电流镜内部的晶体管在版图上放在一起，然后通过连线引到各个需要供电的版图。 集成电路的现状与发展趋势 1、国内外技术现状及发展趋势 目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%，现代经济发展的数据表明，每l~2元的集成电路产值，带动了10元左右电子工业产值的形成，进而带动了100元GDP的增长。目前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山（2001年为43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已曰益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 集成电路的集成度和产品性能每18个月增加一倍。据专家预测，今后20年左右，集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括：开发EDA（电子设计自动化）工具，利用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经应用开发将其装备到整机系统上与最终消费者见面。 20世纪80年代中期我国集成电路的加工水平为5微米，其后，经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18 微米的水平，而当前国际水平为0.09微米（90纳米），我国与之相差约为2-3代。 （1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了专门的EDA工具供应商。目前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。 由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系统设计之中，实现了集成电路设计能力的第4次飞跃。 一、填空 1.ls (填写参数)命令用于显示隐藏文件。（-a） 2.进入当前目录的父目录的命令为 (%cd ..) 3.查看当前工作目录的命令为：（%pwd） 4.目录/home//uuu已建立，当前工作目录为/home/，采用绝对路径进入/home//uuu 的命令为：（%cd /home//uuu） 5.假设对letter文件有操作权限，命令%chmod a+rw letter会产生什么结果：（对 所有的用户增加读写权限。） 6.显示当前时间的命令为：（%date） 7.打开系统管理窗口的命令为：（%admintool） 8.与IP地址为166.111.4.80的主机建立FTP连接的命令为：（%ftp 166.111.4.80 or %ftp %open 166.111.4.80） 9.建立FTP连接后，接收单个文件的命令为：（%get） 10.建立FTP连接后，发送多个文件的命令为：（%mput） 11.有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为______，互连层共有 _____层，其电路类型为_______。0.13um 7 CMOS 12.请根据实际的制造过程排列如下各选项的顺序： a.生成多晶硅 b.确定井的位置和大小 c.定义扩散区，生成源漏区 d.确定有源区的位置和大小 e.确定过孔位置 正确的顺序为：___ _________________。bdace 13.集成电路中的电阻主要有__________, ____________, _____________三种。井电 阻，扩散电阻，多晶电阻 14.为方便版图绘制，通常将Contact独立做成一个单元，并以实例的方式调用。若该 Contact单元称为P型Contact，由4个层次构成，则该四个层次分别为：_________，_________, _________, ___________. active, P+ diffusion, contact, metal. 15.CMOS工艺中，之所以要将衬底或井接到电源或地上，是因为 ___________________________________。报证PN结反偏，使MOS器件能够正常工 作。 16.版图验证主要包括三方面：________，__________，__________; 完成该功能的 Cadence工具主要有（列举出两个）：_________，_________。DRC, LVS, ERC, Diva, Dracula 17.造成版图不匹配的因数主要来自两个方面：一是制造工艺引起的，另一个是 __________;后者又可以进一步细分为两个方面：_______________， _____________。片上环境波动，温度波动，电压波动。 18.DRC包括几种常见的类型，如最大面积（Maximum Dimension），最小延伸（Minimum Extension），此外还有_________，_________，_________。最小间距，最小宽度，最小包围（Minimum Enclosure）。 19.减少天线效应的三种方法有：____________，____________，__________。插入二 极管，插入缓冲器，Jumper (或者，通过不同的金属层绕线)。 20.由于EDA工具的不统一，出现了各种不同的文件格式，如LEF, DEF等，业界公认 的Tape out的文件格式为 _______，它不可以通过文本编辑器查看，因为它是 1.Give a formal or descriptive definition for each of the following terms. （1）、ITRS：International Technology Roadmap for Semiconductor. （2）、Gate-Equivalent：It’s used to measure the basic unit of the complexity of the digital circuit, and based on to complete a circuit function, the number of logic gates are independent of each other.A gate equivalent stands for a unit of measure which allows specifying manufacturing-technology-independent complexity of digital electronic circuit. （3）、Technology Nodes：A Technology Nodes is defined as the ground rules of a process governed by the smallest feature printed in a repetitive array. （4）、Feature size：A single graphic minimal size.The minimum scale in integrated circuit devices.roughly half the length of the smallest transistor. （5）、IC design complexity sources：It contains chip size, power dissipation, heterogeneity, variability and reliability. （6）、Behavioral representation：It represents a design as a black box and describes its outputs in terms of its inputs and times.It indicates no geometrical information or structural information and takes the forms of textual,mathematics,or algorithmic description. （7）、Abstraction hierarchy：Abstraction hierarchies are a human invention designed to assist people in engineering very complex systems by ignoring unnecessary details.A set of interrelated representation levels that allow a system to be represented in varying amounts of detail. （8）、IC design：A design is a set of transformations from one representation of a system to another until a representation that can be fabricated exists.Integrated circuit design involves the creation of electroniccomponents,such as transistors, resistors, capacitors and the metallic interconnect of these components onto a piece of semiconductor, typically silicon. （9）、Synthesis：The process of transforming one representation in the design abstraction hierarchy into another representation. （10）、Refinement：The process of transforming functional representation in the design abstraction hierarchy into geometrical representation.Refinement is a generic 学习模拟集成电路的九个阶段 模拟集成电路大师与大家分享经验： 一段你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice是一个非常难以使用而且古怪的东西。 二段你开始知道什么叫电路设计， 天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。 三段你已经和PVT斗争了一段时间了， 但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice 虽然很好，但是帮助手册写的太不清楚了。 四段你有过比较重大的流片失败经历了。 你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理”是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做 集成电路版图设计 班级12级微电子姓名陈仁浩学号2012221105240013 摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。 关键词: 集成电路版图设计 引言: 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计者对于开发超性能的集成电路是极其关键的。 一、集成电路版图设计的过程 集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程，它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识，还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。具体的过程为： 1、画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组，每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？ 2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查： （1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，发现错误时，会在错误的地方做出标记，并且做出解释。 1.基本概念： 集成电路：是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体有源器件、电阻、电容等元件及它们之间的连接导线全部“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能的电路。集成度：每块集成电路芯片中包含的元器件数目。 多项目晶圆技术：多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型设计阶段的实验、测试已经足够。而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%-10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。 无生产线集成电路设计： 代工厂：加工厂的铸造车间，无自己产品。优良的加工技术(包括设计和制造)及优质的服务为客户提供加工服务。 2.微电子的战略地位：对人类社会的巨大作用 3.集成电路分类： 按器件结构类型分类：①双极集成电路②金属-氧化物-半导体(MOS)集成电路 ③双极-MOS(BiMOS)集成电路 按集成度分类：①小规模集成电路②中规模集成电路③大规模集成电路 ④超大规模集成电路⑤特大规模集成电路⑥巨大规模集成电路按使用的基片材料分类：①单片集成电路②混合集成电路 按电路的功能结构分类：①数字集成电路②模拟集成电路③数模混合集成电路按应用领域分类：①标准通用集成电路②专用集成电路 4.集成电路按规模划分经历了哪几代？遵循什么定律？ 小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI) →特大规模集成电路(ULSI) → GSI(巨大规模集成) →SoC(系统芯片)。 摩尔定律：集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍。 5.IC（集成电路）、VLSI(超大规模集成电路）、ULSI(特大规模集成电路） 6.高K介质： 问题：90 nm工艺之前，晶体管之间的电流泄露问题并不是很严重，因为晶体管之间有较长的间距。但随着特征尺寸减小，不同晶体管间距变得很短，电流泄露现象变得异常严重，为了抵消泄露电流，芯片不得不要求更大的供电量，造成的直接后果就是芯片功耗增加。无论英特尔还是AMD（超微半导体），90纳米工艺制造的产品都没有在功耗方面表现出应有的优势，而按照惯例，每次新工艺都会让同型芯片的功耗降低30%左右。 解决：采用高K值的氧化物材料来制造晶体管的栅极，英特尔称之为“高K门电介 中南大学大规模集成电路考试及答案合集 ————————————————————————————————作者：————————————————————————————————日期： ---○---○ --- 学 院 专业班级 学 号 姓 名 ………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封 中南大学考试试卷 时间110分钟 题 号 一 二 三 合 计 得 分 评卷人 2013 ~2014 学年一学期大规模集成电路设计课程试题 32 学时，开卷，总分100分，占总评成绩70 % 一、填空题(本题40分，每个空格1分) 1. 所谓集成电路，是指采用 ，把一个电路中 所需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来，形成完整电路，然后 在一个管壳内，成为具有特定电路功能的微型结构。 2. 请写出以下与集成电路相关的专业术语缩写的英文全称： ASIC ： ASSP ： LSI ： 3. 同时减小 、 与 ，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短MOSFET 尺寸是VLSI 发展的趋势。 4. 大规模集成电路的设计流程包括：需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。 5. 需求规格详细描述系统顾客或用户所关心的内容，包括 及必须满足的 。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 的方式体现出来。 6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、 、 、 等确定实现方法。 7. 体系结构设计的三要素为： 、 、 。 8. 高位综合是指从 描述自动生成 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 ，而且可以生成在面积、性能、功耗等方面表现出色的电路。 9. 逻辑综合就是将 变换为 ，根据 或 进行最优化，并进行特定工艺单元库 的过程。 10. 逻辑综合在推断RTL 部品时，将值的变化通过时钟触发的信号推断为 ， 得 分 评卷人 集成电路版图设计笔试面试大全 1. calibre语句 2. 对电路是否了解。似乎这个非常关心。 3. 使用的工具。 , 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图 绘制和DRC，LVS，ERC等后端验证 4. 做过哪些模块 其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接 5. 是否用过双阱工艺。 工艺流程见版图资料 在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。 制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。 双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。 N阱、P阱之间无space。 6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是 模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的模拟电路与噪声最小的数字电路邻近。 芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对单元以及内部信号的干扰。模块间摆放时要配合压焊点的分布，另外对时钟布线要充分考虑时延，不同的时钟信号布线应尽量一致，以保证时钟之间的同步性问题。而信号的走线要完全对称以克服外界干扰。 二(电源线和地线的布局问题 数字集成电路基础学习总结 第一章数字电子技术概念 1.1 数字电子技术和模拟电子技术的区别 模拟信号：在时间上和数值上均作连续变化的电路信号。 数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。 数字电路包括：脉冲电路、数字逻辑电路。数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高 按电路组成的结构可分立元件电路 集成电路 数数字电路分类 小规模 按集成度的大小来分中规模 大规模 超大规模 双极型电路 按构成电路的半导体器件来分 单极型电路 组合逻辑电路 按电路有记忆功能来分 1.2 1.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。 电流公式：I(E)=I(B)+I(C) 放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B) 1.4 数制，两要素基数 权 二进制，十进制，十六进制之间的转换： 二进制转换成十进制：二进制可按权相加法转化成十进制。 十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。 二进制转化成八进制：三位一组分组转换。 二进制转换成十六进制：四位一组分组转换。 八进制转换成十六进制：以二进制为桥梁进行转换。 1.5 码制 十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。 8421BCD码+0011=5421BCD码 第二章逻辑代数基础及基本逻辑门电路集成电路分析期末复习总结要点
Layout(集成电路版图)注意事项及技巧总结
集成电路的现状与发展趋势
集成电路版图基础知识练习
超大规模集成电路第一次作业2016秋
学习模拟集成电路的九个阶段
集成电路版图设计论文
郑州大学半导体集成电路复习总结
中南大学大规模集成电路考试及答案合集
集成电路版图设计笔试面试大全
数字集成电路总结