IC制程与封装一些名词.doc
IC制程与封装一些名词
1、Active parts(Devices) 主动零件
指半导体类之各种主动性集成电路器或晶体管,相对另有 Passive﹣Parts被动零件,如电阻器、电容器等.
2、Array 排列,数组
系指通孔的孔位,或表面黏装的焊垫,以方格交点式着落在板面上(即矩阵式)的数组情形.常见"针脚格点式排列"的插装零件称为 PGA(Pin Grid Array),另一种"球脚格点矩阵式排列"的贴装零件,则称为
BGA(Ball Grid Array).
3、ASIC 特定用途的集成电路器
Application-Specific Integrated Circuit,如电视、音响、录放机、摄影机等各种专用型订做的 IC 即是.
4、Axial-lead 轴心引脚
指传统圆柱式电阻器或电容器,均自两端中心有接脚引出,用以插装在板子通孔中,以完成其整体功能.
5、Ball Grid Array 球脚数组(封装)
是一种大型组件的引脚封装方式,与 QFP的四面引脚相似,都是利用SMT锡膏焊接与电路板相连.其不同处是罗列在四周的"一度空间"单排式引脚,如鸥翼形伸脚、平伸脚、或缩回腹底的J型脚等;改变成腹底全面数组或局部数组,采行二度空间面积性的焊锡球脚分布,做为芯片封装体对电路板的焊接互连工
具.BGA是 1986年Motorola公司所开发的封装法,先期是以 BT有机板材制做成双面载板(Substrate),代替传统的金属脚架(Lead Frame)对 IC进行封装.BGA最大的好处是脚距 (Lead Pitch)比起 QFP要宽松很多,目前许多QFP的脚距已紧缩到 12.5mil 甚至 9.8mil 之密距 (如 P5 笔记型计算机所用 Daughter Card 上 320 脚 CPU 的焊垫即是,其裸铜垫面上的焊料现采 Super Solder法施工),使得PCB的制做与下游组装都非常困难.但同功能的CPU若改成腹底全面方阵列脚的BGA方式时,其脚距可放松到 50 或
60mil,大大舒缓了上下游的技术困难.目前BGA约可分五类,即:(1)塑料载板(BT)的 P-BGA(有双面及多层),此类国内已开始量产.(2)陶瓷载板的C-BGA(3)以TAB方式封装的 T-BGA(4)只比原芯片稍大一些的超小型m-BGA(5)其它特殊 BGA ,如 Kyocera 公司的 D-Bga (Dimpled) ,olin的M-BGA及 Prolinx公司的V-BGA等.后者特别值得一提,因其产品首先在国内生产,且十分困难.做法是以银膏做为层间互连的导电物料,采增层法(Build Up)制做的 V-BGA (Viper) ,此载板中因有两层厚达10mil以上的铜片充任散热层,故可做为高功率(5~6W)大型IC的封装用途.
6、Bare Chip Assembly 裸体芯片组装
从已完工的晶圆(Water)上切下的芯片,不按传统之 IC 先行封装成体,而将芯片直接组装在电路板上,谓之 Bare Chip Assembly.早期的 COB (Chip on Board)做法就是裸体芯片的具体使用,不过 COB 是采芯片的背面黏贴在板子上,再行打线及胶封.而新一代的 Bare Chip 却连打线也省掉,是以芯片正面的各电极点,直接反扣熔焊在板面各配合点上,称为 Flip Chip 法.或以芯片的凸块扣接在 TAB 的内脚上,再以其外脚连接在 PCB 上.此二种新式组装法皆称为 "裸体芯片" 组装,可节省整体成本约 30% 左右.
7、Beam Lead 光芒式的平行密集引脚
是指"卷带自动结合"(TAB)式的载体引脚,可将裸体芯片直接焊接在TAB的内脚上,并再利用其外脚焊接在电路板上,这种做为芯片载体的梁式平行密集排列引脚,称为 Beam Lead.
8、Bonding Wire 结合线
指从 IC 内藏的芯片与引脚整间完成电性结合的金属细线而言,常用者有金线及铝线,直径在 1-2mil之间.
9、Bump 突块
指各种突起的小块,如杜邦公司一种 SSD 制程(Selective Solder Deposit)中的各种 Solder Bump 法,即"突块"的一种用途(详见电路板信息杂志第 48 期P.72).又,TAB 之组装制程中,芯片(Chip)上线路面的四周外围,亦做有许多小型的焊锡或黄金"突块"(面积约 1μ2 ),可用以反扣覆接在 TAB 的对应内脚上,以完成"晶粒"(Chip)与"载板"(PCB)各焊垫的互连.此"突块"之角色至为重要,此制程目前国内尚未推广.
10、Bumping Process凸块制程
指在线路完工的晶圆表面,再制做上微小的焊锡凸块(或黄金凸块),以方便下游进行 TAB与Flip Chip等封装与组装制程.这种尺寸在1mm左右的微小凸块,其制作技术非常困难,国内至今尚未投入生产.
11、C4 Chip Joint,C4芯片焊接
利用锡铅之共融合金(63/37) 做成可高温软塌的凸球,并定构于芯片背面或线路正面,对下游电路板进行"直接安装"(DCA),谓之芯片焊接.C4为IBM公司二十多年前所开故的制程,原指"对芯片进行可控制软塌的芯片焊接"(Controlled Collapsed Chip Connection),现又广用于 P-BGA对主机板上的组装焊接,是芯片连接以外的另一领域塌焊法.
12、Capacitance 电容
当两导体间有电位差存在时,其介质之中会集蓄电能量,些时将会有"电容"出现.其数学表达方式C＝Q/V,即电容(法拉)＝电量(库伦)/电压(伏特).若两导体为平行之平板(面积 A),而相距 d,且该物质之介质常数(Dielectric Constant)为ε时,则C＝εA/d.故知当A、d不变时,介质常数愈低,则其间所出现的电容也将愈小.
13、Castallation堡型集成电路器
是一种无引脚大型芯片(VLSI)的瓷质封装体,可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接.此种堡型 IC 较少用于一般性商用电子产品,只有在大型计算机或军用产品上才有用途.
14、Chip Interconnection芯片互连
指半导体集成电路(IC)内心脏部份之芯片(Chip),在进行封装成为完整零件前之互连作业.传统芯片互连法,是在其各电极点与引脚之间采打线方式 (Wire Bonding) 进行;后有"卷带自动结合"(TAB)法;以及最先进困难的"覆晶法" (Flip Chip).后者是近乎裸晶大小的封装法(CSP),精密度非常高.
15、Chip on Board 芯片黏着板
是将集成电路之芯片,以含银的环氧树脂胶,直接贴合黏着在电路板上,并经由引脚之"打线"(Wire Bonding)后,再加以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂,将 COB 区予以密封,如此可省掉集成电路的封装成本.一些消费级的电子表笔或电子表,以及各种定时器等,皆可利用此方式制造.该次微米
级的超细线路是来自铝膜真空蒸着(Vacuum Deposit),精密光阻,及精密电浆蚀刻(Plasma Etching)法所制得的晶圆.再将晶圆切割而得单独芯片后,并续使晶粒在定架中心完成焊装(Die Bond)后,再经接脚打线、封装、弯脚成型即可得到常见的 IC.其中四面接脚的大型 IC(VLSI)又称"Chip Carrier芯片载体",而新式的 TAB 也是一种无需先行封装的"芯片载体".又自 SMT 盛行以来,原应插装的电阻器及电容器等,为节省板面组装空间及方便自动化起见,已将其卧式轴心引脚的封装法,更改而为小型片状体,故亦称为片状电阻器 Chip Resistor ,或片状电容器 Chip Capacitor等.又,Chips是指钻针上钻尖部份之第一面切削刃口之崩坏,谓之Chips.
16、Chip On Glass晶玻接装(COG) (芯片对玻璃电路板的直接安装)
液晶显像器 (LCD) 玻璃电路中,其各ITO(Indium Tin Oxide)电极,须与电路板上的多种驱动 IC互连,才能发挥显像的功能.目前各类大型IC仍广采QFP封装方式,故须先将 QFP安装在PCB上,然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合.新开故的做法是把驱动用大型IC (Driver LSI)的Chip,直接用"覆晶"方式扣装在玻璃板的ITO电极点上,称为 COG法,是一很先进的组装技术.类似的说法尚有COF(Chip on Film)等.Conformal Coating 贴护层,护形完成零件装配的板子, 为使整片板子外形受到仔细的保护起见,再以绝缘性的涂料予以封护涂装,使有更好的信赖性.一般军用或较高层次的
装配板,才会用到这种外形贴护层.
17、Chip 晶粒、芯片、片状
各种集成电路(IC)封装体的心脏位置处,皆装有线路密集的晶粒(Dies)或芯片(Chip),此种小型的"线路片",是从多片集合的晶圆(Wafer)上所切割而来.
18、Daisy Chained Design菊瓣环设计
指由四周"矩垫"紧密排列所组成之方环状设计,如同菊瓣依序罗列而成的花环.常见者如芯片外围之电极垫,或板面各式QFP之焊垫均是.
19、Device 电子组件
是指在一独立个体上,可执行独立运作的功能,且非经破坏无法再进一步区分其用途的基本电子零件.
20、Dicing芯片分割
指将半导体晶圆(Wafer),以钻石刀逐一切割成电路体系完整的芯片 (Chip)或晶粒(Die)单位,其分割之
过程称为Dicing.
21、Die Attach晶粒安装
将完成测试与切割后的良好晶粒,以各种方法安装在向外互连的引线架体系上(如传统的Lead Frame或新型的 BGA载板),称为"安晶".然后再自晶粒各输出点 (Output)与脚架引线间打线互连,或直接以凸块(Bump)进行覆晶法 (Flip Chip)结合,完成 IC的封装.上述之"晶粒安装",早期是以芯片背面的镀金层配合脚架上的镀金层,采高温结合(T. C. Bond)或超音波结合 (U. C. Bond)下完成结合,故称为 Die Bond.但目前为了节省镀金与因应板面"直接晶粒安装"(DCA或COB)之新制程起见,已改用含银导热胶之接着,代替镀金层熔接,故改称为"Die Attach".
22、Die Bonding 晶粒接着
Die 亦指集成电路之心脏部份,系自晶圆(Wafer)上所切下一小片有线路的"晶粒",以其背面的金层,与定架(Lead Frame)中央的镀金面,做瞬间高温之机械压迫式熔接(Thermo Compression
Bonding,T.C.Bonding).或以环氧树脂之接着方式予以固定,称为 Die Bond,完成 IC 内部线路封装的第
一步.
23、Diode 二极管
为半导体组件"晶体管"(Transistor)之一种,有两端点接在一母体上,当所施加电压的极性大小不同时,亦将展现不同导体性质.另一种"发光二极管"可代替仪表板上各种颜色的发光点,比一般灯泡省电又耐用.目前二极管已多半改成 SMT 形式,图中所示者即为 SOT-23 之解剖图.
24、DIP(Dual Inline Package)双排脚封装体
指具有双排对称接脚的零件,可在电路板的双排对称脚孔中进行插焊.此种外形的零件以早期的各式 IC 居多,而部份"网状电阻器"亦采用之.
25、Discrete Component 散装零件
指一般小型被动式的电阻器或电容器,有别于主动零件功能集中的集成电路.
26、Encapsulating 囊封、胶囊
为了防水或防止空气影响,对某些物品加以封包而与外界隔绝之谓.
27、End Cap 封头
指 SMD 一些小型片状电阻器或片状电容器,其两端可做为导电及焊接的金属部份,称为End Cap.
28、Flat Pack 扁平封装(之零件)
指薄形零件,如小型特殊的 IC 类,其两侧有引脚平行伸出,可平贴焊接在板面,使组装品的体积或厚度得以大幅降低,多用于军品,是SMT的先河.
29、Flip Chip覆晶,扣晶
芯片在板面上的反扣直接结合,早期称为 Facedown Bonding,是以凸出式金属接点(如Gold Bump或Solder Bump)做连接工具.此种凸起状接点可安置在芯片上,或承接的板面上,再用 C4焊接法完成互连.是一种芯片在板面直接封装兼组装之技术 (DCA或COB).
30、Four Point Twisting四点扭曲法
本法是针对一些黏焊在板面上的大型QFP,欲了解其各焊点强度如何的一种外力试验法.即在板子的两对角处设置支撑点,而于其它两对角处施加压力,强迫板子扭曲变形,并从其变形量与压力大小关系上,观察各焊点的强度.
31、Gallium Arsenide(GaAs) 砷化镓
是常见半导体线路的一种基板材料,其化学符号为GaAs,可用以制造高速IC组件,其速度要比以硅为芯片基材者更快.
32、Gate Array闸极数组,闸列
是半导体产品的基本要素,指控制讯号入口之电极,习惯上称之为"闸".
33、Glob Top圆顶封装体
指芯片直接安装于板面(Chip-On-Board)的一种圆弧外形胶封体(Encapsulant) 或其施工法而言.所用的封胶剂有环氧树脂、硅树脂(Silicone,又称聚硅酮) 或其等混合胶类.
34、Gull Wing Tead 鸥翼引脚
此种小型向外伸出的双排脚,是专为表面黏装 SOIC 封装之用,系 1971 年由荷兰 Philips 公司所首先开发.此种本体与引脚结合的外形,很像海鸥展翅的样子,故名"鸥翼脚".其外形尺寸目前在 JEDEC 的
MS-012 及 -013 规范下,已经完成标准化.
35、Integrated Circuit(IC) 集成电路器
在多层次的同一薄片基材上(硅材),布置许多微小的电子组件(如电阻、电容、半导体、二极管、晶体管等),以及各种微小的互连(Interconnection)导体线路等,所集合而成的综合性主动零件,简称为 I.C..
36、J-Lead J 型接脚
是 PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片载体"(即 VLSI) 的标准接脚方式,由于这种双面接脚或四面脚接之中大型表面黏装组件,具有相当节省板子的面积及焊后容易清洗的优点,且未焊装前各引脚强度也甚良好不易变形,比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity),已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式.
37、Lead 引脚,接脚
电子组件欲在电路板上生根组装时,必须具有各式引脚而用以完成焊接与互连的工作.早期的引脚多采插孔焊接式,近年来由于组装密度的增加,而渐改成表面黏装式 (SMD)的贴焊引脚.且亦有"无引脚"却以零件封装体上特定的焊点,进行表面黏焊者,是为 Leadless 零件.
38、Known Good Die (KGD)已知之良好芯片
IC之芯片可称为Chip或Die,完工的晶圆 (Wafer)上有许多芯片存在,其等品质有好有坏,继续经过寿命试验后 (Burn-in Test亦称老化试验),其已知电性良好的芯片称为 KGD.不过KGD的定义相当分歧,即使同一公司对不同产品或同一产品又有不同客户时,其定义也都难以一致.一种代表性说法是:「某种芯片经老化与电测后而有良好的电性品质,续经封装与组装之量产一年以上,仍能维持其良率在99. 5%以上者,这种芯片方可称KGD」.
39、Lead Frame 脚架
各种有密封主体及多只引脚的电子组件,如集成电路器(IC),网状电阻器或简单的二极管三极体等,其主体与各引脚在封装前所暂时固定的金属架,称成 Lead Frame.此词亦被称为定架或脚架.其封装过程是将中心部份的芯片(Die,或 Chip 芯片),以其背面的金层或银层,利用高温熔接法与脚架中心的镀金层加以固定,称为 Die Bond.再另金线或铝线从已牢固的芯片与各引脚之间予以打线连通,称为 Lead Bond.然后再将整个主体以塑料或陶瓷予以封牢,并剪去脚架外框,及进一步弯脚成形,即可得到所需的组件.故知"脚架"在电子封装工业中占很重要的地位.其合金材料常用者有 Kovar、Alloy 42 以及磷青铜等,其成形的方式有模具冲切法及化学蚀刻法等.
40、Lead Pitch脚距
指零件各种引脚中心线间的距离.早期插孔装均为 100mil的标准脚距,现密集组装SMT的QFP脚距,由起初的 50mil一再紧缩,经 25mil、 20mil、16mil、12. 5mil至9.8mil等.一般认为脚距在 25mil (0.653mm)以下者即称为密距(Fine Pitch).
41、Multi-Chip-Module (MCM) 多芯片(芯片)模块
这是从 90 年才开始发展的另一种微电子产品,类似目前小型电路板的IC卡或Smart卡等.不过 MCM所不
同者,是把各种尚未封装成体的IC,以"裸体芯片"(Bare Chips)方式,直接用传统"Die Bond"或新式的Flip Chip 或TAB 之方式,组装在电路板上.如同早期在板子上直接装一枚芯片的电子表笔那样,还需打线及封胶,称为COB(Chip On Bond)做法.但如今的 MCM 却复杂了许多,不仅在多层板上装有多枚芯片,且直接以"凸块"结合而不再"打线".是一种高层次 (High End) 的微电子组装.MCM的定义是仅在小板面上,进行裸体芯片无需打线的直接组装,其芯片所占全板面积在 70%以上.这种典型的MCM共有三种型式即(目前看来以D型最具潜力): MCM-L:系仍采用PCB各种材质的基板(Laminates),其制造设傋及方法也与PCB完全相同,只是较为轻薄短小而已.目前国内能做IC卡,线宽在5mil孔径到 10 mil 者,将可生产此类MCM .但因需打芯片及打线或反扣焊接的关系,致使其镀金"凸块"(Bump)的纯度须达99.99%,且面积更小到1微米见方,此点则比较困难.MCM-C:基材已改用混成电路(Hybrid)的陶瓷板(Ceramic),是一种瓷质的多层板(MLC),其线路与Hybrid类似,皆用厚膜印刷法的金膏或钯膏银膏等做成线路,芯片的组装也采用反扣覆晶法.MCM-D:其线路层及介质层的多层结构,是采用蒸着方式(Deposited)的薄膜法,或Green Tape的线路转移法,将导体及介质逐次迭层在瓷质或高分子质的底材上,而成为多层板的组合,此种 MCM-D 为三种中之最精密者.
42、OLB(Outer Lead Bond)外引脚结合
是"卷带自动结合"TAB(Tape Automatic Bonding)技术中的一个制程站是指TAB 组合体外围四面向外的引脚,可分别与电路板上所对应的焊垫进行焊接,称为"外引脚结合".这种TAB组合体亦另有四面向内的引脚,是做为向内连接集成电路芯片(Chip 或称芯片)用的,称为内引脚接合(ILB),事实上内脚与外脚本来就是一体.故知TAB技术,简单的说就是把四面密集的内外接脚当成"桥梁",而以OLB 方式把复杂的IC芯片半成品,直接结合在电路板上,省去传统IC事先封装的麻烦.
43、Packaging封装,构装
此词简单的说是指各种电子零件,完成其"密封"及"成型"的系列制程而言.但若扩大延伸其意义时,那幺直到大型计算机的完工上市前,凡各种制造工作都可称之为"Interconnceted Packaging互连构装".若将电子王国分成许多层次的阶级制度时(Hierarchy),则电子组装或构装的各种等级,按规模从小到大将有:Chip(芯片、芯片制造),Chip Carrier(集成电路器之单独成品封装),Card(小型电路板之组装),及Board(正规电路板之组装)等四级,再加"系统构装"则共有五级.
44、Passive Device(Component)被动组件(零件)
是指一些电阻器(Resistor)、电容器(Capacitor),或电感器(Incuctor)等零件.当其等被施加电子讯号时,仍一本初衷而不改变其基本特性者,谓之"被动零件";相对的另有主动零件(Active Device),如晶体管(Tranistors)、二极管(Diodes)或电子管(Electron Tube)等.
45、Photomask光罩
这是微电子工业所用的术语,是指半导体晶圆(Wafer)在感光成像时所用的玻璃底片,其暗区之遮光剂可能是一般底片的乳胶,也可能是极薄的金属膜(如铬).此种光罩可用在涂有光阻剂的"硅晶圆片"面上进行成像,其做法与PCB很相似,只是线路宽度更缩细至微米(1~2μm)级,甚至次微米级(0.5μm)的精度,比电路板上最细的线还要小100倍.(1 mil＝25.4μm).
46、Pin Grid Array(PGA)矩阵式针脚封装
是指一种复杂的封装体,其反面是采矩阵式格点之针状直立接脚,能分别插装在电路板之通孔中.正面则有中间下陷之多层式芯片封装互连区,比起"双排插脚封装体"(DIP)更能布置较多的I/O Pins.附图即为其示意及实物图.
47、Popcorn Effect爆米花效应
原指以塑料外体所封装的IC,因其芯片安装所用的银膏会吸水,一旦未加防范而径行封牢塑体后,在下游组装焊接遭遇高温时,其水分将因汽化压力而造成封体的爆裂,同时还会发出有如爆米花般的声响,故而
得名.近来十分盛行P-BGA的封装组件,不但其中银胶会吸水,且连载板之BT基材也会吸水,管理不良时也常出现爆米花现象.
48、Potting铸封,模封
指将容易变形受损,或必须隔绝的各种电子组装体,先置于特定的模具或凹穴中,以液态的树脂加以浇注
灌满,待硬化后即可将线路组体固封在内,并可将其中空隙皆予以填满,以做为隔绝性的保护,如TAB电路、集成电路,或其它电路组件等之封装,即可采用Potting法.Potting与Encapsulating很类似,但前者更强调固封之内部不可出现空洞(Voids)的缺陷.
49、Power Supply电源供应器
指可将电功供应给另一单元的装置,如变压器(Transfomer)、整流器(Rectifier)、滤波器(Filter)等皆属之,能将交流电变成直流电,或在某一极限内,维持其输入电压的恒定等装置.
50、Preform预制品
常指各种封装原料或焊接金属等,为方便施工起见,特将其原料先做成某种容易操控掌握的形状,如将热
熔胶先做成小片或小块,以方便称取重量进行熔化调配.或将瓷质IC 熔封用的玻璃,先做成小珠状, 或将焊锡先做成小球小珠状,以利调成锡膏(Solder Paste)等,皆称为Preform.
51、 Purple Plague紫疫
当金与铝彼此长久紧密的接触,并曝露于湿气以及高温(350℃以上)之环境中时,其接口间生成的一种紫
色的共化物谓之Purple Plague.此种"紫疫"具有脆性,会使金与铝之间的"接合"出现崩坏的情形,且此现象当其附近有硅(Silicone)存在时,更容易生成"三元性"(Ternary)的共化物而加速恶化.因而当金层必
须与铝层密切接触时,其间即应另加一种"屏障层"(Barrier),以阻止共化物的生成.故在TAB上游的"凸块"(Bumping)制程中,其芯片(Chip)表面的各铝垫上,必须要先蒸着一层或两层的钛、钨、铬、镍等做为屏障层,以保障其凸块的固着力.(详见电路板信息杂志第66期P.55).
52、Quad Flat Pack(QFP)方扁形封装体
是指具有方型之本体,又有四面接脚之"大规模集成电路器"(VLSI)的一般性通称.此类用于表面黏装之大型IC,其引脚型态可分成J型脚(也可用于两面伸脚的SOIC,较易保持各引脚之共面性Coplanarity)、鸥翼脚(Gull Wing)、平伸脚以及堡型无接脚等方式.平常口语或文字表达时,皆以QFP为简称,亦有口语称为Quad Pack.大陆业界称之为"大型积成块".
53、Radial Lead放射状引脚
指零件的引脚是从本体侧面散射而出,如各种DIP或QFP等,与自零件两端点伸出的轴心引脚(Axial lead)不同.
54、Relay继电器
是一种如同活动接点的特殊控制组件,当通过之电流超过某一"定值"时,该接点会断开(或接通),而让电
流出现"中断及续通"的动作,以刻意影响同一电路或其它电路中组件之工作.按其制造之原理与结构,而
制作成电磁圈、半导体、压力式、双金属之感热、感光式及簧片开关等各种方式的继电器,是电机工程中的重要组件.
55、Semi-Conductor半导体
指固态物质(例如Silicon),其电阻系数(Resistivity)是介乎导体与电阻体之间者,称为半导体.
56、Separable Component Part可分离式零件
指在主要机体上的零件或附件,其等与主体之间没有化学结合力存在,且亦未另加保护皮膜、焊接或密封材料(Potting Compound)等补强措施;使得随时可以拆离,称为"可分离式零件".
57、Silicon硅
是一种黑色晶体状的非金属原素,原子序14,原子量28,约占地表物质总重量比的25%,其氧化物之二氧化硅即砂土主要成份.纯硅之商业化制程,系将 SiO2 经由复杂程序的多次还原反应,而得到99.97%的纯硅晶体,切成薄片后可用于半导体"晶圆"的制造,是近代电子工业中最重要的材料.
58、Single-In-line Package(SIP)单边插脚封装体
是一种只有一直排针柱状插脚,或金属线式插脚的零件封装体,谓之SIP
59、Solder Bump焊锡凸块
芯片(Chip)可直接在电路板面上进行反扣焊接(Filp Chip on Board),以完成芯片与电路板的组装互连.这种反扣式的COB覆晶法,可以省掉芯片许多先行封装 (Package) 的制程及成本.但其与板面之各接点,除PCB需先备妥对应之焊接基地外,芯片本身之外围各对应点,也须先做上各种圆形或方形的微型"焊锡凸块",当其凸块只安置在"芯片"四周外围时称为FCOB,若芯片全表面各处都有凸块皆布时,则其覆晶反扣焊法特称为"Controlled Collapsed Chip Connection"简称C4法.
60、Solder Colum Package锡柱脚封装法
是IBM公司所开发的制程.系陶瓷封装体 C-BGA以其高柱型锡脚在电路板上进行焊接组装之方法.此种焊锡柱脚之锡铅比为90/10,高度约150mil,可在柱基加印锡膏完成熔焊.此锡柱居于PCB与 C-BGA之间,有分散应力及散热的功效,对大型陶瓷零件 (边长达35mm~64mm)十分有利.
61、Spinning Coating自转涂布
半导体晶圆(Wafer)面上光阻剂之涂布,多采自转式涂布法.系将晶圆装设在自转盘上,以感光乳胶液小心浇在圆面中心,然后利用离心力 (Centrifugal Force)与附着力两者较劲后的平衡,而在圆面上留下一层均匀光阻皮膜的涂布法称之.此法亦可用于其它场合的涂布施工.
62、Tape Automated Bonding (TAB)卷带自动结合
是一种将多接脚大规模集成电路器(IC)的芯片(Chip),不再先进行传统封装成为完整的个体,而改用TAB 载体,直接将未封芯片黏装在板面上.即采"聚亚醯胺"(Polyimide)之软质卷带,及所附铜箔蚀成的内外引脚当成载体,让大型芯片先结合在"内引脚"上.经自动测试后再以"外引脚"对电路板面进行结合而完成组装.这种将封装及组装合而为一的新式构装法,即称为TAB法.此 TAB 法不但可节省 IC 事前封装的成本,且对 300 脚以上的多脚VLSI,在其采行 SMT 组装而困难重重之际,TAB将是多脚大零件组装的新希望(详见电路板信息杂志第66期之专文).
63、Thermocompression Bonding热压结合
是 IC的一种封装方法,即将很细的金线或铝线,以加温加压的方式将其等两线端分别结合在芯片(芯片)的各电极点与脚架(Lead Frame)各对应的内脚上,完成其功能的结合,称为"热压结合",简称T.C.Bond.
64、Thermosonic Bonding热超音波结合
指集成电路器中,其芯片与引脚间"打线结合"的一种方法.即利用加热与超音波两种能量合并进行,谓之Thermosonic Bonding,简称 TS Bond.
65、Thin Small Outline Packange(TSOP) 薄小型集成电路器
小型两侧外伸鸥翼脚之"IC"(SOIC),其脚数的约 20~48脚,含脚在内之宽度6~12mm,脚距0.5mil.若用于PCMCIA或其它手执型电子产品时,则还要进一步将厚度减薄一半,称为TSOP.此种又薄又小的双排脚IC可分为两型; TypeⅠ 是从两短边向外伸脚,TypeⅡ是从两长边向外伸脚.
66、Three-Layer Carrier三层式载体
这是指"卷带自动结合"(TAB) 式"芯片载体"的基材结构情形,由薄片状之树脂层(通常用聚亚醯胺之薄膜)、铜箔,及居于其间的接着剂层等三层所共同组成,故称为 Three-Layer Carrier.相对有"两层式载体",即除掉中间接着剂层的TAB产品.
67、Transfer Bump移用式突块,转移式突块
卷带自动结合式的芯片载体,其内引脚与芯片之结合,必须要在芯片各定点处,先做上所需的焊锡突块或黄金的突块,当成结合点与导电点.其做法之一就是在其它载体上先备妥突块,于进行芯片结合前再将突块转移到各内脚上,以便继续与芯片完成结合.这种先做好的突块即称为"移用式突块".
68、Transistor晶体管
是一种半导体式的动态零件(Active Components),具有三个以上的电极,能执行整流及放大的功能.其中芯片之原物料主要是用到锗及硅元素,并刻意加入少许杂质,以形成负型(n Type)及正型(p Type)等不同的简单半导体,称之为"晶体管".此种 Transistor有引脚插装或SMT黏装等方式.
69、Ultrasonic Bonding超音波结合
是利用超音波频率(约10 KHz)振荡的能量,及机械压力的双重作用下,可将金线或铝线,在IC半导体芯片上完成打线的操作.
70、Two Layer Carrier两层式载体
这也是"卷带式芯片载体"的一种新材料,与业界一向所使用的三层式载体不同.其最大的区别就是取消了中间的接着剂层,只剩下"Polyimide"的树脂层及铜箔层等两层直接密贴,不但在厚度上变薄及更具柔软性外,其它性能也多有改进,只是目前尚未达到量产化的地步.
71、Very Large-Scale Integration(VLSI)极大规模集成电路器
凡在单一晶粒(Die)上所容纳的半导体(Transistor)其数量在 8 万个以上,且其间互联机路的宽度在
1.5μ(60μin)以下,而将此种极大容量的晶粒封装成为四面多接脚的方型 IC 者,称为 VLSI .按其接脚方式的不同,此等 VLSI有J型脚、鸥翼脚、扁平长脚、堡型垫脚,等多种封装方式.目前容量更大接脚更多(如250脚以上)的 IC ,由于在电路上的 SMT 安装日渐困难,于是又改将裸体晶粒先装在 TAB 载架的内脚上,再转装于 PCB 上;以及直接将晶粒反扣覆装,或正贴焊装在板面上,不过目前皆尚未在一般电子性工业量产中流行.
72、Wafer晶圆
是半导体组件"晶粒"或"芯片"的基材,从拉伸长出的高纯度硅元素晶柱 (Crystal Ingot)上,所切下之圆
形薄片称为"晶圆".之后采用精密"光罩"经感光制程得到所需的"光阻",再对硅材进行精密的蚀刻凹槽,及续以金属之真空蒸着制程,而在各自独立的"晶粒或芯片"(Die,Chip)上完成其各种微型组件及微细线路.至于晶圆背面则还需另行蒸着上黄金层,以做为晶粒固着(Die Attach) 于脚架上的用途.以上流程称为Wafer Fabrication.早期在小集成电路时代,每一个6吋的晶圆上制作数以千计的晶粒,现在次微米线宽的大型VLSI,每一个8吋的晶圆上也只能完成一两百个大型芯片.Wafer的制造虽动辄投资数百亿,但却是所有电子工业的基础.
73、Wedge Bond楔形结合点
半导体封装工程中,在芯片与引脚间进行各种打线;如热压打线 TC Bond、热超音波打线TS Bond、及超音波打线UC Bond等.打牢结合后须将金线末端压扁拉断,以便另在其它区域继续打线.此种压扁与拉断的第二点称为 Wedge Bond.至于打线头在芯片上起点处,先行压缩打上的另一种球形结合点,则称为 Ball Bond.左四图分别为两种结合点的侧视图与俯视图,以及其等之实物体.Welding熔接也是属于一种金属的结合(Bonding)方法,与软焊(soldering或称锡焊)、硬焊(Brazing)同属"冶金式"(Metallugical)的结合法.熔接法的强度虽很好,但接点之施工温度亦极高,须超过被接合金属的熔点,故较少用于电子工业.
74、Wire Bonding打线结合
系半导体 IC封装制程的一站,是自IC晶粒 (Die或 Chip)各电极上,以金线或铝线(直径3μ)进行各式打线结合,再牵线至脚架(Lead Frame)的各内脚处续行打线以完成回路,这种两端打线的工作称为 Wire Bond.
75、Zig-Zag In-Line Package (ZIP)链齿状双排脚封装件
凡电子零件之封装体具有单排脚之结构,且其单排脚又采不对称"交错型式"的安排,如同拉链左右交错之链齿般,故称为Zig-Zag式.ZIP是一种低脚数插焊小零件的封装法,也可做成表面黏装型式.不过此种封装法只在日本业界中较为流行.
76、ASIC Application Specific Integrated Circuit
特定用途之集成电路器是依照客户特定的需求与功能而设计及制造的IC,是一种可进行小量生产,快速变更生产机种,并能维持低成本的IC.
77、BGA Ball Grid Array
矩阵式球垫表面黏装组件(与PGA类似,但为S MD)
78、BTAB Bumped Tape-Automated Bonding
已有突块的自动结合卷带指TAB卷带的各内脚上已转移有突块,可用以与裸体得片进行自动结合.
79、C-DIP Ceramic Dual -in-line Package
瓷质双祭脚封装体(多用于IC)
80、C4 Controlled Collapse Chpi connection
可总握高度的裸体芯片反扣熔塌焊接
81、CMOS Complimentary Metal-Oxide Semiconductor
互补性金属氧化物半导体 (是融合P通路及N通路在同一片"金属氧化物半导体"上的技术)
82、COB Chip On Board
芯片在电路板上直接组装.是一种早期将裸体芯片在PCB上直接组装的方式.系以芯片的背面采胶黏方式结合在小型镀金的PCB上,再进行打线及胶封即完成组装,可省掉IC本身封装的制程及费用.早期的电子表笔与 LED电子表等均将采COB法.不过这与近年裸体芯片反扣组装法 (Flip Chip)不同,新式的反扣法不但能自动化且连打线 (Wire Bond) 也省掉,而其品质与可靠度也都比早期的COB要更好.
83、CSP Chip Scale Package
晶粒级封装
84、DIP Dual Inline Package
双排脚封装体 (多指早期插孔组装的集成电路器)
85、FET Field-Effect Tranistor
场效晶体管利用输入电压所形成的电场,可对输出电流加以控制,一种半导体组件,能执行放大、振荡及开关等功能.一般分为"接面闸型"场效晶体管,与"金属氧化物半导体"场效晶体管等两类
86、GaAs Gallium Arsenide (Semiconductor )
砷化半导体是由砷(As)与 (Ga)所化合而成的半导体,其能隙宽度为1.4电子伏特,可用在晶体管之组件,其温度上限可达400℃.通常在砷化半导体中其电子的移动速度,要比硅半导体中快六倍.GaAs将可发展成高频高速用的"集成电路",对超高速计算机及微波通信之用途将有很好的远景.
87、HIC Hybrid Integrated Circuit
混合集成电路将电阻、电容与配线采厚膜糊印在瓷板上,另将二极管与晶体管以硅片为材料,再结合于瓷板上,如此混合组成的组件称为HIC.
88、IC Integrated Circuit
集成电路器是将许多主动组件 (晶体管、二极管)和被动组件 (电阻、电容、配线)等互连成为列阵,而生长在一片半导体基片上 (如硅或砷化等),是一种微型组件的集合体,可执行完整的电子电路功能.亦称为单石电路 (Monolihic Circuits).
89、ILB Inner Lead Bonding
内引脚结合是指将TAB的内引脚与芯片上的突块 (Bump ; 镀锡铅或镀金者),或内引脚上的突块与芯片所进行反扣结合的制程.
90、KGD Known Good Die
确知良好芯片
91、LCC Leadless Chip Carrier
无脚芯片载体(是大型IC的一种)
92、LCCC Leadless Ceramic Chip Carrier
瓷质无脚芯片载(大型IC的一种)
93、LGA Land Grid Array
焊垫格点排列指矩阵式排列之引脚焊垫,如BGA"球脚数组封装体",或CGA"柱脚数组封装体"等皆属之.
94、LSI Large Scale Integration
大规模集成电路指一片硅半导体的芯片上,具有上千个基本逻辑闸和晶体管等各种独立微型之组件者,称为LSI.
95、MCM Multichip Module
多芯片模块是指一片小型电路板上,组装多枚裸体芯片,且约占表面积 70% 以上者称为MCM.此种MCM共有 L、C及D等三型.L型(Laminates)是指由树脂积层板所制作的多层板. C(Co-Fired) 是指由瓷质板材及厚膜糊印刷所共烧的混成电路板,D(Deposited)则采集成电路的真空蒸着技术在瓷材上所制作的电路板.
96、PGA Pin Grid Array
矩阵式插脚封装组件
97、PLCC Plastic Leaded Chip Carrier
有脚塑料封装芯片载体(胶封大型IC)
98、QFP Quad Flat Package
四面督平接脚封装体(指大型芯片载体之瓷封及胶封两种IC)
99、SIP Single Inline Package
单排脚封装体
100、SOIC Small Outline Intergrated Circuit
小型外贴脚集成电路器指双排引脚之小型表面黏装IC,有鸥翼脚及 J型脚两种.
101、SOJ Small Outline J-lead Package
双排J型脚之封装组件
102、SOT Small-Outline Transistors
小型外贴脚之晶体管
103、TAB Tape Automatic Bonding
卷带自动结合技术是先将裸体芯片以镀金或镀锡铅的"突块"(Bump)反扣结合在"卷带脚架"的内脚上(ILB) ,经自动测试后,再以卷带架的外脚结合在电路板的焊垫上(OLB) ,这种以卷带式脚架为中间载体,而将裸体芯片直接组装在 PCB上的技术,称为"TAB技术".
104、TCP Tape Carrier Package
卷带载体封装(此为日式说法,与美式说法TAB"卷带自动结合"相同)
105、TFT Thin Film Transistor
薄膜式晶体管可用于大面积LCD之彩色显像,对未来之薄型电视非常有用.
106、TSOP Thin Small Outline Plackage
薄超型外引脚封装体是一种又薄又小双排脚表面黏装的微小IC,其厚度仅 1.27mm,为正统SOJ高度的四分之一而已.
107、ULSI Ultra Large Scale Integration
超大规模集成电路
108、VHSIC Very High Speed Integrated Chips
极高速集成电路芯片
半导体全制程介绍
《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管 （Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在 晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空
当前有哪些主流的半导体封装形式四种主流封装形式详细介绍
当前有哪些主流的半导体封装形式四种主流封装形式详细介绍半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装技术是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。封装技术对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB的设计和制造，因此它是至关重要的。 半导体封装过程为来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板架的小岛上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚，并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。 主流的封装形式 一、DIP双列直插式封装： DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装具有以下特点，适合在PCB(印刷电路板)上穿孔焊接，操作方便;芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、BGA球栅阵列封装： 随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”
集成电路封装考试答案
集成电路封装考试答案 https://www.wendangku.net/doc/6d12109892.html,work Information Technology Company.2020YEAR
名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯 片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基 板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀 和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复 合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固 体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。17.T/S 测试： 18.测试封装体抗热冲击的能力。 19.TH测试： 20.是测试封装在高温潮湿环境下的耐久 性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS测试： 24.是测试封装体长时间暴露在高温环境 下的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的 可靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量 过大造成相邻的金线相互接触从而产生短 路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印 制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。
半导体封装简介(精)
半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
名词解释
2、对象：是由数据字段（变量）及相关方法所组成的软件包(software bundle) 3、封装：OOP将数据成员（Data Member）和属于此数据的操作方法（operating method），都放在同一个实体（entity）或称对象（object）中，这就是所谓的封装。 4、类：一个类就是一个蓝图或原型，定义了通用于一特定种类的所有对象之变量及方法。 5、多态：在同一个类中可有许多同名的方法，但其参数数量与类型（type）不同，而且运作（operation）过程与回传值（return value）也可能会不同，这种情况称为多态。 6、方法重载：是指调用一个类中具有同名异式方法，但在执行时期（run-time）才根据其参数数量与类型来判断要调用此方法的哪一种operation。 7、包是一种将相关类及接口组织起来的集合体。目的是为了类及接口名称的管理与存取保护。 8、实际参数：等到方法真正要被调用时，才被变量或其他数据所取代，而这些被称为实际参数（actual parameters）。 10、方法覆盖：是Java中解决多态问题的一种方法，是指在继承父类的子类中用与父类同样的方法名，对父类的方法体进行改写。 11、接口：是Java为解决多重继承问题所产生的。接口没有实例。接口内的方法全部是抽象的，可以不加abstract。接口内的字段必须用static与final来修饰。 14、静态成员类：指在一类中被定义且用static修饰的类。 17、匿名类：指没有名称的局部类，常用于事件处理时。 18、构造函数：是一种特殊的方法，其特点是方法名和所在的类名相同，作用是对对象内容做一些初值设置，构造函数可以重载，当New一个类要产生实例时，构造函数被执行。 23、变量：是指一个存储地址，而且有其相关类型。变量有：类变量、实例变量、局部变量、方法参数和构造函数参数，异常处理者参数、数组组件。 24、字段是加修饰符的变量。 25、修饰符：提供了对类、字段及方法的存取控制。 26、类字段：是用static修饰的字段。 27、类方法：是用static修饰的方法。 28、实例字段：是指不用static修饰的字段，可供实例方法使用。 29：实例方法：是指不用static修饰的方法，它可以使用类中所有的字段和方法。 30：静态初始者：是一种可在类加载时，做一些起始操作的一段程序区块，它是由static加上一组大括号所组成。 31：传值调用：若方法的参数之类型为原生类，称为传值调用。 32：传址调用：若方法的参数之类型为参考类，称为传址调用。
名词解释题
第1章名词解释 1、软件开发工具：在高级程序设计语言（第三代语言）的基础上，为提高软件开发的质量和效率，从规划、分析、设计、测试、成文和管理各阶段，对软件开发者提供各种不同程度帮助（支持）的一类广泛的软件。 2、第一代语言：即机器语言，是用0、1组成的二进制字符串书写的程序，用纸带等光电设备或通过控制台上的扳键送入机器，得以存储和执行。 3、第四代语言（4GL）：第四代语言的原意是非过程化的程序设计语言。针对以处理过程为中心的第三代语言，它希望通过某些标准处理过程的自动生成，使用户可以只要求做什么，而把具体的执行步骤的安排交给软件自动处理。 4、CASE工具：CASE工具指“计算机辅助软件工程”或“计算机辅助系统工程”，它的基本思想与软件开发工具完全一致，即应用计算机自身处理信息的巨大能力，帮助人们开发复杂的软件或应用系统。 5、所见即所得：“所见即所得”原则力图实现编程工作的可视化，即随时可以看到结果，程序的调整与后果的调整同步进行。 6、需求分析：从用户提出的初始要求出发，经过大量的调查研究，抽象出应用领域中实际的信息需求，设计出在计算机系统内外的、合理的信息流程，并规定软件的功能与性能要求，最后形成严格的、明确的、可供实际开发使用的“软件功能说明书”，这个阶段称为需求分析。 7、总体设计：根据软件功能说明书的要求，完成软件的总体设计，包括整个软件的结构设计、公用数据库文件或数据库的设计、各部分的连接方式及信息交换的标准等。 8、结构设计：所谓结构设计是把软件划分成若干个模块，指定每个模块的功能要求以及它们之间的相互关系。 9、模块测试：根据整体设计时制定的各个模块的设计任务书，对程序员完成的模块进行验收，看它们是否实现了所要求的功能和性能指标。 10、总体测试：每个模块都达到了设计任务书的要求后，还要测试整个系统是否达到了预期的目标，另外还要检查完成的软件与编写的文档是否一致，这个工作成为总体测试。 11、设计工具：设计工具是最具体的，它是指在实现阶段对人们提供帮助的工具，是最直接帮助人们编写与调试软件的工具。 12、分析工具：分析工具主要指用于支持需求分析的工具。它帮助人们认识与表述信息需求和信息流程，从逻辑上明确软件功能与要求。 13、计划工具：计划工具从宏观角度看待软件开发，它不仅从项目管理的角度帮助人们组织与实施项目，而且把有关进度、资源、质量、验收情况等信息管理起来，同时考虑到了项目的反复循环、版本更新，实现了“跨生命周期”的信息管理与共享，为信息和软件重用创造了条件。 14、工具的可靠程度：软件开发工具应具有足够的可靠性，即在各种各样的干扰下仍能保持正常工作，而不致丢失或弄错信息。 第2章名词解释 1、软件危机：指随着软件功能越来越多，规模越来越大，复杂性越来越高，引出一系列问题：软件产品交付拖延、错误多、不可靠、费用增大、不能适应应用变化等，因此怀疑大型软件的复杂性是否超越了人的处理能力。 2、水波效应：因修改程序带来的连带影响。当人们修改程序的某一处时，由于没有充分考虑到这一修改对相关部分带来的影响，结果出现了新的错误。 3、黑箱检验：输入一些信息，通过观察是否能得出预期输出来判断软件是否正确的一种软件测试方法。黑箱检验只能证明程序有错，而不能证明程序没错。 4、模块的凝聚性：模块的功能在逻辑上尽可能的单一化、明确化，最好做到模块与任务的一一对应，即每个模块完成一个任务，反之每一项任务仅由一个模块来完成。这也称为模块的凝聚性。 5、模块间的耦合（耦合性）：模块之间的联系及相互影响称为耦合。 6、模块间逻辑耦合：如果模块间传递的是控制信号，则称模块间具有逻辑耦合。 7、（对象的）封装性：把对象的静态属性和相关操作作为一个整体，对外不必公开这些属性与操作。 8、（对象的）遗传性：对象所具有的性质，包括静态属性和动态操作，自然地成为其子类的性质，不必加以重复说明或规定。 9、即插即用程序设计：即插即用程序设计是一种软件开发方法，它的基本思想是用制造硬件的思路来生产软件。一部分人专门生产软件组件，一部分人设计整个软件结构，并且把软件组件插入这个结构，以便迅速完成大型软件的研制
半导体封装形式介绍
捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源 摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术 指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装， 极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现， 它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统 封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有 其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要 而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。 关键词：半导体；芯片级封装；系统封装；晶片级封装 中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路 板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的 接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的 美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现 在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体 积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要 归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的 提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提 高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接 以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具
半导体集成电路封装技术试题汇总(李可为版)
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
微电子封装必备答案
微电子封装答案 微电子封装 第一章绪论 1、微电子封装技术的发展特点是什么？发展趋势怎样？（P8、9页） 答：特点： （1）微电子封装向高密度和高I/O引脚数发展，引脚由四边引出向面阵排列发展。 （2）微电子封装向表面安装式封装发展，以适合表面安装技术。 （3）从陶瓷封装向塑料封装发展。 （4）从注重发展IC芯片向先发展后道封装再发展芯片转移。 发展趋势： （1）微电子封装具有的I/O引脚数将更多。 （2）微电子封装应具有更高的电性能和热性能。 （3）微电子封装将更轻、更薄、更小。 （4）微电子封装将更便于安装、使用和返修。 （5）微电子封装的可靠性会更高。 （6）微电子封装的性能价格比会更高，而成本却更低，达到物美价廉。 2、微电子封装可以分为哪三个层次（级别）？并简单说明其内容。（P15～18页）答：（1）一级微电子封装技术 把IC芯片封装起来，同时用芯片互连技术连接起来，成为电子元器件或组件。 （2）二级微电子封装技术 这一级封装技术实际上是组装。将上一级各种类型的电子元器件安装到基板上。 （3）三级微电子封装技术 由二级组装的各个插板安装在一个更大的母板上构成，是一种立体组装技术。 3、微电子封装有哪些功能？（P19页） 答：1、电源分配2、信号分配3、散热通道4、机械支撑5、环境保护 4、芯片粘接方法分为哪几类？粘接的介质有何不同（成分）？。（P12页） 答：(1)Au-Si合金共熔法(共晶型) 成分：芯片背面淀积Au层,基板上也要有金属化层(一般为Au或Pd-Ag)。 （2）Pb-Sn合金片焊接法(点锡型) 成分：芯片背面用Au层或Ni层均可，基板导体除Au、Pd-Ag外，也可用Cu (3)导电胶粘接法(点浆型) 成分：导电胶（含银而具有良好导热、导电性能的环氧树脂。） (4)有机树脂基粘接法(点胶型) 成分：有机树脂基（低应力且要必须去除α粒子） 5、简述共晶型芯片固晶机（粘片机）主要组成部分及其功能。 答：系统组成部分： 1 机械传动系统 2 运动控制系统 3 图像识别（PR）系统 4 气动/真空系统 5 温控系统 6、和共晶型相比，点浆型芯片固晶机（粘片机）在各组成部分及其功能的主要不同在哪里？答： 名词解释：取晶、固晶、焊线、塑封、冲筋、点胶
半导体各工艺简介5
Bubbler Wet Thermal Oxidation Techniques
Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.
半导体名词解释
ACTIVE AREA主动区(工作区) 主动晶体管(ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于利用到局部场氧化之步骤．所以Active AREA 会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM 之场区氧化而言大概会有O.5 UM之BIRD'S BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UM Acetone丙酮 1.丙碗是有机溶剂的一种，分子式为CH30HCH3 2.性质：无色，具剌激性薄荷臭味之液体 3.用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭 4﹒毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。 5﹒允许浓度:1000ppm ADI显影后检查 After Developing Inspection之缩写 目的：检查黄光室制程;光阻覆盖→对准→曝光弓显影。发现缺点后，如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。 方法：利用目检、显微镜为之。 AEI蚀刻后检查 1. AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。 2. AEI之目的有四： 2-1提高产品良率，避免不良品外流。 2-2达到品质的一致性和制程之重复性。 2-3显示制程能力之指针。 2-4防止异常扩大，节省成本 3. 通常AEI检查出来之不良品，非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低之缺点。Air Shower空气洗尘室 进入洁净室之前，须穿无尘衣，因在外面更衣室之故﹒无尘衣上沽着尘埃，故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。 Alignment对准 目的：在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。
半导体制程气体介绍
一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。 二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..
常用芯片封装方式及说明(例图+文字版)
芯片封装方式大全 各种IC封装形式图片 BGA Ball Grid Array EBGA 680L LBGA 160L PBGA 217L Plastic Ball Grid Array SBGA 192L QFP Quad Flat Package TQFP 100L SBGA SC-70 5L SDIP SIP Single Inline Package SO Small Outline Package
TSBGA 680L CLCC CNR Communication and Networking Riser Specification Revision 1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package SOJ 32L SOJ SOP EIAJ TYPE II 14L SOT220 SSOP 16L SSOP TO18
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28 ITO220 TO220 TO247 TO264 TO3 TO5 TO52 TO71
ITO3p JL LCC LDCC LGA LQFP PCDIP PGA Plastic Pin Grid Array TO72 TO78 TO8 TO92 TO93 TO99 TSOP Thin Small Outline Package
PLCC 详细规格 P PS LQFP 100L 详细规格 METAL QUAD 100L 详细规格 PQFP 100L 详细规格 QFP Quad Flat Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid Array ZIP Zig-Zag Inline Package TEPBGA 288L TEPBGA C-Bend Lead
IC封装术语(中英文对照)
IC封装术语（中英文对照） 1、SOW(SmallOutlinePackage(Wide-Jype)) 宽体SOP。部分半导体厂家采用的名称。 2、SOF(smallOut-Linepackage) 小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。材料有塑料和陶瓷两种。另外也叫SOL和DFP。SOP除了用于存储器LSI外，也广泛用于规模不太大的ASSP等电路。在输入输出端子不超过10～40的领域，SOP是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm的SOP也称为SSOP；装配高度不到1.27mm的SOP也称为TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。 3、SONF(SmallOut-LineNon-Fin) 无散热片的SOP。与通常的SOP相同。为了在功率IC封装中表示无散热片的区别，有意增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。 4、SQL(SmallOut-LineL-leadedpackage) 按照JEDEC(美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP)。 5、SOJ(SmallOut-LineJ-LeadedPackage) J形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J字形，故此得名。通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM。用SOJ封装的DRAM 器件很多都装配在SIMM上。引脚中心距1.27mm，引脚数从20至40(见SIMM)。 6、SOIC(smallout-lineintegratedcircuit) SOP的别称(见SOP)。国外有许多半导体厂家采用此名称。 7、SOI(smallout-lineI-leadedpackage) I形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I字形，中心距1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数26。 8、SO(smallout-line) SOP的别称。世界上很多半导体厂家都采用此别称。(见SOP)。 9、SMD(surfacemountdevices) 表面贴装器件。偶而，有的半导体厂家把SOP归为SMD(见SOP)。
介绍各种芯片封装形式的特点和优点..
介绍各种芯片封装形式的特点和优点。常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 由于电视、音响、录像集成电路的用途、使用环境、生产历史等原因，使其不但在型号规格上繁杂，而且封装形式也多样。我们经常听说某某芯片采用什么什么的封装方式，比如，我们看见过的电板，存在着各种各样不同处理芯片，那么，它们又是是采用何种封装形式呢？并且这些封装形式又有什么样的技术特点以及优越性呢？那么就请看看下面的这篇文章，将为你介绍各种芯片封装形式的特点和优点。 1) 概述 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 两引脚之间的间距分：普通标准型塑料封装，双列、单列直插式一般多为2.54±0.25 mm，其次有2mm（多见于单列直插式）、1.778±0.25mm（多见于缩型双列直插式）、1.5±0.25mm，或1.27±0.25mm(多见于单列附散热片或单列V 型)、1.27±0.25mm(多见于双列扁平封装)、1±0.15mm(多见于双列或四列扁平封装)、0.8±0.05～0.15mm(多见于四列扁平封装)、0.65±0.03mm(多见于四列扁平封装)。 双列直插式两列引脚之间的宽度分：一般有7.4～7.62mm、10.16mm、12.7mm、1 5.24mm等数种。 双列扁平封装两列之间的宽度分（包括引线长度：一般有6～6.5±mm、7.6mm、10.5～10.65mm等。 四列扁平封装40引脚以上的长×宽一般有：10×10mm(不计引线长度)、13.6×1 3.6±0.4mm(包括引线长度)、20.6×20.6±0.4mm(包括引线长度)、8.45×8.45±0.5mm(不计引线长度)、14×14±0.15mm（不计引线长度）等。 2）DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 3）QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在
封装常识常用封装术语解释(终审稿)
封装常识常用封装术语 解释 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
1、BGA(ballgridarray)球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm 见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。 2、BQFP(quadflatpackagewithbumper)带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。 3、碰焊PGA(buttjointpingridarray)表面贴装型PGA的别称(见表面贴装型PGA)。 4、C－(ceramic)表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字信号处理器)等电路。带有玻璃窗口的
半导体封装前沿技术
最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。
二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶