低速率声码器芯片设计
低速率声码器芯片设计
郭从征*
,王 沁
(北京科技大学 北京 100083)摘 要:本文针对清华大学研制的SELP 低速率语音编解码算法设计出一款声码器芯片)))
TR600,TR600声码器芯片的核心部件是它的语音编解码处理器。该处理器采用软件和硬件
协同设计的方法使芯片面积和运算速度达到最佳平衡点,在20MH z 低主频下实现了即时语音
通信。
关键词:声码器;SELP ;语音编码;语音解码;处理器
中图分类号:TP368.1文献标识码:A 文章编号:1008-911X(2005)04-0021-04
Low Velocity Vocoder Chi p D esign
GUO C ong -zheng ,W ANG Q i n
(U n i vers it y of Sci en ce and T echnol ogy Be iji ng ,Be iji ng 100083,Ch i na)
Abstract :Th is paper a i m ed at the SELP lo w -ve l o c ity vocoder arith m etic developed by Tsi n ghua u -
n i v ersity designed a vocoder ship na m ed TR600.The core co m ponen t ofTR600is its speech voceder
processor .Th is processor is designed w ith t h e so ft w are and hard w are ba lance-design -m ethod to
m ake the area o f chip and opera tion speed reach the opti m al co m b i n ation .A t the lo w frequency of
20MH z t h e c h ip realized the speech rea l ti m e correspondi n g .
K eyw ords :vocoder chip ;SELP ;speech encoder ;speech decoder ;processor
前言
语音传输是目前最主要也是最普遍的通信传输服务。有限的带宽和使用者的增加促使语音编码速率不断降低。随着编码速率的降低,语音的品质就只能由更复杂的算法来维持,这使得即时实现语音编码相当困难。随着语音编码技术的诞生与发展,到上世纪三十年代人们提出了脉冲编码原理(PC M )[7]和声码器(V ocoder)[7]两个重要概念,从此语音编码技术一直沿着这两个方向发展,即语音信号的波形
编码和语音信号的参数编码。本文所讨论的声码器芯片所使用的SELP 语音编解码算法属于参数编码范畴,是一种典型的声码器[7]算法。该算法以被列入我国军用电台语音编码标准。
目前低速率(4Kbps 以下)声码器算法是语音通信领域中研究的热点,有着广泛的应用需求。由清华大学微波和数字通信国家重点实验室研制的SELP(S ine Excitation L inear P red iction )声码器算法,在正弦激励线性预测模型的基础上,引入了多帧参数联合矢量量化
[7]方法,进一步压缩帧间冗余,在0.6Kbps
收稿日期:2005-10-06
*作者简介:郭从征(1980-),男,汉族,硕士生,计算机系统结构专业。第20卷 第4期
2005年12月河北工业大学成人教育学院学报Journal o fA dult Educa tion Schoo l o fH ebei Un i v ers it y o f T echno logy V o.l 20N o .4Dec .2005
22河北工业大学成人教育学院学报2005年
的极低编码速率下,获得了很好的重建语音质量。伴随着算法编码速率的降低,算法的复杂度急剧上升,使得单靠软件方法来实现即时语音编码有相当难度。本文所讨论的TR600声码器芯片正是为实现SELP算法的实时通信而设计的专用芯片,语音编解码算法逻辑化实现后,其处理数字语音的速度将明显快于用软件实现,可靠性也优于用软件实现。
1声码器芯片处理器结构及功能
TR600声码器芯片由一个PC M接口、一个RS232接口和TR600语音编解码专用处理器组成。当对语音信号进行编码时,PC M端为输入端,将采样数据送入处理器进行语音分析和参数量化,量化结果经由RS232端送入信道。当对语音信号进行解码时,RS232端将信道上的数据接收后送处理器进行参数重建和语音合成,由PC M端将合成的语音信号输出。TR600声码器芯片的核心部件是它的语音编解码处理器。
处理器由控制器、运算器和存储器组成,采用软件、硬件协同设计的方法。SELP算法通过软件编程的形式存放于存储器中,控制器和运算器采用硬件逻辑化的设计方法以实现中央处理器的功能。处理器电路设计中,针对SELP算法中存在大量向量运算的特点在乘法器中设置了相应的乘累加单元。针对算法中的/人造浮点0的特点设计了相应的四级ALU结构,AL U的第一和第四级用于对准小数点,第二和第三级用于运算;同时四级ALU的最大延时正好与乘法器的最大延时相当,有效地利用了每个时钟周期。针对算法中存在大量函数调用的特点,在寄存器堆中设计了多层重叠寄存器窗口。针对算法中存在大量循环的特点设计了支持嵌套循环的程序控制器。
为了在在较低主频下完成运算量和数据量极大的SELP算法,TR600处理器的设计考虑了最大的并行性。在空间并行方面,运算器中设置了两个AL U单元、两个乘法(含乘累加)单元和38个通用寄存器以满足并行计算;8块数据存储器的存储器体系、多路数据通路的结构以满足并行供数的要求。在时间并行方面,设计了三级流水线结构:取指,译码,执行;使每条指令单周期内即可完成。
针对SELP算法每条语句的特点(SELP算法由C语言写成)和处理器结构的特点设计了可变长指令字结构的指令系统,指令字长度分为16位、32位、48位、64位、128位、192位,256位等7种规格,每种规格又提供多种指令格式,既提供了算法中所用到的基本操作,又满足了程序并行性的需要。同时处理器中执行部件的每个微操作的控制信号线都是可见的,编程人员可以直接用微操作组成自己需要的微指令,用组成的微指令编程;使得编程具有很大的灵活性,可以编出硬件资源利用率极高的程序。处理器体系结构如图1所示。
1.1处理器各部件及主要特性:
运算部件:由两个ALU单元、两个多功能乘法单元、一个除法/位运算混合单元和一个比较置数单元等6个功能单元构成,各功能单元都接有运算结果寄存器;6个功能单元可以并行工作;通过四级ALU 的组合,ALU单元可以单周期内完成78种算术逻辑运算,乘法单元可以在单周期内完成包括16位乘累加等复杂运算在内的9种32位/16位定点乘法运算。
寄存器堆:由38个32b it的通用寄存器组成,分为3层,采用寄存器窗口方式实现函数调用;寄存器堆有两个读端口和两个写端口,可同时对4个寄存器进行操作(两读两写);每个寄存器又可以分成两个16bit的寄存器来使用。
存储器:由5块单端口DRAM和3块FLAS H组成;5块2K@16b it的DRAM用于存放中间计算结果和临时数据;3块16K@16b it的FLAS H用于存放程序和码本。
数据寄存器:共8个,由8块存储体的端口寄存器组成,用以暂存从存储器中取出的数据。
存储器控制部件:由3个地址生成部件、6个地址寄存器、7个存取部件(完成LOAD和STORE功能)和两条存数数据通路组成;可同时实现改写3个地址寄存器,读7块存储体,写任意两块DRAM;数据并行度极高。
图1 TR600语音编解码处理器体系结构图
程序控制部件:由一个比较跳转单元(包含无条件跳转)、两个循环控制单元和一个程序调用单元构成;可以实现程序的分支结构、循环结构(包括循环嵌套),以及函数的调用和寄存器堆换层等功能。程序计数器和状态寄存器也在该部件中。
数据总线:由6条独立的32位数据通路组成,可同时传输6路32位数据;每条数据通路亦可分为两条16位数据线,用以传输16位数据。此6条数据通路主要用于运算部件的各个源操作数的来源选通,部分线路也可用于各功能部件之间的数据通信。
内部数据通路:用以实现运算部件、通用寄存器堆、数据寄存器组、存储器控制部件、程序控制部件之间的数据通信。
指令C atch:由一块4K @64b it 的DRAM 组成,当程序运行时,为了加速程序的执行速度,用以暂存FLASH 中的程序。该DRAM 的访问周期只有处理器主时钟周期(50ns)的四分之一,因此在一个主时钟周期内可以分4次从中读出一条256b it 的指令。
指令寄存器:一个256b it 的寄存器,用以寄存指令Catch 中的指令。
译码器:对指令进行译码,产生对各执行部件的微操作控制信号以及各执行部件运行时所需的立即数;内含译码结果寄存器,用以暂存译码结果。
多种操作数寻址方式:隐含寻址、立即寻址、直接寻址、寄存器寻址、寄存器间接寻址。
1.2 TR600语音编解码程序执行过程:
处理器芯片上电后首先进行初始化操作,TR600语音编解码程序由FLAS H 导入到指令C atch ,程序控制部件中的PC 寄存器初始化为指令C atch 首地址,之后便由PC 寄存器顺序寻址指令C atch ,取指令到指令寄存器并译码执行;PC 寄存器的值由程序控制部件进行修改。PC 寄存器的时钟控制信号频率是处理器主时钟频率的4倍(与指令Ca tch 的时钟相同),因此可在一个主时钟周期内读取4次指令Catch ,即可在一个主时钟周期内完成取指256bit 长度以内的指令。
2 TR 600声码器芯片性能指标
主频:20MH z ;
工艺:0.25L m;规模:18.5平方毫米;
23
第4期 郭从征,王 沁低速率声码器芯片设计
程序容量:共计2.25K条指令,合11.49K@16b i,t3.15@64bit(长度小于64bit的指令按64b it计)。
语音数据格式:8000H z采样频率,16bit线性量化。
完成一次编解码全过程的时间约束:75m s内完成;
20MH z主频下75m s可以提供的有效时钟沿:150万个;
完成一次编解码全过程需要的最大周期数:不大于112万;
芯片处理结果与在VC下运行SELP算法的运行结果的对比:完全一致;
芯片处理结果与在DSP(500MH z,TI,C6000)下运行SELP算法的运行结果对比:完全一致。图2为仿真波形图,上半部分为原始语音波形,下半部分为经过TR600语音编解码芯片后的语音波形。两者基
本一致,常人试听后,
认为二者没有区别。语音信号得到了很好的重建。
图2仿真波形图
3芯片应用前景与总结
TR600声码器芯片可用在CSTU保密电话机中(国家批准型号S H S07);可用于军用电台短波通讯中;可用于有线、无线、卫星通讯中。
以SELP语音编解码算法为参考,分析了算法的特点,依此建立了一个低主频、高并行的处理器体系结构,并在此处理器结构的基础上对SELP算法进行编程实现,将程序注入到芯片中,成功地在片实现了SELP算法,并从正确性、实时性等多方面验证了该声码器芯片。实践证明,即使在低主频下也能生产出拥有较高语音重建品质的低速率语音编解码芯片。
参考文献
[1]王沁.变长宏指令体系结构微处理器[学位论文]北京:北京科技大学控制理论与控制工程,1998.
[2]常青,卢焕章.用可重组结构实现高性能实时信息处理[J].微电子学与计算机,2001(2):30~33.
[3]面向功能可重组结构的DSP&CPU芯片及其软件的基础研究[J].中国科学院(院刊),2003(2):119~120.
[4]吴平,赵铭,崔慧娟,唐昆.高质量声码器的TM S320VC33实现[J].电声技术,2003(10):40~43.
[5]赵勇刚,高攀峰,崔慧娟,唐昆.声码器通用硬件平台的实现[J].器件与电路,2004(7):24~51.
[6]刘实,张雄伟.M ELP:新的2400b i ts美国联邦声码器标准[J].数字通信,1999(2):40~42.
[7]王炳锡.语音编码[M].西安电子科技大学出版社,2002.6.
24河北工业大学成人教育学院学报2005年
设计60进制计数器 数电课程设计
电子技术基础实验 课程设计 用74LS161设计六十进制计数器 学院：班级：姓名：学号：电气工程学院电自1418 刘科 20
用74LS161设计六十进制计数器 摘要 计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。 利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。 关键字：60进制，计数器，74LS161，级联 目录 第1章概述 (1) 计数器设计目的 (1) 计数器设计组成 (1) 第2章六十进制计数器设计描述 (2) 74LS161的功能 (2)
方案框架 (3) 第3章六十进制计数器的设计与仿真 (4) 基本电路分析设计 (4) 计数器电路的仿真 (6) 第4章总结 (8)
单片机课程设计报告——智能数字频率计汇总
单片机原理课程设计报告题目：智能数字频率计设计 专业：信息工程 班级：信息111 学号：*** 姓名：*** 指导教师：*** 北京工商大学计算机与信息工程学院
1、设计目的 （1）了解和掌握一个完整的电子线路设计方法和概念； （2）通过电子线路设计、仿真、安装和调试，了解和掌握电子系统研发产品的一个基本流程。 （3）了解和掌握一些常见的单元电路设计方法和在电子系统中的应用： 包括放大器、滤波器、比较器、计数和显示电路等。 （4）通过编写设计文档与报告，进一步提高学生撰写科技文档的能力。 2、设计要求 （1）基本要求 设计指标： 1.频率测量：0～250KHz； 2.周期测量：4mS～10S； 3.闸门时间：0.1S，1S； 4.测量分辨率：5位/0.1S，6位/1S； 5.用图形液晶显示状态、单位等。 充分利用单片机软、硬件资源,在其控制和管理下,完成数据的采集、处理和显示等工作,实现频率、周期的等精度测量方案。在方案设计中,要充分估计各种误差的影响,以获得较高的测量精度。 （2）扩展要求 用语音装置来实现频率、周期报数。 （3）误差测试 调试无误后，可用数字示波器与其进行比对，记录测量结果，进行误差分析。 （4）实际完成的要求及效果 1.测量范围：0.1Hz～4MHz，周期、频率测量可调； 2.闸门时间：0.05s～10s可调； 3.测量分辨率：5位/0.01S，6位/0.1S； 4.用图形液晶显示状态、单位（Hz/KHz/MHz）等。 3、硬件电路设计 （1）总体设计思路
本次设计的智能数字频率计可测量矩形波、锯齿波、三角波、方波等信号的频率。系统共设计包括五大模块: 主芯片控制模块、整形模块、分频模块、档位选择模块、和显示模块。设计的总的思想是以AT89S52单片机为核心，将被测信号送到以LM324N为核心的过零比较器，被测信号转化为方波信号，然后方波经过由74LS161构成的分频模块进行分频，再由74LS153构成的四选一选择电路控制档位，各部分的控制信号以及频率的测量主要由单片机计数及控制，最终将测得的信号频率经LCD1602显示。 各模块作用如下: 1.主芯片控制模块: 单片机AT89S52 内部具有2个16位定时/计数器T0、T1，定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。利用单片机的计数器和定时器的功能对被测信号进行计数。以AT89S52 单片机为控制核心，来完成对各种被测信号的精确计数、显示以及对分频比的控制。利用其内部的定时/计数器完成待测信号周期/频率的测量。 2.整形模块：整形电路是将一些不是方波的待测信号转化成方波信号，便于测量。本设计使用运放器LM324连接成过零比较器作为整形电路。 3.分频模块: 考虑单片机利用晶振计数，使用11.0592MHz 时钟时，最大计数速率将近500 kHz，因此需要外部分频。分频电路用于扩展单片机频率测量范围，并实现单片机频率测量使用统一信号，可使单片机测频更易于实现，而且也降低了系统的测频误差。本设计使用的分频芯片是74LS161实现4分频及16分频。 4.档位选择模块：控制74LS161不分频、4分频或者 16分频，控制芯片是74LS153。 5.显示模块：编写相应的程序可以使单片机自动调节测量的量程，并把测出的频率数据送到显示电路显示，本设计选用LCD1602。 (2)测频基本设计原理 所谓“频率”，就是周期性信号在单位时间（1s）内变化 的次数。若在一定时间间隔T内测得这个周期性信号的重复变 化次数N，则其频率可表示为f=N/T（右图3-1所示）。其中脉 冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等 。利用单片机的定时/计数T0、T1的定时、计数 于被测频率f x 功能产生周期为1s的时间脉冲信号，则门控电路的输出信号持图3-1
数电课程设计38进制计数器
1.课程设计的目的 数字电子技术课程是电类专业的主要技术基础课。通过本课程的学习，能够使学生掌握近代数电理论的基础知识、电路分析与计算的基本方法，具备进行试验的初步技能，并为后续课程的学习打下必要的基础。 数字电子技术基础课程设计是学习数字电子技术基础课程之后的实践教学环节，是对课程理论和课程实验的综合和补充，其目的是训练学生综合运用学过的数字电子技术的基础知识。学会并利用一种电路分析软件，对电路进行分析、计算和仿真，通过查找资料，选择方案，设计电路，撰写报告，完成一个较完整的设计过程，将抽象的理论知识与实际电路设计联系在一起，使学生在掌握电路基本设计方法的同时，加深对数字电子技术课程知识的理解和综合应用，培养学生综合运用基础理论知识和专业知识解决实际工程设计问题的能力，以及工程意识和创新能力。 2.设计方案论证 2.1 Multisim软件介绍 Multisim是加拿大Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。可以使用Multisim交互式地搭建电路原理图，并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。 功能： (1).直观的图形界面 整个操作界面就像一个电子实验室工作台，绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放屏幕上，轻点鼠标可用导线将它们连接起来，软件仪器的控制面板和操作方式都与实物相似，测量数据、波形和特性曲线如何在真实一起上看到的。 (2).丰富的元器件
基于单片机的简单频率计课程设计报告
《单片机原理与接口技术》课程设计报 告 频率计
1功能分析与设计目标 0 2频率计的硬件电路设计 (3) 2.1 控制、计数电路 (3) 2.2 译码显示电路 (5) 3频率计的软件设计与调试 (6) 3.1软件设计介绍 (6) 3.2程序框图 (8) 3.3功能实现具体过程 (8) 3.4测试数据处理，图表及现象描述 (10) 4讨论 (11) 5心得与建议 (12) 6附录（程序及注释） (13)
1 功能分析与设计目标 背景：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。为了实现智能化的计数测频，实现一个宽领域、高精度的频率计,一种有效的方法是将单片机用于频率计的设计当中。用单片机来做控制电路的数字频率计测量频率精度高，测量频率的范围得到很大的提高。 题目要求： 用两种方法检测（△m ,△ T ）要求显示单位时间的脉冲数或一个脉冲的周期。 设计分析： 电子计数式的测频方法主要有以下几种：脉冲数定时测频法（M 法）,脉冲周期测频法（T 法）,脉冲数倍频测频法（AM 法）,脉冲数分频测频法（AT 法）,脉冲平均周期测频法（M/T 法）,多周期同步测频法。下面是几种方案的具体方法介绍。 脉冲数定时测频法（M 法）：此法是记录在确定时间Tc 内待测信号的脉冲个数Mx ,则待测频率为： Fx=Mx/ Tc 脉冲周期测频法（T 法）：此法是在待测信号的一个周期Tx 内,记录标准频率信号变化次数Mo。这种方法测出的频率是： Fx=Mo/Tx 脉冲数倍频测频法（AM 法）：此法是为克服M 法在低频测量时精度不高的缺陷发展起来的。通过A 倍频,把待测信号频率放大A 倍,以提高测量精度。其待测频率为： Fx=Mx/ATo 脉冲数分频测频法（AT 法）：此法是为了提高T 法高频测量时的精度形成的。由于T 法测量时要求待测信号的周期不能太短,所以可通过A 分频使待测信号 的周期扩大A倍，所测频率为： Fx=AMo/Tx 脉冲平均周期测频法（M/T法）:此法是在闸门时间Tc内，同时用两个计数器分别记录
(完整版)音频基础知识及编码原理
一、基本概念 1 比特率：表示经过编码（压缩）后的音频数据每秒钟需要用多少个比特来表示，单位常为kbps。 2 响度和强度：声音的主观属性响度表示的是一个声音听来有多响的程度。响度主要随声音的强度而变化，但也受频率的影响。总的说，中频纯音听来比低频和高频纯音响一些。 3 采样和采样率：采样是把连续的时间信号，变成离散的数字信号。采样率是指每秒钟采集多少个样本。 Nyquist采样定律：采样率大于或等于连续信号最高频率分量的2倍时，采样信号可以用来完美重构原始连续信号。 二、常见音频格式 1. WAV格式，是微软公司开发的一种声音文件格式，也叫波形声音文件，是最早的数字音频格式，被Windows平台及其应用程序广泛支持，压缩率低。 2. MIDI是Musical Instrument Digital Interface的缩写，又称作乐器数字接口，是数字音乐/电子合成乐器的统一国际标准。它定义了计算机音乐程序、数字合成器及其它电子设备交换音乐信号的方式，规定了不同厂家的电子乐器与计算机连接的电缆和硬件及设备间数据传
输的协议，可以模拟多种乐器的声音。MIDI文件就是MIDI格式的文件，在MIDI文件中存储的是一些指令。把这些指令发送给声卡，由声卡按照指令将声音合成出来。 3. MP3全称是MPEG-1 Audio Layer 3，它在1992年合并至MPEG规范中。MP3能够以高音质、低采样率对数字音频文件进行压缩。应用最普遍。 4. MP3Pro是由瑞典Coding科技公司开发的，其中包含了两大技术：一是来自于Coding 科技公司所特有的解码技术，二是由MP3的专利持有者法国汤姆森多媒体公司和德国Fraunhofer集成电路协会共同研究的一项译码技术。MP3Pro可以在基本不改变文件大小的情况下改善原先的MP3音乐音质。它能够在用较低的比特率压缩音频文件的情况下，最大程度地保持压缩前的音质。 5. MP3Pro是由瑞典Coding科技公司开发的，其中包含了两大技术：一是来自于Coding 科技公司所特有的解码技术，二是由MP3的专利持有者法国汤姆森多媒体公司和德国Fraunhofer集成电路协会共同研究的一项译码技术。MP3Pro可以在基本不改变文件大小的情况下改善原先的MP3音乐音质。它能够在用较低的比特率压缩音频文件的情况下，最大程度地保持压缩前的音质。 6. WMA (Windows Media Audio)是微软在互联网音频、视频领域的力作。WMA格式是以减少数据流量但保持音质的方法来达到更高的压缩率目的，其压缩率一般可以达到1:18。此外，WMA还可以通过DRM（Digital Rights Management）保护版权。 7. RealAudio是由Real Networks公司推出的一种文件格式，最大的特点就是可以实时传输音频信息，尤其是在网速较慢的情况下，仍然可以较为流畅地传送数据，因此RealAudio 主要适用于网络上的在线播放。现在的RealAudio文件格式主要有RA(RealAudio)、RM （RealMedia，RealAudio G2）、RMX(RealAudio Secured)等三种，这些文件的共同性在于随着网络带宽的不同而改变声音的质量，在保证大多数人听到流畅声音的前提下，令带宽较宽敞的听众获得较好的音质。 8. Audible拥有四种不同的格式：Audible1、2、3、4。https://www.wendangku.net/doc/753342354.html,网站主要是在互联网上贩卖有声书籍，并对它们所销售商品、文件通过四种https://www.wendangku.net/doc/753342354.html, 专用音频格式中的一种提供保护。每一种格式主要考虑音频源以及所使用的收听的设备。格式1、2和3采用不同级别的语音压缩，而格式4采用更低的采样率和MP3相同的解码方式，所得到语音吐辞更清楚，而且可以更有效地从网上进行下载。Audible 所采用的是他们自己的桌面播放工具，这就是Audible Manager，使用这种播放器就可以播放存放在PC或者是传输到便携式播放器上的Audible格式文件
简易频率计课程设计
目录 1 技术要求及系统结构 (1) 1.1技术要求 (1) 1.2系统结构 (1) 2设计方案及工作原理 (2) 2.1 算法设计 (2) 2.2 工作原理 (3) 3组成电路设计及其原理 (6) 3.1时基电路设计及其工作原理 (6) 3.2闸门电路设计 (7) 3.3控制电路设计 (8) 3.4小数点控制电路 (9) 3.5整体电路 (10) 3.6 元件清单 (10) 4设计总结 (11) 参考文献 (11) 附录1 (12) 附录2 (17)
摘要 简易数字频率计是一种用四位十进制数字显示被测信号频率（1Hz—100KHz）的数字测量仪器.它的基本功能是测量正弦波，方波，三角波信号，有四个档位（×1，×10，×100，×1000），并能使用数码管显示被测信号数据，本课程设计讲述了数字频率计的工作原理以及其各个组成部分，记述了在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及在设计过程中的分析，以确保设计出的频率计成功测量被测信号。 关键词：简易数字频率计十进制信号频率数码管工作原理 1技术要求及结构 本设计可以采用中、小规模集成芯片设计制作一个具有下列功能的数字频率测量仪。 1.1技术要求 ⑴要求测量频率范围1Hz－100KHz，量程分为4档，即×1、×10、×100、×1000。 ⑵要求被测量信号可以是正弦波、三角波和方波。 ⑶要求测试结果用数码管表示出来，显示方式为4位十进制。 1.2 系统结构 数字频率计的整体结构要求如图1-1所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 图1-1 数字频率计系统结构框图 2 设计方案及工作原理 2.1 算法设计
ARM低功耗设计_全面OK
嵌入式系统中的低功耗设计 2008-12-31 18:19:55 作者：电子之都来源：电子之都浏览次数：59 网友评论 0 条 经过近几年的快速发展，嵌入式系统（Embedded system）已经成为电子信息产业中最具增长力的一个分支。随着手机、PDA、GPS、机顶盒等新兴产品的大量应用，嵌入式系统的市场正在以每年30%的速度递增（IDC预测），嵌入式系统的设计也成为软硬件工程师越来越关心的话题。 在嵌入式系统的设计中，低功耗设计（Low-Power Design）是许多设计人员必须面对的问题，其原因在于嵌入式系统被广泛应用于便携式和移动性较强的产品中去，而这些产品不是一直都有充足的电源供应，往往是靠电池来供电，所以设计人员从每一个细节来考虑降低功率消耗，从而尽可能地延长电池使用时间。事实上，从全局来考虑低功耗设计已经成为了一个越来越迫切的问题。 那么,我们应该从哪些方面来考虑低功耗设计呢？笔者认为应从以下几方面综合考虑： 1.处理器的选择 2.接口驱动电路设计 3.动态电源管理 4.电源供给电路的选择 下面我们分别进行讨论： 一、处理器的选择 我们对一个嵌入式系统的选型往往是从其CPU和操作系统（OS）开始的，一旦这两者选定，整个大的系统框架便选定了。我们在选择一个CPU的时候，一般更注意其性能的优劣（比如时钟频率等）及所提供的接口和功能的多少，往往忽视其功耗特性。但是因为CPU 是嵌入式系统功率消耗的主要来源---对于手持设备来讲，它几乎占据了除显示屏以外的整
个系统功耗的一半以上（视系统具体情况而定），所以选择合适的CPU对于最后的系统功耗大小有举足轻重的影响。 一般的情况下，我们是在CPU的性能（Performance）和功耗（Power Consumption）方面进行比较和选择。通常可以采用每执行1M次指令所消耗的能量来进行衡量，即Watt/M IPS。但是，这仅仅是一个参考指标，实际上各个CPU的体系结构相差很大，衡量性能的方式也不尽相同，所以，我们还应该进一步分析一些细节。 我们把CPU的功率消耗分为两大部分：内核消耗功率PCORE和外部接口控制器消耗功率PI/O，总的功率等于两者之和，即P=PCORE+PI/O。对于PCORE，关键在于其供电电压和时钟频率的高低；对于PI/O来讲，除了留意各个专门I/O控制器的功耗外，还必须关注地址和数据总线宽度。下面对两者分别进行讨论： 1、CPU供电电压和时钟频率 我们知道，在数字集成电路设计中，CMOS电路的静态功耗很低，与其动态功耗相比基本可以忽略不计，故暂不考虑。其动态功耗计算公式为： Pd=CTV2f 式中，Pd---CMOS芯片的动态功耗 CT----CMOS芯片的负载电容 V----CMOS芯片的工作电压 f-----CMOS芯片的工作频率 由上式可知，CMOS电路中的功率消耗是与电路的开关频率呈线性关系，与供电电压呈二次平方关系。对于一颗CPU来讲，Vcore电压越高，时钟频率越快，则功率消耗越大。所以，在能够满足功能正常的前提下，尽可能选择低电压工作的CPU能够在总体功耗方面得到
数电脉搏计数器电路课程设计
烟台南山学院 数字电子技术课程设计题目脉搏计数电路设计 姓名：___ XXXXXX ___ 所在学院：_工学院电气与电子工程系 所学专业：_ 自动化 班级：___电气工程XXXX 学号：___XXXXXXXXXXXXXX 指导教师：_____ XXXXXXXX ___ 完成时间：____ XXXXXXXXXXXXX
数电课程设计任务书 一、基本情况 学时：40学时学分：1学分适应班级：12电气工程 二、进度安排 本设计共安排1周，合计40学时，具体分配如下： 实习动员及准备工作：2学时 总体方案设计：4学时 查阅资料，讨论设计：24学时 撰写设计报告：8学时 总结：2学时 教师辅导：随时 三、基本要求 1、课程设计的基本要求 数字电子技术课程设计是在学习完数字电子课程之后，按照课程教学要求，对学生进行综合性训练的一个实践教学环节。主要是培养学生综合运用理论知识的能力，分析问题和解决问题的能力，以及根据实际要求进行独立设计的能力。初步掌握数字电子线路的安装、布线、焊接、调试等基本技能；熟练掌握电子电路基本元器件的使用方法，训练、提高读图能力；掌握组装调试方法。其中理论设计包括总体方案选择，具体电路设计，选择元器件及计算参数等，课程设计的最后要求是写出设计总结报告，把设计内容进行全面的总结，若有实践条件，把实践内容上升到理论高度。 2、课程设计的教学要求 数字电子技术课程设计的教学采用相对集中的方式进行，以班为单位全班学生集中到设计室进行。做到实训教学课堂化，严格考勤制度，在实训期间累计旷课达到6节以上，或者迟到、早退累计达到8次以上的学生，该课程考核按不及格处理。在实训期间需要外出查找资料，必须在指定的时间内方可外出。 课程设计的任务相对分散，每3名学生组成一个小组，完成一个课题的设计。小组成员既有分工、又要协作，同一小组的成员之间可以相互探讨、协商，可以互相借鉴或参考别人
南京邮电大学课程设计报告-简易数字频率计
目录 第一章技术指标 整体功能要求 系统结构要求 电气指标 扩展指标 设计条件 第二章整体方案设计 算法设计 整体方框图及原理 第三章单元电路设计 时基电路设计 闸门电路设计 控制电路设计 小数点显示电路设计 整体电路图 整机原件清单 第四章测试与调整 时基电路的调测 显示电路的调测 4-3 计数电路的调测 控制电路的调测 整体指标测试 第五章设计小结 设计任务完成情况 问题及改进 心得体会 第一章技术指标
1.整体功能要求 频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。 2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 3.电气指标 被测信号波形：正弦波、三角波和矩形波。 测量频率范围：分三档： 1Hz~999Hz ~ ~ 测量周期范围：1ms~1s。 测量脉宽范围：1ms~1s。 3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误 差）。 当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时，1Hz~的精度均为+1。 5.设计条件 电源条件：+5V。 可供选择的元器件范围如下表
门电路、阻容件、发光二极管和转换开关等原件自定。 第二章 整体方案设计 算法设计 频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。 被测信号
电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 3量级，则要求闸门信号的精度为10 量级。例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ，闸门信号的误差不大于，固由此造成的计数误差不会超过1，符合5*10 3的误差要求。进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 3范围内。 整体方框图及原理 输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。 频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号由RC振荡电路构成一个较稳定的多谐振荡器，经4093整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。 周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的1个周期。将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期。用时间Tx来表示：Tx=NTs 式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。
低速声码器的发展概况
声码器技术的发展 学院： 班级： 姓名： 学号： 指导教师：
摘要 语音编解码技术的迅速发展，使中低速率语音编码技术广泛应用于现代移动通信。声码器特别适用于以低比特率为首要条件的通信场合, 较典型的应用包括标准电话信道上的保密语言传输和小型化数字存贮器中的语言存贮。在某些长距离无线通信中, 人们宁可使用声码器而不愿意用目前音质低劣的模拟传输系统。目前, 质量令人满意的实用语言编码器的比特率下限为2400bps,这个比特率是由线性预测编码和通道话音编码获得的。现在正在进行大量的研究工作, 其目的是要获得低于2400bps的比特率而又要使语言质量不下降或下降很少。这个研究课题是一个既基本又具有实用价值的课题。声码器正向着速率更低、语音质量更好，延时更短，算法更复杂，抗干扰能力更强，带宽要求更小的方向发展。本文主要介绍国外声码器的发展概况、若干种低速声码器的技术原理和结果, 并推测未来的工作。 关键字：声码器发展、线性预测编码、低比特率 一、引言 自首次成功地尝试建造一台能够模拟人声的机器以来,已经大约有两百年了。两百年中中人们曾建造了各种各样的这类机器, 成功的情况也各不相同, 年轻时的贝尔和他的兄弟就曾致力于建造一台这样的机器, 但取得实质性的进展却是电子系统问世之后的事。1939年纽约世界博览会上,一项叫做“语言合成器”（Voder）的发明引起了轰动。这个语言合成器实质上是一台电子器件, 它通过完全的电子方式分析人类的语言, 然后又把它综合出来。该系统后来称之为“声码器”（话音编码器）,声码器标志了语言编码新纪元的开始, 声码器这个名词也一直沿用至今而作为一大类系统的属名。近年来, 声码器的研究变得日益重要了, 这在很大程度上取决于数字化技术和语言编码的大规模应用。 语言数字化有两种根本不同的途径, 一种称之为波形编码, 另一种称之为参数编码。实现参数编码的硬件就是声码器。目前, 降低比特率是一个有重大意义的研究课题，为降低声码器的比特率而采取的所有方式都是利用了如下三个基本思想中的一个、两个或三个。 1）时间多余度压缩：由于在稳态条件下, 帧与帧之间的语言特性相同, 所
常用低功耗设计
随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗增加又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为深亚微米集成电路设计中的一个非常重要的考虑因素。为了使产品更具有竞争力，工业界对芯片设计的要求已从单纯的追求高性能、小面积，转换为对性能、面积、功耗的综合要求。微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有非常重要的意义。 本文首先介绍了微处理器的功耗来源，重点介绍了常用的低功耗设计技术，并对今后低功耗微处理器设计的研究方向进行了展望。 1 微处理器的功耗来源 研究微处理器的低功耗设计技术，首先必须了解其功耗来源。高层次仿真得出的结论如图1所示。 从图1中可以看出，时钟单元(Clock)功耗最高，因为时钟单元有时钟发生器、时钟驱动、时钟树和钟控单元的时钟负载;数据通路(Datapath)是仅次于时钟单元的部分，其功耗主要来自运算单元、总线和寄存器堆。除了上述两部分，还有存储单元(Mem ory)，控制部分和输入/输出 (Control，I/O)。存储单元的功耗与容量相关。 如图2所示，C MOS电路功耗主要由3部分组成：电路电容充放电引起的动态功耗，结反偏时漏电流引起的功耗和短路电流引起的功耗。其中，动态功耗是最主要的，占了总功耗的90%以上，表达式如下： 式中：f为时钟频率，C1为节点电容，α为节点的翻转概率，Vdd为工作电压。
2 常用的低功耗设计技术 低功耗设计足一个复杂的综合性课题。就流程而言，包括功耗建模、评估以及优化等;就设计抽象层次而言，包括自系统级至版图级的所有抽象层次。同时，功耗优化与系统速度和面积等指标的优化密切相关，需要折中考虑。下面讨论常用的低功耗设计技术。 2.1 动态电压调节 由式(1)可知，动态功耗与工作电压的平方成正比，功耗将随着工作电压的降低以二次方的速度降低，因此降低工作电压是降低功耗的有力措施。但是，仅仅降低工作电压会导致传播延迟加大，执行时间变长。然而，系统负载是随时间变化的，因此并不需要微处理器所有时刻都保持高性能。动态电压调节DVS (Dynarnic Voltage Scaling)技术降低功耗的主要思路是根据芯片工作状态改变功耗管理模式，从而在保证性能的基础上降低功耗。在不同模式下，工作电压可以进行调整。为了精确地控制DVS，需要采用电压调度模块来实时改变工作电压，电压调度模块通过分析当前和过去状态下系统工作情况的不同来预测电路的工作负荷。 2.2 门控时钟和可变频率时钟 如图1所示，在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对降低整个系统的功耗产牛很大的影响。门控时钟包括门控逻辑模块时钟和门控寄存器时钟。门控逻辑模块时钟对时钟网络进行划分，如果在当前的时钟周期内，系统没有用到某些逻辑模块，则暂时切断这些模块的时钟信号，从而明显地降低开关功耗。图3为采用“与”门实现的时钟控制电路。门控寄存器时钟的原理是当寄存器保持数据时，关闭寄存器时钟，以降低功耗。然而，门控时钟易引起毛刺，必须对信号的时序加以严格限制，并对其进行仔细的时序验证。 另一种常用的时钟技术就是可变频率时钟。根据系统性能要求，配置适当的时钟频率，避免不必要的功耗。门控时钟实际上是可变频率时钟的一种极限情况(即只有零和最高频率两种值)，因此，可变频率时钟比门控时钟技术更加有效，但需要系统内嵌时钟产生模块PLL，增加了设计复杂度。去年Intel公司推出的采用先进动态功耗控制技术的Montecito处理器，就利用了变频时钟系统。该芯片内嵌一个高精度数字电流表，利用封装上的微小电压降计算总电流;通过内嵌的一个32位微处理器来调整主频，达到64级动态功耗调整的目的，大大降低了功耗。
对外部脉冲计数系统的设计计数器课程设计(单片机)
湖南工业大学 课程设计 资料袋 理学学院（系、部）2012 ~ 2013 学年第 1 学期 课程名称单片机应用系统指导教师周玉职称副教授学生姓名张思远专业班级电子科学102 学号10411400223 题目对外部脉冲计数系统的设计 成绩起止日期2013 年01 月06 日～2013 年01 月10 日 目录清单
湖南工业大学 课程设计任务书 2012 —2013 学年第1 学期 理学院学院（系、部）电子科学专业102 班级 课程名称：单片机应用系统 设计题目：对外部脉冲计数系统的设计 完成期限：自2013 年01 月06 日至2013 年01 月10 日共 1 周
指导教师（签字）：年月日系（教研室）主任（签字）：年月日
附件三 （单片机应用系统） 设计说明书 （题目） 对外部脉冲计数系统的设计 起止日期：2013 年01 月06 日至2013 年01 月10 日 学生姓名张思远 班级电子科学102 学号10411400223 成绩 指导教师(签字) 电气与信息工程学院 2012年12 月10 日
一、设计任务： 1．1 外部脉冲自动计数，自动显示。 1．1．1设计一个255计数器：0－255计数，计满后自动清0，重 新计数（在数码管中显示）。 1．1．2设计一个50000计数器：0－50000计数，计满后自动清0， 重新计数（在数码管中显示）。 注：要求首先采用PROTEUS完成单片机最小系统的硬件电路 设计及仿真；程序仿真测试通过后，再下载到单片机实训 板上执行。 二、硬件设计介绍： ※STC89C52单片机； ※6位共阴或者共阴极数码管； ※外部晶振电路； ※ISP下载接口（In system program,在系统编程）； ※DC+5V电源试配器（选配）； ※ISP下载线（选配） ※6个PNP（NPN）三极管 ※12个碳膜电阻 三、硬件设计思路 方案一：五个1位7段数码管，无译码器 方案二：五个1位7段数码管，译码器 方案三：1个6位7段数码管，译码器 方案四：1个6位7段数码管，无译码器 考虑实际中外围设备、资金、单片机资源利用率、节省端口数量，可实行性以及连接方便等问题，采用6为数码管（共阳或者共阴极）由于实际中没买到6位的，采用2个三位数码管并接组合一个6位数码管形式；由于实际P口驱动能力有限，故采用6位三极管增大驱动能力，已便足以使得6位数码管亮度明显正常工作，增加6个电阻限流保护数码管不被烧坏。让数码管a-g7段分别接P1.6—P1.0，6位位选分别接P2.5—P2.0。 方法一：共阴极数码管 硬件图1.0所示：通过npn管放大后，段选高电平有效，位选低电平有效
低速率声码器芯片设计
低速率声码器芯片设计 郭从征* ,王 沁 (北京科技大学 北京 100083)摘 要:本文针对清华大学研制的SELP 低速率语音编解码算法设计出一款声码器芯片))) TR600,TR600声码器芯片的核心部件是它的语音编解码处理器。该处理器采用软件和硬件 协同设计的方法使芯片面积和运算速度达到最佳平衡点,在20MH z 低主频下实现了即时语音 通信。 关键词:声码器;SELP ;语音编码;语音解码;处理器 中图分类号:TP368.1文献标识码:A 文章编号:1008-911X(2005)04-0021-04 Low Velocity Vocoder Chi p D esign GUO C ong -zheng ,W ANG Q i n (U n i vers it y of Sci en ce and T echnol ogy Be iji ng ,Be iji ng 100083,Ch i na) Abstract :Th is paper a i m ed at the SELP lo w -ve l o c ity vocoder arith m etic developed by Tsi n ghua u - n i v ersity designed a vocoder ship na m ed TR600.The core co m ponen t ofTR600is its speech voceder processor .Th is processor is designed w ith t h e so ft w are and hard w are ba lance-design -m ethod to m ake the area o f chip and opera tion speed reach the opti m al co m b i n ation .A t the lo w frequency of 20MH z t h e c h ip realized the speech rea l ti m e correspondi n g . K eyw ords :vocoder chip ;SELP ;speech encoder ;speech decoder ;processor 前言 语音传输是目前最主要也是最普遍的通信传输服务。有限的带宽和使用者的增加促使语音编码速率不断降低。随着编码速率的降低,语音的品质就只能由更复杂的算法来维持,这使得即时实现语音编码相当困难。随着语音编码技术的诞生与发展,到上世纪三十年代人们提出了脉冲编码原理(PC M )[7]和声码器(V ocoder)[7]两个重要概念,从此语音编码技术一直沿着这两个方向发展,即语音信号的波形 编码和语音信号的参数编码。本文所讨论的声码器芯片所使用的SELP 语音编解码算法属于参数编码范畴,是一种典型的声码器[7]算法。该算法以被列入我国军用电台语音编码标准。 目前低速率(4Kbps 以下)声码器算法是语音通信领域中研究的热点,有着广泛的应用需求。由清华大学微波和数字通信国家重点实验室研制的SELP(S ine Excitation L inear P red iction )声码器算法,在正弦激励线性预测模型的基础上,引入了多帧参数联合矢量量化 [7]方法,进一步压缩帧间冗余,在0.6Kbps 收稿日期:2005-10-06 *作者简介:郭从征(1980-),男,汉族,硕士生,计算机系统结构专业。第20卷 第4期 2005年12月河北工业大学成人教育学院学报Journal o fA dult Educa tion Schoo l o fH ebei Un i v ers it y o f T echno logy V o.l 20N o .4Dec .2005
简易数字频率计
宁波工程学院 电子信息工程学院 课程设计报告 课程设计题目：简易数字频率计 起讫时间：2011年05月23日至2011年06月03日
目录第一章技术指标 1.1整体功能要求 1.2电气指标 1.3扩展指标 1.4设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图 2.3 计数原理 第三章单元电路设计 3.1 波形变换电路 3.2 闸门电路设计 3.3小数点显示电路设计 第四章测试与调整 4.1 硬件测试与调整 4.2 软件测试与调整 4.3 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进 5.3心得体会 附录
第一章技术指标 1.1整体功能要求 设计并制作一台数字显示的简易频率计，主要用于测量正弦波、方波等周期 信号的频率值。 1.2 电气指标 1.2.1 信号波形：方波； 1.2.2 信号幅度;TTL电平； 1.2.3 信号频率：100Hz～9999Hz； 1.2.4 测量误差：≤1%； 1.2.5 测量时间：≤1s／次，连续测量； 1.2.6 显示：4位有效数字，可用数码管，LED或LCD显示。 1.3扩展指标 1.3.1 可以测量正弦波信号的频率，电压峰－峰值VPP=0.1～5V； 1.3.2 方波测量时频率测量上限为3MHz，测量误差≤1%； 1.3.3 正弦（Vopp=0.1V~5V）测量时频率测量上限为3MHz，测量误差≤1%； 1.3.4量程自动切换，且自动切换为四位有效数字输出； 1.4设计条件 1.4.1 电源条件：+5V。 1.4.2开发平台：本系统以高速SOC单片机C8051F360和FPGAEP2C8T144为 核心，主要包括9个模块，其主要配置见表1-1。 表1-1数字电子系统设计实验平台模块一览 型号名称主要配置 MCU模块SOC单片机8051F360,CPLD芯片EMP3064TC44 74151 FPGA模块EMP3064TC44,串行配置芯片，JTAG和AS配置 接口 74153 LCD和键盘模块12864中文液晶，16个按键 7404 8位高速A/D模块30MHz8位A/D转换器ADS930,信号调理电路4518 10位高速D/A模块双路100MHz10位D/A转换器THS5651,差分放 大电路，反相器
ASIC低功耗设计
三、低功耗技术 1. 功耗分析 （1）由于电容的充放电引起的动态功耗 V DD C l i VDD v out 图（20）充放电转换图 如图（20）所示：PMOS 管向电容L C 充电时，电容的电压从0上升到DD V ,而这些能量来 自于电源。一部分能量消耗在PMOS 管上，而剩余的则保存在电容里。从高电压向低转换的过程中，电容放电，电容中储存的能量消耗在NMOS 管上。 我们来推导一下：考虑从低电压转换到高电压的情况，NMOS 和PMOS 不同时导通。在转换过程中电源提供的能量为C E ,而是转换后储存在电容里的能量。 ???====∞∞VDD DD L out DD L out L DD VDD VDD V C dv V C dt dt dv C V dt t i E 0 002)( ???====∞∞VDD DD L out out L out out L out VDD C V C dv v C dt v dt dv C dt v t i E 02002 )( 这两个等式说明电源提供的能量只有一半储存在电容里。另一半被PMOS 管消耗掉了。 为了计算总体能量消耗，我们不得不考虑器件的翻转。如果门每秒钟翻转10?→? f 次，那么 102 ?→?=f V C P DD L dyn 10?→?f 表示能量消耗的翻转频率。 随着数字电路集成度的提高，能量问题将成为人们关注的焦点。从以上分析看出，dyn P 跟电源电压的平方成正比，因此降低供电电压对降低功耗有非常显著的意义。 但是，降低供电电压对电路性能有一定的影响，这时我们可以考虑减小有效电容和减少翻转率。电容主要是由于晶体管的门和扩散电容引起的，因此降低由于电容的充放电引起的动态功耗方法之一是将晶体管设计得尽可能小，这种方法同样对提高电路的性能有很大的帮助。
基于单片机的光电计数器课程设计
计控学院 College of computer and control engineering Qiqihar university 电气工程课程设计报告题目：基于单片机的光电计数器 系别电气工程系 专业班级电气123班 学生姓名宋恺 学号2012024073 指导教师李艳东 提交日期 2015年6月 24日 成绩
电气工程课程设计报告 摘要 光电计数器是利用光电元件制成的自动计数装置。其工作原理是从光源发出的一束平行光照射在光电元件(如光电管、光敏电阻等)上，每当这束光被遮挡一次时，光电元件的工作状态就改变一次，通过放大器可使计数器记下被遮挡的次数。光电计数器的应用范围非常广泛，常用于记录成品数量，例如绕线机线圈匝数的检测、点钞机纸币张数的检测、复印机纸张数量的检测，或展览会参观者人数。 光电计数器与机械计数器相比，具有可靠性高、体积小、技术频率高、能和计算机链接实现自动控制等优点。本文即介绍基于MCS-51单片机的光电技术器。 关键词：单片机；光电计数器；数码显示；自动报警
齐齐哈尔大学计控学院电气工程系课程设计报告 目录 1 设计目的及意义 (1) 2 设计内容 (1) 2.1 系统整体设计 (1) 2.1.1 实验方案 (1) 2.1.2 光电计数器结构框图 (2) 图1 光电计数器结构框图 (2) 2.2系统硬件设计 (2) 2.2.1稳压直流电源电路 (2) 2.2.2发射接收电路 (3) 2.2.3显示电路 (3) 2.2.4报警电路 (4) 2.2.5硬件系统 (4) 2.3系统软件设计 (6) 3 结论7 4 参考文献 (8)
单片机频率计数器课程设计
课程设计报告 课程名称：单片机课程设计 题目：基于单片机的频率计数器设计 学院：环境与化学工程系：过程装备与测控工程 专业： 班级： 学号： 学生姓名： 起讫日期： 指导教师：
摘要 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字，显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。本课程设计主要设计一个简易的频率计，来实现信号在0-9999HZ范围内周期变化的方波频率的测定。 该文主要介绍了基于STC89C52 单片机频率计的设计方案和实现方法，该系统主要由硬件和软件两部分组成，其中重点给出了具体硬件电路图和软件流程图以及具体工作原理。硬件部分通过洞洞板的布线设计帮助，可以确保焊接时尽量少的飞线和出错。软件通过keil μvision编译及调试，其中在P1.7口编入了一个5500HZ的方波，用以仿真调试该频率计的软硬件功能是否能够实现输出频率的功能。另外，本设计多增加了一个按键功能，通过一个按键来控制定时计数器的开始和关闭。该频率计还带有3*3的矩阵键盘，可以作为扩展应用区，通过编程实现。本设计中用的是LED共阴数码管，输出频率时采用的事动态显示的方法。 关键词：频率计；单片机；动态显示
目录 一、频率计数器的设计任务和要求 (1) 1.1 频率计数器的设计任务 (1) 1.2 设计要求及发挥部分 (1) 二、方案的总体设计 (1) 2.1 方案的设计 (1) 2.2 方案的整体框图 (2) 2.3 方案的说明 (2) 三、硬件设计 (2) 3.1 单片机的最小系统 (2) 3.1.1 上电复位电路 (2) 3.1.2 晶振电路 (3) 3.2 LED数码管显示电路 (3) 3.3 整体电路 (4) 四、软件设计 (4) 4.1 程序流程图 (5) 4.2 初始化子函数 (5) 4.3 延时子函数 (5) 4.4 中断子函数 (5) 五、系统的调试和说明 (6) 5.1 C程序的说明 (6) 5.2 C程序编译的结果 (6) 5.3 实物图 (7) 六、设计总结与心得体会 (8) 6.1设计总结 (8) 6.2 设计心得 (9) 七、参考文献 (9) 附录 (10)