计算机组成实验报告-算数逻辑运算实验

计算机组成实验报告:算术逻辑运算

姓名(学号):

组号: 18 试验日期:2011/11/11

1·实验目的: 了解运算器的组成结构及工作原理，学习运算器的设计方法，掌握简单运算器的数据传输通路，验证运算功能发生器74LS181的组合功能。

2·试验仪器: TDN-CM++教学实验系统一套

3·实验原理：由两片181器件组成8位算术逻辑运算器，8位数据开关提供运算器的操作数，通过三态门（SW-B）的控制信号送入数据总线，由LDDR1?T4或LDDR2?T4控制信号分别打入DR1或DR2锁存器，置入181数据输入端A、B。然后由181的S0、S1、S2、S3、M、CN控制信号，进行运算（有32种运算，功能表在34页），结果由181的F端输出，通过三态门（ALU-B）的控制信号送入数据总线。

例如5+3的操作

图2.6-1 运算器通路图

掌握主要的控制信号的作用：

SW-B、ALU-B、LDDR1、LDDR2、T4、S0、S1、S2、S3、M、CN

4·实验步骤：

（1）按图连接电路，检查无误（图中有小圆圈标明的需要用户连接）

算术逻辑实验接线图

（2）打开电源开关

（3）用输入开关向暂存器DR1置数：拨动输入开关形成二进制数01100101。亮灯为0，熄灯为1。使用SWITCH UNIT单元中的开关SE-B=0、ALU-B=1、LDDR1=1、LDDR2=0。按动微动开关KK2，将二进制数01100101置入DR1中。

（4）用输入开关向暂存器DR2置数：拨动输入开关形成二进制数10100111。SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。按动微动开关KK2，将10100111置入DR2中。

（5）检验DR1和DR2中存在的数是否正确：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0，LDDR2=0，关闭寄存器。置S3、S2、S1、S0、M为1、1、1、1、1，总线显示灯显示DR1中的数据。置S3、S2、S1、S0、M为1、0、1、0、1，总线显示灯显示DR2中的数。

（6）改变运算器的功能设置，观察运算器的输出。

①SW-B=1、ALU-B=0保持不变

②按表置S3、S2、S1、S0、M、Cn的数值，并观察总线显示灯显示的结果。

实验数据表：

（由于时间原因，记录了11组数据，数据与74LS181逻辑功能表的计算结果吻合，验证实验操作成功）

实验分析：该实验《算数逻辑运算实验》用到的元器件是74LS181，元件连接控制部分为SWITCH UNIT，其中SW-B=0，ALU-B=1时为数据输入内存的主要控制信号。

实验1运算器组成实验

实验一运算器组成实验 一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算器的数据传输通路。 3、验证试验台运算器的8位加、减、乘、与、直通功能。 二、实验电路 S0,S1,S2为片选信号，通过它们的高低电平的转换，使各模块的电路是否处于工作状态。每次输入数据存入存储器中，通过控制器取出指令，然后进行计算。 三实验过程 一、接线 1、固定接线 RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。 IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。 CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。 M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。 2、其他控制信号线 SW_BUS#接K0;ALU_BUS接K1; S0接K2；S1接K3；S2接K4； LDDR1接K5；LDDR2接K6。 接线图如下：

二、设置功能开关 1、置开关DB=0，DZ=0，DP=1，使实验系统处于单排状态（每按一次QD按钮，顺序产生T1、T 2、T 3、T4各一个脉冲） 2、将开关IP/DBUS拨到DBUS位置；置SW_BUS#(K0)=0，ALU_BUS(K1)=0,使数据输入设备（SW7~SW0）与数据总线DBUS接通；ALU的输出与数据总线DBUS断开。 三、实验操作 1、按下试验台上电源开关，接通电源。按复位按钮CLR#(使实验系统处于初始状态)。 2、置开关SW7~SW0为相应数字（eg:1000001）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000001） 3、置LDDR2=1，LDDR1=0,按QD按钮（产生T3），则将DBUS的数据（1000001）打入DR2。 4、置开关SW7~SW0为相应数字（eg:1000010）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000010） 5、置LDDR2=0，LDDR1=1,按QD按钮（产生T3），则将DBUS的数据（1000010）打入DR1。 6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。是数据输入设备（SW7~SW0）与数据总线DBUS 断开接通；ALU的输出与数据总线DBUS接通。 7、置S0、S1、S2为相应高低电平，使ALU进行相应计算（见下表）。运算的结果送至数据总线DBUS，DBUS的红色数据指示灯显示运算结果（10000011B）；此时仅为指示灯为C=1。按QD按钮（产生T4），进位C=1保存。 8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算（见下表）。

计算机组成原理运算器实验—算术逻辑运算实验

实验报告 、实验名称 运算器实验—算术逻辑运算实验 、实验目的 1、了解运算器的组成原理。 2、掌握运算器的工作原理。 3、掌握简单运算器的数据传送通路。 4、验证运算功能发生器( 74LS181)的组合功能 三、实验设备 TDN-CM++ 计算机组成原理教学实验系统一套，导线若干四、实验原理 实验中所用的运算器数据通路如图1-1 所示。其中两片74LSl81以串行方式构成8 位字长的ALU，ALU 的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-R 控制，控制运算器运算的结果能否送往总线，低电平有效。为实现双操作数的运算，ALU 的两个数据输入端分别由二个锁存器DR1、DR2 (由74LS273实现)锁存数据。要将数据总线上的数据锁存到DRl、DR2 中，锁存器的控制端LDDR1 和DDR2必须为高电平，同时由T4 脉冲到来。 数据开关“( INPUT DEVICE")用来给出参与运算的数据，经过三态 (74LS245) 后送入数据总线，三态门由SW—B控制，低电平有效。数据显示灯“( BUS UNIT") 已和数据总线相连，用来显示数据总线上的内容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4 为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT ”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“ STATE UNIT ”的微动开关KK2 的输入端，按动微动开关，即可获得实验所需的单脉冲。 ALU 运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、 LDDR2 、ALU-B 、SW-B均由“ SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU —B、SW 一 B 为低电平有效LDDR1 、LDDR2 为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

计算机组成原理实验-运算器组成实验报告

计算机组成原理课程实验报告 9.3 运算器组成实验 姓名：曾国江 学号： 系别：计算机工程学院 班级：网络工程1班 指导老师： 完成时间： 评语： 得分：

9.3运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 ALU-BUS# DBUS7 DBUS0 Cn# C 三态门（244） 三态门（244）ALU（181） ALU（181） S3S2S1S0M A7A6A5A4F7F6F5F4 F3F2F1F0B3B2B1B0 Cn+4 Cn Cn Cn+4 LDDR2T2 T2 LDDR1LDRi T3 SW-BUS# DR1（273） DR2（273） 双端口通用寄存器堆RF （ispLSI1016） RD1RD0RS1RS0WR1WR0 数据开关(SW7-SW0)数据显示灯 A3A2A1A0B7B6B5B4 图3.1 运算器实验电路 LDRi T3A B 三态门 R S -B U S # 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。

RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。 DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU的A输入端口，DR2接ALU的B输入端口。ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD 按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1、按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运 算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号

《8位算术逻辑运算实验》

3.2 算术逻辑运算部件 1位全加器 n 位并行加法器 ALU 单元 乘、除 法器 运算器 3.2.1 加法单元 若：+1101，+1111 两数相加，且分别放入A 、B 两个寄存器。 0 0 1 1 0 1 （补码、双符号位表示） +） 0 0 1 1 1 1 0 1 1 1 0 0 第3位：输入量： Ai(1),Bi(1), C ｉ-1(1) 本位进位 C ｉ ∑ｉ C ｉ-1 A ｉ B ｉ 低位进位 本位操作数 输入、输出量之间的关系式： Σi =（A B i C i-1 (1) C i = A i B i A B i ）C i-1 (2) 根据上式，得出一位全加器的逻辑电路图： 根据（1）式得： 如果三个输人中1的个数为奇数，则本位和为1，否则为0。 根据（2）式得： 当本位的两个输入A i 、B i 均为1时，不管低位有无进位C i-1传来，都必然产生进位C i ；若C i-1为1，只要A i 、B i 中有一个为1，也必然产生进位。 i-1 i-1 i i i i （a ） （b ） 进位链 选择逻 辑控制 移位器 寄存器组 选择器

3.3.1 2并行加法器与进位逻辑结构 一、串行加法器 1.定义：如果每步只求一位和，将n 位加分成n 步实现，这样的加法器称为串行 加法器。 2.组成： 1 个一位全加器 1个移位寄存器：从低到高串行提供操作数相加； 1个寄存器 1个触发器 3.特点：结构简单，速度极慢。 二、并行加法器 1.定义：如果用n 位全加器一步实现n 位相加，即n 位同步相加，这样的加法器称为并行加法器。 2.组成： n 位加法器 并行加法器 串行进位链 进位链 并行进位链 根据（指C i-1 ）输入量提供时间的不同，将进位链分为带串行进位链的并行加法器，带并行进位链的并行加法器。 加法器的运算速度不仅与全加器的运算速度有关，更主要的因素是取决于进位传递速度。 3.进位信号的基本逻辑： C i = A i B i +（A i ）C i-1 令Gi= A i B i 进位产生函数 Pi = A i ，进位传递函数 4.串行进位链 (1)定义：各级进位信号直接依赖于低一级的进位信号 (2)关系式： C 1 = G 1 + P 1C 0 C 2 = G 2 + P 2C 1 C 3 = G 3 + P 3C 2 。。。。。。。。。 C n = G n + P n C n-1 (3)结构图：

16位算术逻辑运算实验

16 位算术逻辑运算实验 一、实验内容 1、实验原理 实验中所用16位运算器数据通路如图3－3所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。

本实验用到6个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块），⑸高8位运算器模块，⑹高8位（扩展）数据总线显示模块。根据实验原理详细接线如下（接线⑴～⑸同实验一）： ⑴ALUBUS连EXJ3； ⑵ALUO1连BUS1； ⑶SJ2连UJ2； ⑷跳线器J23上T4连SD； ⑸LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式）； ⑹AR跳线器拨在左边，同时开关AR拨在"1"电平； ⑺ALUBUS`连EXJ2；

计算机组成原理实验报告材料

福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级 姓名：张文绮学号： 091150022 实验课程：计算机组成原理 实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩： 实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理 实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181

以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤

计算机组成原理实验报告运算器组成存储器

计算机组成原理实验报告 一、实验1 Quartus H的使用 一．实验目的 掌握Quartus H的基本使用方法。 了解74 1 38(3：8)译码器、74244、74273的功能。 利用Quartus H 验证74138 (3: 8)译码器、74244、74273 的功能。 二．实验任务 熟悉Quartus H中的管理项目、输入原理图以及仿真的设计方法与流程。新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138 的原理图与仿真图 74244的原理图与仿真图 1.

实验2运算器组成实验 一、 实验目的 1. 掌握算术逻辑运算单元（ALU 的工作原理。 2. 熟悉简单运算器的数据传送通路。 3. 验证4位运算器（74181）的组合功能。 4. 按给定数据，完成几种指定的算术和逻辑运算。 二、 实验电路 附录中的图示出了本实验所用的运算器数据通路图。 8位字长的ALU 由2 片74181构成。2片74273构成两个操作数寄存器 DR1和DR2用来保存参 与运算的数据。DR1接ALU 的A 数据输入端口，DR2接 ALU 的B 数据输入端 口，ALU 的数据输出通过三态门74244发送到数据总线BUS7-BUS 上。参与 运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或 DR2 暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了 T4是脉冲信号外，其 4. 74273的原理图与仿真图、

他均为电位信号。nCO, nALU-BUS nSW-BU鈞为低电平有效。 三、实验任务按所示实验电路，输入原理图，建立.bdf 文件。 四. 实验原理图及仿真图 ，然后利用ALU的直通功能，检查DR1 DR2中是否保存了所置的数。 其实验原理图如下： 波形图如下： 实验 3 半导体存储器原理实验 （一）、实验目的 （1）熟悉静态随机存储器RAM和只读存储器ROM勺工作特性和使用方法； （2）熟悉半导体存储器存储和读出数据的过程； （3）了解使用半导体存储器电路时的定时要求。 （二）、实验要求 利用Quartus H器件库提供的参数化存储单元，设计一个由128X8 位的RAM和128X8位的ROM勾成的存储器系统。请设计有关逻辑电路，要求仿真通过，并设计波形文件，验证该存储器系统的存储与读出。 （三）、实验原理图与仿真图 ram内所存储的数据： rom 内所存储的数据： 仿真图如下： （四）心得体会 本次试验中，我们应该熟练掌握Quartus H软件的使用方法；熟悉静态随机存储器RAM和只读存储器RO啲工作特性和使用方法；熟悉半导体存储器存

《计算机组成原理》实验报告---8位算术逻辑运算实验

. '. 计算机专业类课程 实验报告 课程名称：计算机组成原理 学 院：信息与软件工程学院 专 业：软件工程 学生姓名： 学 号： 指导教师： 日 期： 2012 年 12 月 15 日

电子科技大学 实验报告 一、实验名称：8位算术逻辑运算实验 二、实验学时：2 三、实验内容、目的和实验原理： 实验目的： 1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握模型机运算器的数据传送通路组成原理。 3.验证74LS181的组合功能。 4.按给定数据，完成实验指导书中的算术／逻辑运算。 实验内容： 使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。 实验原理： 1.运算器由两片74LS181以并/串形式构成8位字长的ALU。

. '. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。 3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给 出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内 容。 实验器材（设备、元器件）：模型机运算器 四、实验步骤： 1. 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 2. 核对线路，核对正确后接通电源 3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。

计算机组成原理实验报告一 算术逻辑运算器

算术逻辑运算器 一．实验目的与要求 试验目的：1、掌握算术运算器单元ALU（74LS181）的工作原理。 2、掌握简单运算器的数据传送通道。 3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。 4、能够按给定数据，完成实验指定的算术／逻辑运算。 试验要求：按练习的要求输入数据和完成相应的操作，将实验结果填入表格二．实验方案 1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。 2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。 3、通过总线输出DR1寄存器和DR2寄存器的内容。 4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。 三．实验结果 练习一表1.1.2 练习二表1.1.3

1.实验结果分析 ●实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。 2.结论 ●要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。 3.问题与讨论 我们这个小组，在做第二个实验时就遇到了很多问题，就是我们我无论输入什么显示灯都不变，然后我们就互相讨论，但是还是没办法解决，后来问了老师才知道我们插错线。 4.实验总结 （1）以前没有做过这种实验，所以实验前我做了充分的预习。但预习毕竟不是实际操

作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。 （2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。因为这个很重要，直接影响到后面的实验，所以请教了老师。 经过老师的解释后，我顺利地完成了后面的实验。 5.思考题 1)写出本实验中的各控制端的作用。 答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据） 2)在实验中哪些控制端高电平有效，哪些低电平有效? 答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B） 3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态? 答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。 4)DR1置数完成后，为什么要关闭控制端LDDR1? 答：不关闭的话将导致第二次输入的数据存入DR1中，覆盖之前的数据 DR2置数完成后，为什么要关闭控制端LDDR2? 答：不关闭的话，下此操作后的数据将会存入DR2中，覆盖之前的数据 5)在练习三的表1.1.4中，要求每一次的运算结果都要存入DR2寄存器，解释该存入操作 中为什么不用SW-B置“0”和ALU-B置“1” 答：因为这时候的数据已经是存在控制器中，不必要再输入，所以不必那样做。 6)“A+B”和”A加B”这两种运算有什么不同，查找表1.1.1，分别写出这两种运算中S3、 S2、S1、S0、M、CN各控制端的状态。 答：A+B表示逻辑加11101* A加B表示算术加100101 7)CN是进位控制端，在逻辑运算和算术运算中，它与哪种运算有关？ 答：算术运算 8)做减法操作DR1减DR2时，与进位CN是否有关？如有关CN是0还是1？ 答：有关，因为这是算术减。与0有关 进位控制运算器 1.实验目的与要求 试验目的： 1）、验证带进位控制的算术运算发生器的功能。 2）、按给定的数据完成几种指定的算术运算。 二、实验要求： 按练习一和练习二的要求输入数据和完成相应的操作，将实验结果填入表1.2.2和1.2.3. 三. 实验方案

运算器实验报告模板

脱机运算器实验报告 理论课教师姓名：高金山实验指导教师：刘万成 组号：姓名：闫麟阁学号：12281212 实验目的： （1）了解脱机操作下AM2901运算器的功能与控制信号的使用，了解运算器AM2901的内部结构及工作时序，观察运算器运算的结果对状态标志的影响。 （2）深入了解AM2901运算器的功能与具体用法，掌握用AM2901完成各种运算操作时各控制信号的使用，观察指令执行的结果对状态标志的影响；了解4片AM2901的级联方式，深化运算器部件的组成、设计、控制与使用等诸项知识。 实验内容： 1.将教学机左下方的5个拨动开关置为1XXOO（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。 2.接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：其中D1取为0101H，D2取为1010H；通过两个12位的红色微型开关向运算器提供控制信号，通过16位数据开关向运算器提供数据，通过指示灯观察运算结果及状态标志。 运算器实验（1） 实验结果分析（每人选择2个操作运算进行控制信号取值和运算结果值的分析）：

此式的功能是R0∨R1然后将值赋给R1，由于有两个值，所以A、B口均有对应地址输入，B 对应的是R0，所以B的地址为0001，A对应的是R1,所以A的地址为0000。因为最后的值存储到B口多对应的地址并输出，所以I8-I6所选值为011；该式实现的是并运算，所以I5-I3所选值为011；数据来源是A和B，所以I2-I0所选值为001。 该式接受ALU的标志位输出的值，所以SST所选值为001；该式执行的并（SUB），所以SSH SCI 所选值为000。 因为R0=0101，R1=1010，所以按START前ALU的输出值为0F0F，故输出值为0F0F。 此时的功能是实现R0的逻辑左移功能，由于只有一个值，所以只有B口有对应地址输入，B对应的是R0，所以B的地址为0000。因为最后的值存储到B口对应的地址并输出，所以I8-I6所选值为111,；该式实现的是逻辑左移，所以I5-I3取000（加法）；数据来源是B，所以I2-I0所选值为011。 该式是左移操作，另三个标志不变，所以SST所选值为110；SSH SCI所选值为100。 因为R0=FEFE，实现逻辑左移后补0,所以按START之前R0为FEFE，按START后R0变为FDFC。 运算器实验（2） 实验步骤 将教学机左下方的5个拨动开关置为1XX00（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：

计算机组成原理实验报告 算术逻辑运算单元实验

西华大学数学与计算机学院实验报告 课程名称：计算机组成原理年级：2011级实验成绩： 指导教师：祝昌宇姓名：蒋俊 实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15 一、目的 1. 掌握简单运算器的数据传输方式 2. 掌握74LS181的功能和应用 二、实验原理 （1）ALU单元实验构成 1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。 2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。 3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。 （2）ALU单元的工作原理 数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。 算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。 输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。

计算机组成原理运算器实验报告

计算机组成原理实验一 运算器实验 一、实验目的： 1、掌握简单运算器的数据传输方式。 2、验证运算功能发生器（74LS181）及进位控制的组合功能。 二、实验要求： 完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。 三、实验原理： 74LS181是4位算术逻辑运算器，用两个74LS181并联可以实

现8位运算，为了实现双操作的运算，ALU 的输入端分别由两个锁存器DR1，DR2锁存数据。数据显示灯和数据总线相连接，用来显示数据总线上的内容。由于实验电路中的时序信号均已连接至W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。 四、 实验连接： 1.八位运算器控制信号连接： S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I 2.完成连接并检查无误后接通电源。 五、实验仪器状态设定： 在闪动的“P.”状态下按动“增址”命令键，使LED 显示器自左向右第一位显示提示符“H ”，表示本装置已进入手动单元实验状态。 五、 实验项目： （一）算数运算实验 拨动二进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。 步骤如下: [CBA=001] [LDDR1=1] [LDDR1=0] [LDDR2=0] [LDDR2=1] 数据开关 （01100101） 三态门 寄存器DR1 （01100101） 数据开关 （10100111） 寄存器DR2 （10100111）

[“按STEP”] [“按STEP”] 然后检查数据： 1.关闭数据输入三态门（CBA=000） 2.打开ALU输出三态门（CBA=010） 3.当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数 4.当置S3，S2，S1，S0，M为10101时，总线指示灯显示DR2中的数 算数运算（不带进位）实验： 置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指示灯显示00001100（0CH） （二）进位控制实验 （1）进位标志清零 CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上） （3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进行算数运算。 给定DR1=65，DR2=A7，改变运算器功能（逻辑或非运算方法见逻辑运算实验），得到运算器输出记录如下： DR1 DR2 S3 S2 S1 S0 M=0 (算数运算) M=1 （逻辑运算）CN=1 无进位 CN=0 有进位 65 A7 0000 F=（65）F=（66）F=（9A） 0001 F=（E7）F=（E8）F=（18） 0010 F=（7D）F=（7E）F=（82） 0011 F=（FF）F=（0）F=（0） 0100 F=（A5）F=（A6）F=（82） 0101 F=（27）F=（B8）F=（58） 0110 F=（BD）F=（-42）F=（C2） 0111 F=（3F）F=（40）F=（40） 1000 F=（8A）F=（E3）F=（BF） 1001 F=（C）F=（10D）F=（3D） 1010 F=（A2）F=（BE）F=（A7） 1011 F=（25）F=（7D）F=（7D） 1100 F=（CA）F=（CB）F=（1） 1101 F=（4C）F=（DD）F=（7D） 1110 F=（E2）F=（E3）F=（77） 1111 F=（64）F=（65）F=（65）

运算器部件实验报告

实验一运算器部件实验报告 班级____________ 姓名_______________ 学号 _______________ 日期_____________ 一、实验目的 熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用。 熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系。 熟悉与深入理解用2片GAL20V8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。 二、实验说明 脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。 三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。 四、实验所使用到的控制信号 AM2901所用的控制信号 运算器用到的GAL20V8的控制信号

五、实验步骤 1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。 六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 2、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 运算器功能所用到的控制信号

计算机组成原理--实验二算术逻辑运算实验

实验二算术逻辑运算实验 一、实验目的 （1）了解运算器芯片（74LS181）的逻辑功能。 （2）掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置。 （3）观察在不同工作模式下数据运算的规则。 二、实验原理 1.运算器芯片（74LS181）的逻辑功能 74LS181是一种数据宽度为4个二进制位的多功能运算器芯片，封装在壳中，封装形式如图2-3所示。 5V A1 B1 A2 B2 A3 B3 Cn4 F3 BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND 图 2-3 74LS181封装图 主要引脚有： （1）A0—A3：第一组操作数据输入端。 （2）B0—B3：第二组操作数据输入端。 （3）F0—F3：操作结果数据输入端。 （4）F0—F3：操作功能控制端。 （5）：低端进位接收端。

（6）：高端进位输出端。 （7）M：算数/逻辑功能控制端。 芯片的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、 为1时，操作结果数据输出端F0—F3上的数据等于第一组操作数据输入端A0—A3上的数据加第二组操作数据输入端B0—B3上的数据。当S0—S3、M、 上控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算数运算操作。在加法运算操作时，、进位信号低电平有效；减法运算操作时，、 借位信号高电平有效；而逻辑运算操作时，、进位信号无意义。 2.运算器实验逻辑电路 试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS181分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所示。途中算术运算操作时的进位Cy判别进位指示电路；判零Zi和零标志电路指示电路，将在实验三中使用。 第一操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送入名为DA1的第一操作数据寄存器，第二操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送入名为DA2的第二操作数据寄存器。74LS181的运算结果数据由（ALU TO BUS）低电平控制信号送总线。S0—S3、M芯片模式控制信号同时与两片74LS181的S0—S3、M端相连，保证二者以同一工作模式工作。实验电路的低端进位接收端Ci与低4位74LS181的相连，用于接收外部进位信号。低4为74LS181的与高4位74LS181的上相连，实现高、低4位之间进位信号的传递。高4位之间进位信号的传递。高4位74LS181的送进位Cy判别和进位指示电路。 表2-1 74LS181 芯片逻辑功能表

计算机组成原理实验-运算器实验报告

1.逻辑运算 （1）S3S2S1S0=0000时，F=A，例如：当A=00010101，B=01101001时 F=00010101； 当A=01011000时，B=01011110时 F=01011000 （2）S3S2S1S0=0001时，F=B，例如： 当A=10110111，B=01110010时 F=01110010 当A=11100011，B=01010110 F=01010110 （3）S3S2S1S0=0010时，F=AB。例如：当A=10110010，B=10010111时 F=10010010 当A=11000011，B=00111100时 F=00000000 （4）S3S2S1S0=0011时，F=A+B。例如：当A=00110101，B=11001010时， F=11111111 当A=01011011，B=11000101时 F=11011111 （5）S3S2S1S0=0100时，F=/A。例如：

当A=00110100，B=11010010时， F=11001011 当A=01001111，B=10100101时 F=10110000 2.移位运算 （1）S3S2S1S0=0101时，F=A逻辑右移B（取低三位）位。例如： 当A=01000101，B=00000010时， F=00010001 当A=01011011，B=00000101时 F=00000010 （2）S3S2S1S0=0110时，F=A逻辑左移B（取低三位）位。例如： 当A=00110101，B=00000011时， F=10101000 当A=01101011，B=00000001时 F=11010110 （3）S3S2S1S0=0111时，F=A算术右移B位。例如：当A=01110101，B=00000010时， F=00011101 当A=01000111，B=00000101时

运算器组成实验

实验二 运算器组成实验 1．算术逻辑运算实验 一．实验目的 1． 了解简单运算器的数据传输通路。 2． 验证运算功能发生器的组合功能。 3． 掌握算术逻辑运算加、减、与的工作原理。 4． 验证实验台运算的8位加、减、与、直通功能。 5． 按给定数据，完成几种指定的算术和逻辑运算。 二．实验内容 1．实验原理 算术逻辑单元ALU 的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。 表2-1 ALU181的运算功能 选择端 高电平作用数据 S3 S2 S1 S0 M=H M=L 算术操作 逻辑功能 Cn=L （无进位） Cn=H （有进位） 0 0 0 0 A F = A F = 1加A F = 0 0 0 1 B A F += B A F += )(B A F +=加1 0 0 1 0 B A F = B A F += B A F +=+1 0 0 1 1 0=F =F 减1（2的补码） 0=F 0 1 0 0 AB F = B A A F 加= B A A F 加=加1 0 1 0 1 B F = )(B A F +=加B A )(B A F +=加B A +1 0 1 1 0 B A F ⊕= B A F 减= 1减减B A F = 0 1 1 1 B A F = B A F += 1)(减B A F += 1 0 0 0 B A F += AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕= B A F 加= B A F 加=加1 1 0 1 0 B F = AB B A F ）加（+= AB B A F 加)(+=加1 1 0 1 1 AB F = AB F = 1减AB F = 1 1 0 0 1=F A A F 加=* 1加加A A F = 1 1 0 1 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 1 A F = A F = 1减A F = 注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。 三．实验步骤 （1）设计ALU 元件 在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。 （2）以原理图方式建立顶层文件工程

算术逻辑运算实验

实验报告 实验项目：算术逻辑运算实验(试验一) 课程名称：计算机组成原理 姓名：学号同组姓名：学号：实验位置（机号）： 实验日期 实验1.掌握简单运算器的数据传送通路 目的2.验证运算器功能发生器（74LS181）的组合功能 3.验证带进为控制的算术运算器功能发生器（74LS181）的功能 4.按指定的数据完成几种制定的算术运算 5.验证移位控制的组合功能 实验YY-Z02计算机组成原理教学实验系统一台，排线若干。设备 实验 内容1.实验原理 （算 运算器实验原理图 法、 程 T4______ ALU-B 序、

_____ _____ 进位CyCn 步骤 299-B 判零_____ M 74LS2 电路CyNCn 和方 S0 99 ALU S1 法） (74LS181) S2 S3 _____I/O-RINPUT Ai =“0”B-DA1DA1 (74LS273)DA2

(74LS273)B-DA2 实验中所用的运算器数据通路图如图1-1所示，算术逻辑实验接线图如图1-2所示。图中所示的是由两片段74LS181芯片以并/串形式构成的8位字长的运算器。右方为低压4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端C（n+4）与高芯片的进位输入端CN相连，高位芯片的进位输出引至外部。两个芯片的控制端S0~S3和M各自相连。 2.实验步骤 1)算数逻辑运算 i.输入单元置数一 ii.设置I/O-R# = 0 iii.ALU-B# =1 iv.B-DA1 _|￣|_将输入单元的输入数据存入DA1中 v.输入单元置数据二 vi.B-DA2 _|￣|_将数据存入DA2中 vii.设置S 3 -------S 0、M、Cn根据要求按照定义操作设置完成运算viii. ix. x.I/O-R# = 1 ALU-B = 0运算结果送总线 IO-W￣|＿|￣总线数据送显示单元显示 数据1.算数逻辑运算