semi-conductor半导体封装测试制程介绍

半导体封装制程简介

（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二

（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。

半导体封装、测试项目立项申请报告(规划方案)

半导体封装、测试项目立项申请报告（规划方案） 第一章基本信息 一、项目承办单位基本情况 （一）公司名称 xxx投资公司 （二）公司简介 公司在发展中始终坚持以创新为源动力，不断投入巨资引入先进研发设备，更新思想观念，依托优秀的人才、完善的信息、现代科技技术等优势，不断加大新产品的研发力度，以实现公司的永续经营和品牌发展。 公司实行董事会领导下的总经理负责制，推行现代企业制度，建立了科学灵活的经营机制，完善了行之有效的管理制度。项目承办单位组织机构健全、管理完善，遵循社会主义市场经济运行机制，严格按照《中华人民共和国公司法》依法独立核算、自主开展生产经营活动；为了顺应国际化经济发展的趋势，项目承办单位全面建立和实施计算机信息网络系统，建立起从产品开发、设计、生产、销售、核算、库存到售后服务的物流电子网络管理系统，使项目承办单位与全国各销售区域形成信息互通，有效

提高工作效率，及时反馈市场信息，为项目承办单位的战略决策提供有利的支撑。 上一年度，xxx有限责任公司实现营业收入9142.85万元，同比增长17.97%（1392.39万元）。其中，主营业业务半导体封装、测试生产及销售收入为7630.04万元，占营业总收入的83.45%。 根据初步统计测算，公司实现利润总额1925.37万元，较去年同期相比增长329.70万元，增长率20.66%；实现净利润1444.03万元，较去年同期相比增长237.99万元，增长率19.73%。 二、项目概况 （一）项目名称 半导体封装、测试项目 （二）项目选址 xxx科技谷 （三）项目用地规模 项目总用地面积19022.84平方米（折合约28.52亩）。 （四）项目用地控制指标 该工程规划建筑系数50.10%，建筑容积率1.30，建设区域绿化覆盖率7.58%，固定资产投资强度173.08万元/亩。 （五）土建工程指标

晶圆封装测试工序和半导体制造工艺流程0001

盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械

半导体封装测试企业名单

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 申报企业名称 武汉新芯集成电路制造有限公司 上海集成电路研发中心有限公司 无锡华润微电子有限公司 中国电子科技集团公司第五十五研究所 华越微电子有限公司 中国电子科技集团公司第五十八研究所 珠海南科集成电子有限公司 江苏东光微电子股份有限公司 无锡中微晶园电子有限公司 无锡华普微电子有限公司 日银IMP微电子有限公司 中电华清微电子工程中心有限公司 中纬积体电路（宁波）有限公司 深圳方正微电子有限公司 北京华润上华半导体有限公司 福建福顺微电子有限公司 北京半导体器件五厂 贵州振华风光半导体有限公司 企业类别 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造

21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 常州市华诚常半微电子有限公司 锦州七七七微电子有限责任公司 北京燕东微电子有限公司 河南新乡华丹电子有限责任公司 西安微电子技术研究所 长沙韶光微电子总公司 威讯联合半导体（北京）有限公司 英特尔产品（上海）有限公司 上海松下半导体有限公司 南通富士通微电子股份有限公司 瑞萨半导体（北京）有限公司 江苏长电科技股份有限公司 勤益电子（上海）有限公司 瑞萨半导体（苏州）有限公司 日月光半导体（上海）有限公司 星科金朋（上海）有限公司 威宇科技测试封装有限公司 安靠封装测试（上海）有限公司 上海凯虹电子有限公司 天水华天科技股份有限公司 飞索半导体（中国）有限公司 无锡华润安盛科技有限公司 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？

按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作

半导体封装及测试技术

半导体芯片封装及测试技术　价值评估咨询报告书　 深华（２００４）评字第０１８号　 深圳大华天诚会计师事务所 中国?深圳

目录 评估咨询报告书摘要 (2) 资产评估咨询报告书 (3) 一、　委托方与资产占有方简介 (3) 二、　评估目的 (3) 三、　评估范围和对象 (3) 四、　评估基准日 (5) 五、　评估原则 (5) 六、　评估依据 (5) （一）　主要法律法规 (5) （二）　经济行为文件 (5) （三）　重大合同协议、产权证明文件 (6) （四）　采用的取价标准 (6) 七、　评估方法 (6) 八、　评估过程 (7) 九、　评估结论 (7) 十、　特别事项说明 (7) 十一、　评估报告评估基准日期后重大事项 (8) 十二、　评估报告法律效力 (8) 十三、　评估报告提出日期 (8) 十四、　备查文件 (8)

评估咨询报告书摘要　 　 　 　 　 我所接受ＰＡＹＴＯＮ技术有限公司的委托，根据国家有关资产评估的规定，本着客观、独立、公正、科学的原则，按照公认的资产评估方法，对ＰＡＹＴＯＮ技术有限公司拥有的半导体芯片封装测试专用技术的价值进行了评估工作。本所评估人员按照必要的评估程序对委托评估的资产实施了实地勘测、市场调查与询证，对委估资产在评估基准日２００４年６月２４日所表现的市场价值作出了较为公允地反映。评估结果为２０，５００，０００．００美元，大写美元贰仟零伍拾万元整。　 　 　 　郑重声明：　 以上内容摘自资产评估报告书，欲了解本评估项目的全面情况，应认真阅读资产评估报告书全文。　 本评估结论系对评估基准日资产咨询价值的反映。评估结论系根据本报告书所述原则、依据、前提、方法、程序得出，评估结论只有在上述原则、依据、前提存在的条件下，以及委托方和资产占有方所提供的所有原始文件都是真实与合法的条件下成立。　 评估报告中陈述的特别事项是指在已确定评估结果的前提下，评估人员揭示在评估过程中己发现可能影响评估结论，但非评估人员执业水平和能力所能评定估算的有关事项，请报告使用者关注。

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以

0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于

半导体封装测试工厂-- -- 较详细

上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子 开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生

绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子 厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司广东粤晶高科

瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司

晶圆封装测试工序和半导体制造工艺流程

晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。

欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC 检测 1.缺陷检查 Defect Inspection 2.DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印 有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图 案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3.CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC 封装 1.构装( Packaging) IC构装依使用材料可分为陶瓷(ceramic及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saW、黏晶(die mou nt / die bond)、焊线(wire bo nd)、圭寸胶(mold)、剪切 / 成形(trim / form )、印字(mark)、电镀(plati ng)及检验(in spection)等。 (1)晶片切割( die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒( die)切割分离。举例来说： 以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的 64M 微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撑避免了胶带的皱褶与晶粒之相互碰撞。 (2)黏晶( die mount / die bond)

半导体封装方式

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为： 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2. 芯片面积与封装面积之间的比值较大，故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊 接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便，可靠性高。 2. 可适应更高的频率。

中国半导体封装测试工厂

中国半导体封装测试工厂 上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生 骊山微电子 绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子

厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司 广东粤晶高科 中星华电子 瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司 国内的十大封装测试企业（这是05年的排名了）： 1.飞思卡尔(Freescale)(天津) 2.RF(MicroDevices)(北京) 3.深圳赛意法(Sig-STMicro) 4.Intel(上海) 5.上海松下(Matsushita)半导体 6.南通富士通(Fujitsu)微电子 7.苏州英飞凌(Infineon) 8.北京瑞萨(Renesas)半导体 9.江苏长电科技 10.乐山菲尼克斯(Phenix)半导体

半导体封装测试-百度文库(精)

半导体封装测试 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 目录 过程 形式 高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 过程 形式 高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 展开 过程

封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后,被切割为小的晶片(Die,然后将切割好的晶片用胶水贴装到相应的基板(引线框架架的小岛上,再利用超细的金属(金、锡、铜、铝导线或者导电性树脂将晶片的接合焊盘(Bond Pad连接到基 板的相应引脚(Lead,并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后,还要进行一系列操作,如后固化(Post Mold Cure、切筋和成型 (Trim&Form、电镀(Plating以及打印等工艺。封装完成后进行成品测试,通常经过入检(Incoming、测试(Test和包装(Packing等工序,最后入库出货。典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 编辑本段 形式 半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA 到CSP再到SIP,技术指标一代比一代先进。总体说来,半导体封装经历了三次重大革新:第一次是在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。 编辑本段 高级封装实现封装面积最小化 芯片级封装CSP 几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍,但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平,所以就在原来的封装名称下冠以芯片级封装以用来区别以前的

半导体制造公司集成电路封装测试生产项目环评公示

德州仪器半导体制造（成都）有限公司集成电路封装测试生产项目 第二次环评公示 1、建设项目的概况简述： 建设单位：德州仪器半导体制造（成都）有限公司 项目名称：集成电路封装测试生产项目 建设地点：成都高新区西部园区成都高新综合保税区科新路原厂区范围内进行，不新征土地，不新增建筑。 建设性质：新建 生产规模及产品大纲：本项目建成后，德州仪器（成都）将形成集成电路年封装测试 39.24亿只，代表产品包括扁平无引线封装(QFN)与薄小外形电晶体封装(SOT)。 投资总额：97760万元 劳动定员：德州仪器现有员工580人，本项目满产预计新增员工880 人。本项目投产后，德州仪器成都公司将拥有员工1460人。 工作制度：年工作日365 天，生产线工人实行四班两运转工作制，每班工作10 小时，管理人员实行单班工作制。 建设进度：预计投产时间2014年11月。 2、建设主要污染源 本项目主要污染物产生的种类和来源如下： 废水 （1）清洗废水，主要来源于封装生产线研磨清洗和划片清洗过程排水； （2）空调排水、冷却排水、锅炉排水，主要来源于空调加湿器排水，工艺冷却排水，循环冷却水系统冷却塔排水，冰机及锅炉排水； （3）生活污水，主要源于盥洗间污水、餐厅污水、洗衣房污水； 废气 （1）锅炉排气：主要来源于锅炉； （2）一般排气：主要来源于封装测试厂房生产过程； 固体废物 （1）废塑封树脂：主要来源于塑封、固化过程；

（2）废环氧树脂：主要来源于粘片工序； （3）废框架：主要来源于粘片与切筋成型工序； （4）废金属：主要来源于键合工序； （5）其他固体废物：主要有废包装材料、废塑料制品、不合格品、废日光灯管、废空气过滤芯、办公生活垃圾等。 3、污染物处置措施 废水：本项目废水包括生产废水和生活污水。 本项目依托原有废水处理系统处理生产废水，主要为研磨、切片清洗废水，废水主要成分为SS。 生活污水主要有厂区盥洗间污水，经化粪池预处理，餐饮污水设置隔油池作撇油处理。 生产废水和生活污水处理达标后排入开发区市政污水管网，进入高新区西区污水处理厂处理。 废气：主要为锅炉废气。通过锅炉烟囱排入大气。 噪声：高噪声设备主要为冷冻机组、真空泵、风机以及水泵等动力设备，通过合理布置声源，采取相应的隔声、减振、消声、吸声等降噪措施，厂界能够做到达标排放。 固废：本项目固体废物年产生量106.5吨，分为危险废物和一般废物两类：危险废物，年产生量约16.5吨。包括： ①塑封使用环氧树脂产生的废环氧树脂料管（产生量6 t/a），主要有害物质为塑料； ②废含汞灯管，产生量约0.5t/a。 ③废框架等电子混合废料，产生量约10t/a； 一般废物，年产生量约29吨。包括：废包装材料、废金属。废包装材料、废金属送废品回收商回收。废水处理污泥，产生20吨/年，包括：背面减薄/划片废水处理污泥； 厂区办公垃圾约60t/a，送城市垃圾场统一处置。 4、环境影响分析 废水排放影响分析：本项目达产后，生产废水排放总量为917m3/d，主要污

IC半导体封装测试流程

IC半导体封装测试流程 更多免费资料下载请进：https://www.wendangku.net/doc/7012324086.html,好好学习社区

IC半导体封装测试流程 第1章前言 1.1 半导体芯片封装的目的 半导体芯片封装主要基于以下四个目的[10, 13]： ●防护 ●支撑 ●连接 ●可靠性 图1-1 TSOP封装的剖面结构图 Figure 1-1 TSOP Package Cross-section 第一，保护：半导体芯片的生产车间都有非常严格的生产条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10%）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格的静电保护措施，裸露的装芯片只有在这种严格的环境控制下才不会失效。但是，我们所生活的周围环境完全不可能具备这种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能达到100%，如果是汽车产品，其工作温度可能高达120℃以上，为了要保护芯片，所以我们需要封装。 第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固定好便于电路的连接，二是封装完成以后，形成一定的外形以支撑整个器件、使得整个器件不易损坏。 第三，连接：连接的作用是将芯片的电极和外界的电路连通。

引脚用于和外界电路连通，金线则将引脚和芯片的电路连接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定及保护作用。 第四，可靠性：任何封装都需要形成一定的可靠性，这是整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生存环境后就会损毁，需要封装。芯片的工作寿命，主要决于对封装材料和封装工艺的选择。 1.2 半导体芯片封装技术的发展趋势 ● 封装尺寸变得越来越小、越来越薄 ● 引脚数变得越来越多 ● 芯片制造与封装工艺逐渐溶合 ● 焊盘大小、节距变得越来越小 ● 成本越来越低 ● 绿色、环保 以下半导体封装技术的发展趋势图[2,3,4,11,12,13]： 图1-2 半导体封装技术发展趋势 Figure 1-2 Assembly Technology Development Trend 小型化

IC封装制程简介

半导体的产品很多应用的场合非常广泛图一是常见的几种半导体组件外型半导体组件一般是以接脚形式或外型来划分类别图一中不同类别的英文缩写名称原文为 PDID Plastic Dual Inline Package SOP Small Outline Package SOJ Small Outline J-Lead Package PLCC Plastic Leaded Chip Carrier QFP Quad Flat Package PGA Pin Grid Array BGA Ball Grid Array 虽然半导体组件的外型种类很多在电路板上常用的组装方式有二种一种是插入电路板的焊孔或脚座如PDIP PGA另一种是贴附在电路板表面的焊垫上如SOP SOJ PLCC QFP BGA 从半导体组件的外观只看到从包覆的胶体或陶瓷中伸出的接脚而半导体组件真正的的核心是包覆在胶体或陶瓷内一片非常小的芯片透过伸出的接脚与外部做信息传输图二是一片EPROM组件从上方的玻璃窗可看到内部的芯片图三是以显微镜将内部的芯片放大可以看到芯片以多条焊线连接四周的接脚这些接脚向外延伸并穿出胶体成为芯片与外界通讯的道路请注意图三中有一条焊线从中断裂那是使用不当引发过电流而烧毁致使芯片失去功能这也是一般芯片遭到损毁而失效的原因之一 图四是常见的LED也就是发光二极管其内部也是一颗芯片图五是以显微镜正视LED的顶端可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线若以LED二支接脚的极性来做分别芯片是贴附在负极的脚上经由焊线连接正极的脚当LED通过正向电流时芯片会发光而使LED发亮如图六所示 半导体组件的制作分成两段的制造程序前一段是先制造组件的核心─芯片称为晶圆制造后一段是将晶中片加以封装成最后产品称为IC封装制程又可细分成晶圆切割黏晶焊线封胶印字剪切成型等加工步骤在本章节中将简介这两段的制造程序

半导体和测试设备介绍

第一章.认识半导体和测试设备(1) 本章节包括以下内容， 晶圆（Wafers）、晶片（Dice）和封装（Packages） 自动测试设备（ATE）的总体认识 模拟、数字和存储器测试等系统的介绍 负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。

当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。 注：本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》

晶圆封装测试工序和半导体制造工艺流程_百度文库(精)

晶圆封装测试工序和半导体制造工艺流程.txt-两个人同时犯了错，站出来承担的那一方叫宽容，另一方欠下的债，早晚都要还。-不爱就不爱,别他妈的说我们合不来。A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4 封胶（mold）