EDA 实验1

第二部分 主要实验项目

一、组合电路的设计

(一)实验目的

1)熟悉QuartusⅡ的VHDL文本设计流程全过程,学习简单组合电路的设计、多层

次电路设计、仿真和硬件测试;

2)熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路,掌握层次化设计的方

法,并通过一个全减器的设计掌握原理图和VHDL输入方式分层次的设计流程。

(二)实验内容

1)用原理图方式实现4选1多路选择器,进行编译、综合、仿真测试等步骤,给

出仿真波形。分配引脚后下载到实验系统上进行硬件测试,验证本项设计的功能;

2)使用原理图输入方式完成一个1位全减器的设计。以全减器为元件,编写VHDL

程序完成8位减法器设计。并对完成的设计进行编译、综合、仿真测试,给出仿真波形。

分配引脚后下载到实验系统上进行硬件测试,验证本项设计的功能。

实验报告:根据以上的实验内容写出实验报告,包括原理图设计、程序设计、软件编译、

仿真分析、硬件测试和详细实验过程;给出程序分析报告、仿真波形图及其分析报告。

实验提示:本实验主要是熟悉QuartusⅡ的基本应用,所用到的试验装置为核心板、拨

码开关和LED小灯显示,拨码开关作为实验输入端,LED小灯作为实验输出。

(三)思考题

以8位全加器和8位全减器为元件,实现8位无符号数的加减法器,选择输入op

为高电平时输出减法结果,op为低电平时输出加法结果。

1

相关推荐
相关主题
热门推荐