TS68C429A(429控制器)
1 Features
?8 Independent Receivers (Rx)
? 3 Independent Transmitters (Tx)
?Full TS68K Family Microprocessor Interface Compatibility
?16-bit Data-bus
?ARINC 429 Interface: “1” and “0” Lines, RZ Code
?Support all ARINC 429 Data Rate Transfer and up to 2.5 Mbit/s
?Multi Label Capability
?Parity Control: Odd, Even, No Parity, Interrupt Capability
?Independent Programmable Frequency for Rx and Tx Channels
?8 Messages FIFO per Tx Channel
?Independent Interrupt Request Line for Rx and Tx Functions
?Vectored Interrupts
?Daisy Chain Capability
?Direct Addressing of all Registers
?Test Modes Capability
?20 MHz Operating Frequency
?Self-test Capability for Receiver Label Memories and Transmit FiFO
?Low Power: 400 mW
Description
The TS68C429A is an ARINC 429 controller. It is an enhanced version of the EF 4442
and it is designed to be connected to the new 16- or 32-bit microprocessors, espe-
cially these of the Atmel TS68K family.
Screening
?MIL-STD-883, class B
?DESC Drawing 5962-955180
?Atmel Standards
Application Note
? A detailed application note is available “AN 68C429A” on request.
R suffix
PGA 84
Ceramic Pin Grid Array
F suffix
CQFP 132
Ceramic Quad Flat Pack
2
TS68C429A
2120A–HIREL–08/02
Hardware Overview
The TS68C429A is a high performance ARINC 429 controller designed to interface pri-mary to the Atmel TS68K family microprocessor in a straight forward fashion (see “Application Notes” on page 33). It can be connected to any TS68K processor family with an asynchronous bus with some additional logic in some cases.
As shown in Figure 1, the TS68C429A is divided into five main blocks, the microproces-sor interface unit (MIU), the logical control unit (LCU), the interrupt control unit (ICU), the receiver channel unit (RCU) and the transmitter channel unit (TCU).?The MIU handles the interface protocol of the host processor. Through this unit, the host sees the TS68C429A as a set of registers.
?The LCU controls the internal data flow and initializes the TS68C429A.
?
The ICU manages one interrupt line for the RCU and one for the TCU. Each of these two parts has a daisy chain capability. All channels have a dedicated vectored interrupt answer. Receiver channels priority is programmable.?
The RCU is composed of 8 ARINC receiver channels made of:– a serial to parallel converter to translate the two serial signals (the “1” and “0” in RZ code) into two 16-bit words,– a memory to store the valid labels,
– a control logic to check the validity of the received message,– a buffer to keep the last valid received message.
?
The TCU is composed of three ARINC transmitter channels made of:
– a parallel to serial converter to translate the messages into two serial signals (the “1” and “0” in RZ code),
– a FIFO memory to store eight 32-bit ARINC messages,
– a control logic to synchronize the message transmitter (parity, gap, speed, etc.).
?Test facility: Rx inputs can be internally connected to TX3 output.
?
Self-test facility: The receiver control label matrix and transmitter FIFO can be tested. This self-test can be used to verify the integrity of the TS68C429A memories.
3
TS68C429A
2120A–HIREL–08/02
Figure 1.
Simplified Block Diagram
4
TS68C429A
2120A–HIREL–08/02
Package
See “Package Mechanical Data” on page 40 and “Terminal Connections” on page 41.
Figure 1. Signal Description
Pin Name Type Function
A0-8I Address bus. The address bus is used to select one of the internal registers during a processor read or write cycle.
D0-15
I/O
This bi-directional bus is used to receive data from or transmit data to an internal register during a processor read or write cycle. During an interrupt acknowledge cycle, the vector number is given on the lower data bus (D0 - D7).
CS I Chip select (active low). This input is used to select the chip for internal register access.LDS I Lower data strobe. This input (active low) validates lower data during R/W access (D0-D7).UDS I Upper data strobe. This input (active low) validates upper data during R/W access (D8-D15).R/W I Read/write. This input defines a data transfer as a read (high) or a write (low) cycle.
DTACK
O
Data transfer acknowledge. If the bus cycle is a processor read, the chip asserts DTACK to
indicate that the information on the data bus is valid. If the bus cycle is a processor write, DTACK acknowledges the acceptance of the data by the MRT. DTACK will be asserted during chip select access (CS asserted) or interrupt acknowledge cycle (IACKTX or IACKRK asserted).IRQTX O
Interrupt transmit request. This open drain output signals to the processor that an interrupt is pending from the transmission part of the MRT. There are 6 causes that can generate an interrupt request (2 per channel: FIFO empty and end of transmission).
IACKTX I
Interrupt transmit acknowledge. If IRQTX is active, the MRT will begin an interrupt acknowledge cycle. The MRT will generate a vector number to the processor which is the highest priority channel requesting interrupt service.
IEITX I
Interrupt transmit enable in. This input, together with IEOTX signal, provides a daisy chained interrupt structure for a vectored scheme. IEITX (active low) indicates that no higher priority device is requesting interrupt service.
IEOTX O
Interrupt transmit enable out. This output, together with IEITX signal, provides a daisy chained interrupt structure for a vectored interrupt scheme. IEOTX (active low) indicates to lower priority devices that neither the TS68C429A nor any highest priority peripheral is requesting an interrupt.IRQRX O
Interrupt transmit request. This open drain output signals to the processor that an interrupt is pending from the receiving part of the chip. There are 9 causes that can generate an interrupt request (1 per channel: valid message received, and 1 for bad parity on a received message).IACKRX I Interrupt receive acknowledge. Same function as IACKTX but for receiver part.IEIRX I Interrupt receive enable in. Same function as IEITX but for receiver part.IEORX I Interrupt receive enable out. Same function as IEOTX but for receiver part.TX1H O Transmission “1” line of the channel 1.TX1L O Transmission “0” line of the channel 1.TX2H O Transmission “1” line of the channel 2.TX2L O Transmission “0” line of the channel 2.TX3H O Transmission “1” line of the channel 3.TX3L O Transmission “0” line of the channel 3.RX1H I Receiving “1” line of the channel 1.RX1L I Receiving “0” line of the channel 1.RX2H
I
Receiving “1” line of the channel 2
5
TS68C429A
2120A–HIREL–08/02
RX2L I Receiving “0” line of the channel 2.RX3H I Receiving “1” line of the channel 3.RX3L I Receiving “0” line of the channel 3.RX4H I Receiving “1” line of the channel 4.RX4L I Receiving “0” line of the channel 4.RX5H I Receiving “1” line of the channel 5.RX5L I Receiving “0” line of the channel 5.RX6H I Receiving “1” line of the channel 6.RX6L I Receiving “0” line of the channel 6.RX7H I Receiving “1” line of the channel 7.RX7L I Receiving “0” line of the channel 7.RX8H I Receiving “1” line of the channel 8.RX8L I Receiving “0” line of the channel 8.
RESET I This input (active low) will initialize the TS68C429A registers.
V CC /GND I These inputs supply power to the chip. The V CC is powered at +5 volts and GND is the ground connection.
CLK-SYS I The clock input is a single-phase signal used for internal timing of processor interface.CLK-ARINC
I
This input provides the timing clock to synchronize received/transmitted messaged.
Figure 1. Signal Description (Continued)
Pin Name Type Function
6
TS68C429A
2120A–HIREL–08/02
Figure 2 illustrates the functional signal groups.
Figure 2. Functional Signal Groups Diagram
Scope This drawing describes the specified requirements for the ARINC multi channel receiver/transmitter, in compliance either with MIL-STD-863 class B or SMD drawing.
Applicable Documents
MIL-STD-883
https://www.wendangku.net/doc/8d2903408.html,-STD-883: test methods and procedures for electronics
https://www.wendangku.net/doc/8d2903408.html,-STD-38535: general specifications for microcircuits.
https://www.wendangku.net/doc/8d2903408.html,-STD-1835 microcircuit case outlines.
4.DESC/SMD.
Requirements
General
The microcircuits are in accordance with the applicable document and as specified
herein.
7
TS68C429A
2120A–HIREL–08/02
Design and Construction
Terminal Connections
Depending on the package, the terminal connections is detailed in “Terminal Connec-tions” on page 41.
Package
The circuits are packaged in a hermetically sealed ceramic package which is conform to case outlines of MIL-STD 1835 (when defined): ?PGA 84,?
CQFP 132.
The precise case outlines are described at the end of this specification (“Package Mechanical Data” on page 40) and into MIL-STD-1835.
Special Recommended
Conditions for CMOS Devices
?CMOS Latch-up
The CMOS cell is basically composed of two complementary transistors (a P-channel and an N-channel), and, in the steady state, only one transistor is turned-on. The active P-channel transistor sources current when the output is a logic high and presents a high impedance when the output is a logic low. Thus the overall result is extremely low power consumption because there is no power loss through the active P-channel transistor.Also since only once transistor is determined by leakage currents.
Because the basic CMOS cell is composed of two complementary transistors, a para-sitic semiconductor controlled rectifier (SCR) formed and may be triggered when an input exceeds the supply voltage. The SCR that is formed by this high input causes the device to become “latched” in a mode that may result in excessive current drain and eventual destruction of the device. Although the device is implemented with input pro-tection diodes, care should be exercised to ensure that the maximum input voltages specification is not exceeded from voltage transients; others may require no additional circuitry.
?CMOS/TTL Levels
The TS68C429A doesn’t satisfy totally the input/output drive requirements of TTL logic devices, see Table 4.
Electrical Characteristics
Table 1. Absolute Maximum Ratings
Symbol Parameter Test Conditions
Min Max Unit V CC Supply Voltage -0.3+7.0V V I Input Voltage
-0.3
+7.0V P dmax Max Power Dissipation 400mW T case Operating Temperature M suffix -55+125°C V suffix
-40+85°C T stg Storage Temperature -55
+150°C T j Junction Temperature +160°C T leads
Lead Temperature
Max 5 sec. soldering
+270
°C
8
TS68C429A
2120A–HIREL–08/02
This device contains protective circuitry against damage due to high static voltages or electrical fields: however, it is advised that normal precautions be taken to avoid applica-tion of any voltages higher than maximum-rated voltages to this high-impedance circuit.Reliability of operation is enhanced if unused inputs are tied to an appropriate logic volt-age level (e.g., either GND or VCC).Figure 3. Clock Input Timing Diagram
Note:
Timing measurements are referenced to and from a low of 0.8-volt and a high voltage of 2.25 volts, unless otherwise noted. The voltage swing through this range should start outside and pass through the range such that the rise or fall will be linear between 0.8-volt and 2.25 volts.
Unless otherwise stated, all voltages are referenced to the reference terminal.Table 2. Recommended Condition of Use
Symbol Parameter Test conditions
Min Max Units V CC Supply Voltage 4.5 5.5V V IL Low Level Input Voltage -0.50.8V V IH High Level Input Voltage 2.25 5.8V T case Operating Temperature M suffix -55+125°C V suffix -40
+85°C C L Output Loading Capacitance 130pF t r (c)Clock Rise Time (See Figure 3)5ns t f (c)Clock Fall Time (See Figure 3)5ns f c
Clock System Frequency (See Figure 3)
0.5
20
MHz
Table 3. Thermal Characteristics
Package Symbol Parameter
Value Unit
PGA 68
θJ-A Thermal Resistance Junction-to-ambient 28°C/W θJ-C Thermal Resistance Junction-to-case 2°C/W CQFP 132
θJ-A Thermal Resistance Junction-to-ambient 27°C/W θJ-C
Thermal Resistance Junction-to-case
3
°C/W
9
TS68C429A
2120A–HIREL–08/02
Power Considerations
The average chip-junction temperature, T J , in °C can be obtained from:
T J = T A + (P D ? θJA )(1)
T A = Ambient Temperature, °C
θJA = Package Thermal Resistance, Junction-to-Ambient, °C/W P D = P INT + P I/O
P INT = I CC x V CC , Watts—Chip Internal Power
P I/O = Power Dissipation on Input and Output Pins—User Determined For most applications P I/O < P INT and can be neglected.
An approximate relationship between P D and T J (if P I/O is neglected) is:
P D = K: (T J + 273)
(2)Solving equations (1) and (2) for K gives:
K = P D ? (T A + 273) + θJA ? P D 2
(3)
where K is a constant pertaining to the particular part K can be determined from equa-tion (3) by measuring P D (at equilibrium) for a known T A . Using this value of K, the values of P D and T J can be obtained by solving equations (1) and (2) iteratively for any value of T A .
The total thermal resistance of a package (θJA ) can be separated into two components,θJC and θCA , representing the barrier to heat flow from the semiconductor junction to the package (case), surface (θJC ) and from the case to the outside ambient (θCA ). These terms are related by the equation:
θJA = θJC + θCA
(4)
θJC is device related and cannot be influenced by the user. However, θCA is user depen-dent and can be minimized by such thermal management techniques as heat sinks,ambient air cooling and thermal convection. Thus, good thermal management on the part of the user can significantly reduce θCA so that θJA approximately equals θJC . Substi-tution of θJC for θJA in equation (1) will result in a lower semiconductor junction temperature.
Mechanical and Environment The microcircuits shall meet all mechanical environmental requirements of either MIL-STD-883 for class B devices or DESC devices.
Marking
The document where are defined the marking are identified in the related reference doc-uments. Each microcircuit are legibly and permanently marked with the following information as minimum:?Atmel
logo
?Manufacturer’s part number ?Class B identification ?Date-code of inspection lot ?ESD identifier if available ?
Country of manufacturing
10
TS68C429A
2120A–HIREL–08/02
Quality Conformance Inspection
DESC/MIL-STD-883
Is in accordance with MIL-M-38510 and method 5005 of MIL-STD-883. Group A and B inspections are performed on each production lot. Group C and D inspections are per-formed on a periodic basis.
Electrical
Characteristics
General Requirements
All static and dynamic electrical characteristics specified for inspection purposes and the relevant measurement conditions are given below:?Table 4, Table 5: Static electrical characteristics for the electrical variants.?
Table 6, Table 7, Table 8: Dynamic electrical characteristics.
For static characteristics (Table 4, Table 5), test methods refer to IEC 748-2 method number, where existing.
For dynamic characteristics (Table 6, Table 7, Table 8), test methods refer to clause 5.5of this specification.
CLK-ARINC which run at t cyc mini.
Table 4. DC Electrical Characteristics
With -55°C ≤ T case ≤ +125°C or -40° ≤ T case ≤ +85°C; V CC = 5V ± 10%.
Symbol Parameter Min Max Unit V IH Input High Voltage 2.25V CC + 0.3V V IL Input Low Voltage
-0.50.8
V V OH Output High Voltage (except IRQRX, IRQTX: open drain outputs) 2.7
V V OL Output Low Voltage
0.5V I OH Output Source Current (except IRQRX, IRQTX: open drain outputs)(V out = 2.7V)-8mA I OL Output Sink Current (V out = 0.5V)8mA I LI Input Leakage Current (V in = 0 to V CC )
±20μA
IDD
Dynamic Current (1)
(T case = T min ? V DD
= V max )
65mA
Table 5. Capacitance (T A = 25°C)
Symbol Parameter Max Unit C in Input Capacitance 10pF C out
HI-Z Output Capacitance
20
pF
11
TS68C429A
2120A–HIREL–08/02
Clock Timing
cyc cyc AC Electrical Characteristics
With V CC = 5 V DC ± 10% V SS = 0 V DC .
IEIxx, IEOxx, IACKxx, must be understood as generic signals (xx = RX and TX).
Figure 4. Read Cycle
Notes:
1.period.
2.Table 6. Clock System (CLK SYS)
Symbol Parameter Min Max Unit t cyc S Clock Period 502000
ns t CLS , t CHS Clock Pulse Width 20
ns t crS , t cfS
Rise and Fall Times
5ns
Table 7. Clock ARINC (CLK ARINC)
Symbol Parameter Min Max Unit t cyc
A Cycle
Time (1)2008000
ns t CLA , t CHA
Clock Pulse Width 240
ns t crA , t cfA
Rise and Fall Times
5ns
12
TS68C429A
2120A–HIREL–08/02
Figure 5. Write Cycle
3.LDS/UDS can be asserted on the same or previous CLK-SYS period as CS but (3) and (4) must be met.
Figure 6. Interrupt Cycle (IEIxx = 0)
Notes:
1.If UDS = 1, D15-D8 stay hi-z else D15-D8 drive the bus with a stable unknown value.
2.
DTACK).
13
TS68C429A
2120A–HIREL–08/02
Figure 7. Interrupt Cycle (IEIxx = 1)
Notes:
1.2.If IEOxx goes low, neither vector nor DTACK are generated, else IEOxx stays inactive and a vector is generated (D7-D0 and
Table 8. Timing Characteristic
Number
Symbol Parameter
Min Max T/G (1)Unit 1t AVCSL Address valid to CS low 0-T ns 2t RWVCSL R/W valid to CS low
0-T ns 3t DIVDSL Data in valid to LDS/UDS low
0-T ns 4t SVCL CS, LDS/UDS, IACKxx valid to CLK-SYS low 5-T ns 5t CLDKL CLK-SYS low to DTACK low -45T ns 6t CLDOV CLK-SYS low to data out valid -50T ns 7t DKLDOV DTACK low to data out valid
-10G ns 8t SHDKH CS or LDS/UDS or IACKxx high to DTACK high -35G ns 9t SHDXZ CS or LDS/UDS or IACKxx high to DTACK hi-z -50G ns 10t SHDOZ CS or LDS/UDS or IACKxx high to data out hi-z -25G ns 11t ILIOL IEIxx or IACKxx low to IEOxx low -35T ns 12t IKHIOH IACKxx high to IEOxx high -40T ns 13t IILDKL IEIxx low to DTACK low -40T ns 14t IILDOV IEIxx low to data out valid
-45T ns 15t SH CS, IACKxx, LDS/UDS inactive time
15-T ns 16t DKLSH DTACK low to CS or LDS/UDS or IACKxx high 0-G ns 17
t SHAH
CS or LDS/UDS high to address hold time
-G
ns
14
TS68C429A
2120A–HIREL–08/02
Functional Description
Receiver Channel Unit (RCU)
Overview
The RCU is composed of 8 ARINC receiver channels and has per channel:? a serial to parallel converter to translate the two serial signals in two 16-bit words.? a memory to store the authorized labels,
? a control logic to check the validity of the received message.?
a buffer to keep the last valid received message.
Inputs
Each receiver channel has two input lines, receiving line high (RxiH) and receiving line low (RXiL) which are not directly compatible with the bipolar modulated ARINC line. This ARINC three-level state signals (“HIGH”, “NULL”, “LOW”) should be demultiplexed to generate the two RZ lines according to Figure 8.
Figure 8.
Description
Each channel has a test mode in which the input signals (RXiH, RXiL), are internally connected to the third Transmit Channel Lines. This selection is done by programming the Test bit in the receiver control register (see “Register Description” on page 17)except this difference, the TS68C429A behaves exactly the same manner in the two modes. The receiver channel block diagram is given in Figure 9.
ARINC signals being asynchronous, the RCU first rebuilds the received clock in order to transfer the data within the shift-register and when the Gap-controller has detected the end of the message, tests the message validity according to the criteria listed hereafter.
18t SHRWI CS or LDS/UDS high to R/W invalid 0-G ns 19t DKLDIH DTACK low to data in hold time
0-G ns 20t SHDOH
CS or LDS/UDS or IACKxx high data out hold time
-G
ns
Table 8. Timing Characteristic (Continued)
Number Symbol Parameter
Min Max T/G (1)Unit
15
TS68C429A
2120A–HIREL–08/02
To detect the end of the message, the Gap-Controller waits for a Gap after the last received bit. To do so, at each CLK ARINC cycle, a counter is incremented and com-pared to the content of the Gap-Register which has the user programmed value. If both values are equal, the counter is stopped and an internal end of message signal is gener-ated. This counter is reseted on the falling edge of the rebuilt clock. Figure 9 shows the gap detection principle.
When the end of message is detected, the TS68C429A verifies the following points:?the number of received bits must be 32,
?if requested the message parity (see “Register Description” on page 17) is compared to the parity bit of the message,
?the message label must be equal to one of the label stored in the Label Control Matrix,
?the Buffer is empty (that is: the last message has been read). The corresponding bit in the Status-register (see logical interface unit), has been cleared,
?
when all four conditions are met, the message is transferred from the Shift-register to the Buffer and the corresponding bit is set in the Status-register. If the interrupt mode is enabled (see “General Circuit Control” on page 24) the IRQRX line is activated.
If not, reception of a new message is enabled, see Note.
If only the message parity is incorrect, an interrupt can be generated (see “Register Description” on page 17).
The Buffer is seen as two 16-bit word registers, the Most Significant Word of the mes-sage (MSW) is contained in the lower address, the Less Significant Word of the message (LSW) is contained in the upper address. The MSW should be read first because reading the LSW will release the buffer and allow transfer of a new message from the Shift-register.
16
TS68C429A
2120A–HIREL–08/02
Figure 9. Receiver Channel Block Diagram
Note:
A valid message is stored in the Shift-Reg. until a new message arrives and so may be transferred to the message buffer as
soon as the buffer is “freed”.
17
TS68C429A
2120A–HIREL–08/02
Figure 10.
Register Description
Four registers are associated to each receiver channel. These four registers are:a) receiver control b) gap register c) message buffer d) label control matrix ?Register Control Register
This read/write register controls the function of the related receiver channel:
18
TS68C429A
2120A–HIREL–08/02
The lowest value will give the highest priority. If two channels have the same priority,one of them will never be able to send its interrupt vector to the microprocessor. Each channel must have a unique channel priority order.
Figure 11.
Table 9. Register Control Register Description
Bit Function Comments
Bit 15Channel enable 0: channel is out of service 1: channel is in service
Bit 14Test mode 0: external ARINC lines as input (normal operation)1: third transmitter lines as input (test mode)
Bit 13Label control
0: no control, all the labels are accepted
1: automatic check of the label according to the label control matrix Bit 12LCMWE label control matrix write enable 0: receiving mode (write to the matrix are disabled)1: programmation mode for labels control matrix Bit 11Parity control 0: even parity check 1: odd parity check Bit 10Parity control 0: parity check is disable 1: parity check is enable
Bit 9Not used Bit 8Not used
Bit 7
Wrong parity: this feature is enabled only if the self-test register bit 0 is set 10: received message parity is correct if read, reset wrong wrong parity flag if written.1: an incorrect received message parity has been detected (the corresponding message is lost) (set by hardware).Bit 6
Not used
19
TS68C429A
2120A–HIREL–08/02
?Gap Register (Figure 12)
The gap register is accessible for writing operations only. It contains the value on which the gap counter will be stopped and will generate the end of the message signal (see “Inputs” on page 14). The value is interpreted as a multiple of the CLK ARINC period.
Figure 12. Gap Register Description
The value of the gap register must be chosen so as to generate the end of the message before the minimal gap as defined in the ARINC-429 norm.?Message Buffer
The Buffer is made of two 16-bit registers, the Most Significant Word of the message (MSW) is contained in the lower address register, the Least Significant Word of the mes-sage (LSW) is contained in the upper address register. For correct behavior, the MSW must be read before the LSW. They are accessible in read mode only and 16-bit access is mandatory.?Label Control Matrix
The label control matrix is a 256 x 1 bit memory. There is one memory per channel.The address is driven by the incoming label, the output data is used to validate this incoming message label (see Figure 13). To program this matrix, the LCMWE (label control matrix write enable) bit of the receiver-control-register should be set to “1” to allow the access. At this time, the address is driven by the external address bus and the data are written from the data bus D7 to D0 (one per channel according to Figure 14).Any write to a matrix on which the LCMWE is not set will not have any effect. The label control matrix can be written or read in byte and word mode. In word mode, the state of D15-D8 is unknown. After complete programming of the matrix, the LCMWE bit should be reset to “0” to allow normal receiving mode. A “1” in the memory means that this label is allowed and a “0” means that this label must be ignored.
Bit 5Not used Bit 4
Not used
Bit 0 to 3
Channel priority: order
The lowest value will give the highest priority. Each channel must have a unique channel priority order.
If several messages are pending, the interrupt vector will account for highest priority channel.Table 9. Register Control Register Description
Bit Function Comments
20
TS68C429A
2120A–HIREL–08/02
Figure 13. Label Control Matrix
Figure 14.
Transmitter Channel Unit (TCU)
Overview
The TCU is composed of three ARINC transmit channels and has per channel:? a parallel to serial converter to translate the messages into two serial signals,? a FIFO memory to store eight 32-bit ARINC messages,
?
a control logic to synchronize the message transmitter (parity, gap, speed...).
Outputs
Each transmitter channel has two output lines, Transmit line High (TXiH) and Transmit line Low (TXiL) which are not directly compatible with the bipolar modulated ARINC line.These RZ format lines should be translated by an outside device into ARINC three-level
state signal according to Figure 15.
金蝶软件使用许可合同
附件一： 金蝶软件使用许可合同 第一条软件产品 i.i乙方许可甲方使用的软件产品见附件：《金蝶软件使用许可及费用清单》。 第二条质量标准及保证范围 2.1 乙方保证存储有软件程序的光盘或磁盘、加密卡能正常使用，若出现非人为故意的物理损坏，乙方 将根据甲方的书面要求给予自交付之日起一年内免费修正或更换。 2.2 乙方保证所许可的金蝶软件产品符合中华人民共和国有关法律、法规的规定，并保证自交付之日起 一年内，软件的运行从实质上符合与之相关的产品手册中规定的功能。若软件未能按照产品手册规定的功能运行，乙方将负责对软件进行修正或者在修正不能的情况下，免费为甲方更换符合规定的软件。前述规定是乙方就软件质量所作的唯一保证，下述原因引发的软件问题不在保证范围内： （1）甲方未按产品手册及其他文档的规定使用软件。 （2）甲方使用的第三方软件产品原因。 （3）硬件或网络故障原因。 （4）甲方使用非正版系统软件和数据库等。 第三条软件版权及使用权 3.1 本合同许可的是软件使用权，许可使用的金蝶软件产品版权属金蝶软件（中国）有限公司所有，并 受《中华人民共和国著作权法》和其他有关法律、法规的保护。 3.2 甲方按本合同条款规定支付合同书上所列软件产品的全部软件使用许可费，乙方授予甲方 上述软件产品的合法使用权。 第四条交付内容、交付地点、方式、期限 4.1 交付内容：软件光盘或磁盘、加密卡（如有）、产品手册。 4.2 交付地点：（默认交付地点为甲方地址，若为其它地址请填写） 4.3 交付方式（默认方式为乙方上门交付；若为其它方式，请用“泌择） □甲方自提 □邮寄 □其它：___________________________________________________ 。 4.4 交付期限：本合同生效之日起的___5___个工作日内。 第五条软件使用许可费用
总线型运动控制系统
总线型运动控制系统 传统运动控制系统中常以脉冲和模拟量作为控制信号，并将控制信号发送到电机驱动器中，再由电机驱动器驱动电机运行。得益于总线技术的发展，运动控制器厂家将总线技术应用运动控制器中。上位机通过总线将运动参数传送至电机驱动器，再由电机驱动器驱动电机运行。常见的总线技术有ProfiNet，ProfiBus，EhertCA T，RTEX，CCLINK等等。 总线型运动控制系统相对传统的运动控制系统有诸多优点。 1.接线简化。 在传统运动控制系统中，上位机与电机驱动器通过大量的数字量或者模拟量IO连接，以发送控制信号和接受反馈信号。这样会使接线数量增加，接线出错的几率比较大，线材成本上升，布线时间长而复杂。在总线型运动控制系统中，上位机的总线通讯接口可以通过线性拓扑方式连接多个支持总线通讯的电机驱动器。 2.拥有故障自诊断特性。 传统型运动控制系统中的上位机与电机控制器的信息交换是通过有限的IO进行的。能获取的信息是极有限。总线型运动控制系统拥有多种诊断功能。可以实时监控电机的运行状态，实时获取运行状态的信息。如果电机运行有异常，其相应的电机驱动器可通过总线向上位机发送异常信息。如线缆短路或短路、接头接触不良，电压异常等物理层诊断。 3.方便调试。 总线型运动控制系统，可以通过上位应用软件监控和调整各电机驱动器节点的参数。不用通过各电机驱动器的显示面板调整参数。 4.可靠性高 传统运动控制系统的中脉冲信号和模拟量信号，容易受到电磁干扰，可导致信号失真。总线型运动控制系统数字式通讯方式，无信号漂移问题。 总线型运动控制系统应用示例：3S总线控制系统通过EherCAT总线控制7轴运动。3S 总线系统可以控制多达128个轴，支持复杂插补运算；可控制多达10台不同类型的机器人；提供多达8192点数字量或模拟扩展功能；可接入视觉系统实现定位功能。
金蝶标准支持服务合同范本
附件: 金蝶标准支持服务合同 第一条产品定义及服务围 1.1乙方向甲方提供标准支持服务。 1.2乙方向甲方提供的标准支持服务限于下列软件产品（请用“泌择）： □ 《金蝶软件使用许可合同》中《金蝶软件使用许可及费用清单》列明的金蝶软件产品。 □包括下列产品序列号： 备注：如上述表格不足以列明全部产品，可另行以附件形式列明。 1.3标准支持服务具体容见以下附件（请用“泌择）： □《金蝶KIS产品标准支持服务清单》 □《金蝶K/3产品标准支持服务清单》 □《金蝶EAS产品标准支持服务清单》 □《瑞友天翼产品标准支持服务清单》 □《CTBS产品标准支持服务清单》
1.4上述标准支持服务有效期自_____________ 年_______ 月________ 日至 ________ 年 _______ 月________ 日有效。 第二条服务费用及付款约定 2.1本合同约定标准支持服务费实际金额 ________________ 元，大写：—■——佰________ 拾_______ 万 ______ 仟_______ 佰______ 拾_______ 元整。 22甲方应于本合同签订之日起的_____________ 个工作日，向乙方一次性支付本合同约定的标准支持服务费。 第三条甲方责任 3.1确保许可软件的使用和管理，确保许可软件运行环境（包括计算机、打印机及相关硬件设备）的安全，为许 可软件正常运行提供保障。 3.2定期做好系统数据备份并妥善保管。 3.3在许可软件使用过程中发现许可软件异常，记录当前故障现象，并及时与乙方取得联系， 便于乙方诊断。 3.4在乙方提供支持服务时，根据乙方要求进行配合。 3.5乙方在每次服务过程及结束后，甲方需配合检查许可软件系统运行是否正常，配合对乙方提供的服务容及结 果进行确认。 第四条乙方责任 4.1在甲方向乙方支付相应的服务费后，乙方承诺按照本合同约定的服务围响应甲方的服务请 求，并确保对甲方提供服务的质量。 4.2乙方为甲方指定服务识别码（拨通金蝶热线服务中心后，按语音提示进行身份确认和服务 类别的选择操作，将需要输入服务识别码）：__________________________________ 第五条有限保证 5.1乙方承诺根据本合同的约定向甲方提供服务，但对于因不可抗力或甲方因素导致的延误而 给甲方造成的损失不承担任何责任。 5.2除本合同或其他合同另有约定，乙方对如下软件产品不提供任何支持服务：乙方及乙方代 理人之外的任何人未经乙方许可对许可软件进行任何方式的修改而产生的软件；甲方未按 照许可合同约定的围及限制使用的许可软件；甲方所使用的任何第三方软件产品。
数据迁移服务合同
篇一：03金蝶升级迁移服务合同金蝶软件升级/迁移服务合同 附件： 金蝶软件升级/迁移服务合同 第一条产品定义及服务范围 1.1 甲乙双方在本合同中明确约定，乙方向甲方提供如下产品的升级/迁移服务支持：1.2 双方约定乙方于年月日内提供软件升 级/迁移服务，将甲方的当前产品升级/迁移至目标产品。 第二条服务费用及付款约定 2.1 本合同约定升级/迁移服务费实际金额为______佰______ 拾______万______仟______佰______拾______元整。 2.2 上述费用不含升级/迁移产品可能涉及的软件使用许可费用，如有上述费用发生，甲方应与 乙方另行签订《金蝶软件使用许可合同》，在该合同中列明软件使用许可费。 2.3 甲方应于本合同生效之日起的向乙方一次性支付本合同约定的全部费 用。 第三条代垫费用 3.1 乙方（或乙方指定的服务提供方）提供现场服务时，如甲方（或被服务方）要求的服务地 点距离乙方办公地点单程超过40公里，乙方（或乙方指定的服务提供方）的往返差旅费和食宿费由甲方（或被服务方）承担。食宿费标准为元/人天，差旅费根据实际发生结算。 1 / 2 金蝶软件升级/迁移服务合同 3.2 双方同意于发生以上费用后的5个工作日内结清。第四条甲方责任 4.1 甲方应准备升级/迁移环境（包括计算机、网络、其他相关设备与软件环境等），确保许可软件的使用和管理正常，确保许可软件运行环境（包括计算机、打印机及相关硬件设备）的安全，为软件升级/迁移正常进行提供保障。 4.2 甲方应定期做好当前产品版本系统数据及账套的备份并妥善保管。 4.3 在乙方提供升级/迁移服务时，甲方应根据乙方要求，指定配合的员工，提供必要的设备。 4.4 在乙方升级/迁移服务完成时，甲方配合检查目标软件产品的运行是否正常。第五条乙方责任 5.1 乙方负责为甲方提供目标产品版本的安装与调试服务。 5.2 乙方负责协助甲方将当前产品版本的账套数据（限于客户已购买账套数）升级/迁移到目标产品版本中使用。 第六条有限保证 6.1 乙方承诺根据本合同的约定向甲方提供软件升级/迁移服务，但是对于因不可抗力或甲方因素导致的延误而给甲方造成的损失乙方不承担任何责任。 6.2 除本合同或其附件另有约定，乙方提供服务内容不包括以下：目标产品版本的软件实施、培训、定制服务（含客户化开发）、标准支持、高级支持等服务。如甲方需要乙方提供此类服务，须和乙方另行签订相应的服务合同。 6.3 除本合同或其附件另有约定，乙方提供的服务支持不包括发生以下情况时的修复：甲方人 员非法操作、计算机设备感染病毒、第三方产品的故障、计算机设备故障、网络故障等导致当前应用软件无法正常升级/迁移；甲方因当前应用软件遗失、被盗、被误用或被擅自修改、计算机设备故障、网络故障、其他软件的故障、操作失误等情况造成数据混乱和丢失。
金蝶标准支持服务合同范本
附件： 金蝶标准支持服务合同 第一条产品定义及服务围 1.1乙方向甲方提供标准支持服务。 1.2乙方向甲方提供的标准支持服务限于下列软件产品（请用“√”选择）： □《金蝶软件使用许可合同》中《金蝶软件使用许可及费用清单》列明的金蝶软件产品。 □包括下列产品序列号： 备注：如上述表格不足以列明全部产品，可另行以附件形式列明。 1.3标准支持服务具体容见以下附件（请用“√”选择）： □《金蝶KIS产品标准支持服务清单》 □《金蝶K/3产品标准支持服务清单》 □《金蝶EAS产品标准支持服务清单》 □《瑞友天翼产品标准支持服务清单》 □《CTBS产品标准支持服务清单》 1.4上述标准支持服务有效期自年月日至年月 日有效。
第二条服务费用及付款约定 2.1本合同约定标准支持服务费实际金额元，大写：___ ___佰______拾______万 ______仟______佰______拾______元整。 2.2甲方应于本合同签订之日起的______个工作日，向乙方一次性支付本合同约定的标准支持 服务费。 第三条甲方责任 3.1确保许可软件的使用和管理，确保许可软件运行环境（包括计算机、打印机及相关硬件设 备）的安全，为许可软件正常运行提供保障。 3.2定期做好系统数据备份并妥善保管。 3.3在许可软件使用过程中发现许可软件异常，记录当前故障现象，并及时与乙方取得联系， 便于乙方诊断。 3.4在乙方提供支持服务时，根据乙方要求进行配合。 3.5乙方在每次服务过程及结束后，甲方需配合检查许可软件系统运行是否正常，配合对乙方 提供的服务容及结果进行确认。 第四条乙方责任 4.1在甲方向乙方支付相应的服务费后，乙方承诺按照本合同约定的服务围响应甲方的服务请 求，并确保对甲方提供服务的质量。 4.2乙方为甲方指定服务识别码（拨通金蝶热线服务中心后，按语音提示进行身份确认和服务 类别的选择操作，将需要输入服务识别码）: 第五条有限保证 5.1乙方承诺根据本合同的约定向甲方提供服务，但对于因不可抗力或甲方因素导致的延误而 给甲方造成的损失不承担任何责任。 5.2除本合同或其他合同另有约定，乙方对如下软件产品不提供任何支持服务：乙方及乙方代 理人之外的任何人未经乙方许可对许可软件进行任何方式的修改而产生的软件；甲方未按 照许可合同约定的围及限制使用的许可软件；甲方所使用的任何第三方软件产品。 5.3除本合同或其他合同另有约定，乙方提供的标准支持服务不包括以下情况：甲方人员非法 操作、计算机设备感染病毒、第三方产品的故障、计算机设备故障、网络故障等导致许可 软件无法正常运行；甲方因许可软件遗失、被盗、被误用或被擅自修改、计算机设备故障、网络故障、其他软件的故障、操作失误等情况造成数据混乱和丢失。 5.4甲方超出本合同围的服务请求，乙方不予响应。对于标准支持服务无法解决的问题，甲方 可通过购买其他服务产品解决问题。 [以下无正文]
ERP服务实施合同
ERP软件实施服务合同 被许可方：高和精工（上海）有限公司许可方：深圳金蝶软件开发有限公司 （简称甲方）（简称乙方） 代表：*** 代表：*** 地址：******* 地址：******** 邮编：****** 邮编：****** 电话：******** 电话：******** 传真：******** 传真：******** Email ：***@**.com Email ：***@**.com 为明确双方在合作中的权利、义务和经济责任，以提高服务质量和工作效率，以便乙方（深圳金蝶软件开发有限公司）及时处理甲方（高和精工（上海）有限公司）在其软件应用方面的问题，根据《中华人民共和国经济合同法》规定，甲、乙双方本着平等互利的原则，经双方友好协商，达成以下协议和条款。 第一条服务项目及交付 1.乙方向甲方提供的实施服务范围（对甲方在乙方购买的金蝶软件进行软件培训、甲方需求分析、整合甲方业务、实施初始化工作）。 2.乙方向甲方提供的实施服务自_____年_____月_____日生效，有效期至_____年_____月_____日（或_______确认完毕之日）。 3.上线正常运行且通过验收合格后1 个月内。付款60% ，乙方所有工作人员撤离甲方现场，甲方单独运行一年内无任何运行操作故障或不便，或存在的非软件本身的问题甲方维护人员能自行修复，则在乙方工作人员离开的第13 个月内付款20% ,运行五年无重大质量问题，则第六年的第一个月内付款20% 。 第二条甲方责任 1.甲方应提供本项目实施的必要条件与准备，甲方ERP系统项目上线运行后，经试运行，甲方的各项业务均能正常运行 2.甲方应及时向乙方免费提供双方一致确认的本项目实施所必要的技术数据、计算机设备、文档、文件、测试数据、示例输出, 或其它信息和资源。甲方应对其提供的所有该类数据、材料以及信息的内容、准确性、完整性和统一性负责，并承担由此产生的事故责任。 3.甲方应指派相应的人员组成项目组，并保证指派专门的人员负责执行本合同及其附件项下甲方的工作。在项目实施过程中，甲方应保证其项目组成员相对稳定。如果因甲方人员变动导致本项目实施延误或增加乙方的工作量（包括但不限于增加培训服务），乙方对此延误不承担责任，并有权要求甲方支付乙方因此而增加工作量的服务费用。 4.乙方的顾问在甲方现场工作期间，甲方应免费为该顾问提供工作场所，并保证其可利用适当的甲方的计算机资源和办公环境（包括电话、传真以及其它工作所必需的办公室设备和材料）。 5.未指派给乙方的实施工作任务将由甲方负责，并由甲方监督、管理和控制。乙方可以根据其自身的知识和经验对甲方执行该任务提供相应的建议或帮助，但该建议或帮助不构成乙方在本合同项下的任何义务或承诺。甲方应根据其自身的判断进行决定并承担相应的责任。 第三条乙方责任 1.乙方应遵循本合同的约定向甲方提供相关实施服务。 2.除非双方另行书面约定，乙方将仅就乙方许可甲方使用的许可软件提供实施服务。 3.在保证项目实施工作任务的要求得到满足，并且所有的工作是以专业的和符合技术要求的方式进行的前提下，乙方对其顾问的服务提供方式和方法拥有最终的决定权。 4.在实施服务过程中，乙方保证其参加本项目的顾问人员的相对稳定，但因顾问人员能力不够、离职等原因而导致的必要的人员调整不受此保证的限制。 第四条责任限制及有限保证 1.乙方保证以专业的和符合技术要求的方式向甲方提供服务。 2.除本合同明确约定以外，乙方未就本合同项下的服务或交付成果或提供给甲方的任何材料向甲方做出其他任何明示的或暗示的保证。 3.乙方对非乙方因素所造成的项目延误不承担责任。非乙方因素包括但不限于不可抗力、甲方计算机设备、网络设备不符合要求、服务器资源不充分、甲方承诺的资源缺乏、数据准备不充分和不正确、甲方决策的延误、操作人员不配合、甲方人员变更等。 4.自本协议生效之时起，乙方不按时间计划开展ERP实施工作则视为违约，甲方有权向乙方索赔违约金，违约金额度为合同中约定费用总额的30%。 5.甲方任何时间发现乙方提供的软件系统不是合同中规定的软件系统及相应的版本，一经发现则甲方有权向乙方索赔与合同中约定费用总额相同数额的索赔金。 6.甲方运用了乙方的软件系统，但不能实现期望的目标，甲方有权拒绝支付一切费用；若因甲方运用了乙方的系统不能实现期望的目标，反而给甲方造成经济损失时，乙方还应赔偿所有的经济损失。
金蝶财务软件购买合同
金蝶财务软件购买合同
金蝶财务软件购买合同 甲方：___________________________________ 乙方：___________________________________
签订日期：_________ 年_______ 月______ 日
甲方: 乙方： 由于甲方自身管理的需要，甲、乙双方就甲方采购金蝶财务软件（专业版）事，在平等互利的基础上，遵循诚实守信的原则，通过友好协商达成如下协议。 第二条质量保证 乙方保证向甲方销售的软件产品功能与本产品相关的文字说明材料完全相符 第三条软件版权及使用权 1?本合同许可的是软件的永久使用权，许可使用的金蝶财务软件（专业版）公司所有，并受《中华人民共和国著作权法》和其他有关法律、法规的保护。 2?甲方按本合同条款规定支付合同书上所列软件产品的全部软件使用许可费，乙方授 予甲方上述软件产品的合法使用权。 第四条服务项目 1?乙方可以为甲方购买软件提供免费和收费两种安装及培训服务，在订购软件时注明
服务方式：； 2?乙方在工作时间内随时为甲方以电话、传真、电子邮件、远程操控方式免费提供所 买产品的服务与技术支持维护，通常软件系统故障，提供实时响应远程解决； 3?在远程维护无法排除故障时，乙方提供小时内到达现场服务，本服务为收费项目 或在备注栏中注明； 4?自安装之日起￡年内，如遇软件升级，乙方免费提供升级支持；1年以后付费升级; 5?原则上乙方不对软件进行修改；甲方若有新的管理要求，乙方提供延伸二次开发服 务，其开发内容以双方确认为准，费用根据实际情况酌情收取，并由甲方确认； 6?乙方可提供除软件安装以外的配套服务项目（如计算机软、硬件、附属打印、复印设备有偿服务）。 第五条软件保证及保证范围 乙方保证所开发使用的产品符合所附功能文档的功能说明。下述原因引发的问题不在本 保证范围内。 1?甲方未按所附功能文档的规定使用软件。 2?甲方使用的第三方软件出错。 第六条甲乙双方的权利和义务 1 ?乙方保证其销售软件是自行开发的、版权属于乙方所有的非侵权软件。 2.甲方可派人到乙方接受技术培训，乙方向甲方提供技术支持。 3?乙方按照合同中约定的服务内容进行优质及时的服务。 4?对于乙方软件本身质量问题所引起的故障，乙方应对其进行维护并修正。 5 ?甲方必须按合同规定及时把购买软件款项交付乙方或者汇至乙方指定的账户 6?根据甲方所订购的产品和服务，乙方在收到甲方全部款项之后，七个工作日内，为
PCI总线驱动
PCI总线驱动的机制 1.总线子系统初始化 系统初始化时会调用 ■void __init driver_init(void) { 。。。。。。 buses_init(); 。。。。。。 } ■ ★I nclude/linux/kobject.h #define decl_subsys(_name,_type,_uevent_ops) \ struct subsystem _name##_subsys = { \ .kset = { \ .kobj = { .name = __stringify(_name) }, \ .ktype = _type, \ .uevent_ops =_uevent_ops, \ } \ } ★ Drivers/base/bus.c static struct kobj_type ktype_bus = { .sysfs_ops = &bus_sysfs_ops, }; ★ static decl_subsys(bus, &ktype_bus, NULL); bus_subsys={ .ket = { .kobj = { .name = “bus”, .ktype = &ktype_bus, .uevent_ops = NULL, } } ★int __init buses_init(void) { return subsystem_register(&bus_subsys); }
在buses_init中调用subsystem_register时，bus_subsys作为sysfs root 目录下的项被建立（因为其kset.kobj.parent的值为NULL） ■pci总线初始化 ★struct bus_type pci_bus_type = { .name = "pci", .match = pci_bus_match, .uevent = pci_uevent, .probe = pci_device_probe, .remove = pci_device_remove, .suspend = pci_device_suspend, .suspend_late = pci_device_suspend_late, .resume_early = pci_device_resume_early, .resume = pci_device_resume, .shutdown = pci_device_shutdown, .dev_attrs = pci_dev_attrs, }; ★struct device_attribute pci_dev_attrs[] = { __ATTR_RO(resource), __ATTR_RO(vendor), __ATTR_RO(device), __ATTR_RO(subsystem_vendor), __ATTR_RO(subsystem_device), __ATTR_RO(class), __ATTR_RO(irq), __ATTR_RO(local_cpus), __ATTR_RO(modalias), #ifdef CONFIG_NUMA __ATTR_RO(numa_node), #endif __ATTR(enable, 0600, is_enabled_show, is_enabled_store), __ATTR(broken_parity_status,(S_IRUGO|S_IWUSR), broken_parity_status_show,broken_parity_status_store), __ATTR(msi_bus, 0644, msi_bus_show, msi_bus_store), __ATTR_NULL, }; ★static int __init pci_driver_init(void) { return bus_register(&pci_bus_type); } postcore_initcall(pci_driver_init); 通过postcore_initcall声明，使pci_driver_init函数被链接到.initcall.init段。这个段的函数在初始化时由static void __init do_initcalls(void)函数调用。最终系统在初始化线程static int __init
03金蝶升级迁移服务合同
1 / 2 附件： 金蝶软件升级/迁移服务合同 第一条 产品定义及服务范围 1.1 甲乙双方在本合同中明确约定，乙方向甲方提供如下产品的升级/迁移服务支持： 1.2 双方约定乙方于 年 月 日至 年 月 日内提供软件升 级/迁移服务，将甲方的当前产品升级/迁移至目标产品。 第二条 服务费用及付款约定 2.1 本合同约定升级/迁移服务费实际金额为 元，大写：______佰______ 拾______万______仟______佰______拾______元整。 2.2 上述费用不含升级/迁移产品可能涉及的软件使用许可费用，如有上述费用发生，甲方应与 乙方另行签订《金蝶软件使用许可合同》，在该合同中列明软件使用许可费。 2.3 甲方应于本合同生效之日起的______个工作日内，向乙方一次性支付本合同约定的全部费 用。 第三条 代垫费用 3.1 乙方（或乙方指定的服务提供方）提供现场服务时，如甲方（或被服务方）要求的服务地 点距离乙方办公地点单程超过40公里，乙方（或乙方指定的服务提供方）的往返差旅费和食宿费由甲方（或被服务方）承担。食宿费标准为 .元/人天，差旅费根据实际发生结算。
第 2 页 共 2 页 3.2 双方同意于发生以上费用后的5个工作日内结清。 第四条 甲方责任 4.1 甲方应准备升级/迁移环境（包括计算机、网络、其他相关设备与软件环境等），确保许 可软件的使用和管理正常，确保许可软件运行环境（包括计算机、打印机及相关硬件设备）的安全，为软件升级/迁移正常进行提供保障。 4.2 甲方应定期做好当前产品版本系统数据及账套的备份并妥善保管。 4.3 在乙方提供升级/迁移服务时，甲方应根据乙方要求，指定配合的员工，提供必要的设备。 4.4 在乙方升级/迁移服务完成时，甲方配合检查目标软件产品的运行是否正常。 第五条 乙方责任 5.1 乙方负责为甲方提供目标产品版本的安装与调试服务。 5.2 乙方负责协助甲方将当前产品版本的账套数据（限于客户已购买账套数）升级/迁移到目 标产品版本中使用。 第六条 有限保证 6.1 乙方承诺根据本合同的约定向甲方提供软件升级/迁移服务，但是对于因不可抗力或甲方 因素导致的延误而给甲方造成的损失乙方不承担任何责任。 6.2 除本合同或其附件另有约定，乙方提供服务内容不包括以下：目标产品版本的软件实施、 培训、定制服务（含客户化开发）、标准支持、高级支持等服务。如甲方需要乙方提供此类服务，须和乙方另行签订相应的服务合同。 6.3 除本合同或其附件另有约定，乙方提供的服务支持不包括发生以下情况时的修复：甲方人 员非法操作、计算机设备感染病毒、第三方产品的故障、计算机设备故障、网络故障等导致当前应用软件无法正常升级/迁移；甲方因当前应用软件遗失、被盗、被误用或被擅自修改、计算机设备故障、网络故障、其他软件的故障、操作失误等情况造成数据混乱和丢失。 [以下无正文]
合同范本之金蝶软件售后服务合同
金蝶软件售后服务合同 【篇一：金蝶标准支持服务合同】 附件： 金蝶标准支持服务合同 第一条产品定义及服务范围 1.1 乙方向甲方提供标准支持服务。 1.2 乙方向甲方提供的标准支持服务限于下列软件产品（请用“√”选择）： □ 《金蝶软件使用许可合同》中《金蝶软件使用许可及费用清单》列明的金蝶软件产品。□ 包括下列产品序列号： 1.3 标准支持服务具体内容见以下附件（请用“√”选择）： □ 《金蝶kis产品标准支持服务清单》 □ 《金蝶k/3产品标准支持服务清单》 □ 《金蝶eas产品标准支持服务清单》 □ 《瑞友天翼产品标准支持服务清单》 □ 《ctbs产品标准支持服务清单》 1.4 上述标准支持服务有效期自年月日至年月 日内有效。 第二条服务费用及付款约定 2.1 本合同约定标准支持服务费实际金额___佰______拾______万 ______仟______佰______拾______元整。 2.2 甲方应于本合同签订之日起的______个工作日内，向乙方一次性支付本合同约定的标准支 持服务费。 第三条甲方责任 3.1 确保许可软件的使用和管理，确保许可软件运行环境（包括计算机、打印机及相关硬件设 备）的安全，为许可软件正常运行提供保障。 3.2 定期做好系统数据备份并妥善保管。 3.3 在许可软件使用过程中发现许可软件异常，记录当前故障现象，并及时与乙方取得联系， 便于乙方诊断。 3.4 在乙方提供支持服务时，根据乙方要求进行配合。
3.5 乙方在每次服务过程及结束后，甲方需配合检查许可软件系统运行是否正常，配合对乙方 提供的服务内容及结果进行确认。 第四条乙方责任 4.1 在甲方向乙方支付相应的服务费后，乙方承诺按照本合同约定的服务范围响应甲方的服务 请求，并确保对甲方提供服务的质量。 4.2 乙方为甲方指定服务识别码（拨通金蝶热线服务中心后，按语音提示进行身份确认和服务 类别的选择操作，将需要输入服务识别码）: 第五条有限保证 5.1 乙方承诺根据本合同的约定向甲方提供服务，但对于因不可抗力或甲方因素导致的延误而 给甲方造成的损失不承担任何责任。 5.2 除本合同或其他合同另有约定，乙方对如下软件产品不提供任何支持服务：乙方及乙方代 理人之外的任何人未经乙方许可对许可软件进行任何方式的修改而 产生的软件；甲方未按照许可合同约定的范围及限制使用的许可软件；甲方所使用的任何第三方软件产品。 5.3 除本合同或其他合同另有约定，乙方提供的标准支持服务不包括以下情况：甲方人员非法 操作、计算机设备感染病毒、第三方产品的故障、计算机设备故障、网络故障等导致许可软件无法正常运行；甲方因许可软件遗失、被盗、被误用或被擅自修改、计算机设备故障、网络故障、其他软件 的故障、操作失误等情况造成数据混乱和丢失。 5.4 甲方超出本合同范围的服务请求，乙方不予响应。对于标准支持服务无法解决的问题，甲 方可通过购买其他服务产品解决问题。 [以下无正文] 附件： 金蝶kis产品标准支持服务清单 本清单适用于金蝶kis产品的标准支持服务。具体服务内容如下： 一、应用支持： 1. 软件故障诊断：为客户诊断金蝶软件故障并提供处理建议，保障 客户软件正常使用。
ERP软件实施服务合同范例
ERP软件实施服务合同 ERP软件实施服务合同 被许可方：高和精工（上海）有限公司许可方：深圳金蝶软件开发有限公司 （简称甲方）（简称乙方） 代表：*** 代表：*** 地址：******* 地址：******** 邮编：****** 邮编：****** 电话：******** 电话：******** 传真：******** 传真：******** Email ：***@**.com Email ：***@**.com 为明确双方在合作中的权利、义务和经济责任，以提高服务质量和工作效率，以便乙方（深圳金蝶软件开发有限公司）及时处理甲方（高和精工（上海）有限公司）在其软件应用方面的问题，根据《中华人民共和国经济合同法》规定，甲、乙双方本着平等互利的原则，经双方友好协商，达成以下协议和条款。 第一条服务项目及交付 1.乙方向甲方提供的实施服务范围（对甲方在乙方购买的金蝶软件进行软件培训、甲方需求分析、整合甲方业务、实施初始化工作）。
2.乙方向甲方提供的实施服务自_____年_____月_____日生效，有效期至_____年_____月_____日（或_______确认完毕之日）。 3.上线正常运行且通过验收合格后1 个月内。付款60% ，乙方所有工作人员撤离甲方现场，甲方单独运行一年内无任何运行操作故障或不便，或存在的非软件本身的问题甲方维护人员能自行修复，则在乙方工作人员离开的第13 个月内付款20% ,运行五年无重大质量问题，则第六年的第一个月内付款20% 。 第二条甲方责任 1.甲方应提供本项目实施的必要条件与准备，甲方ERP系统项目上线运行后，经试运行，甲方的各项业务均能正常运行 2.甲方应及时向乙方免费提供双方一致确认的本项目实施所必要的技术数据、计算机设备、文档、文件、测试数据、示例输出, 或其它信息和资源。甲方应对其提供的所有该类数据、材料以及信息的内容、准确性、完整性和统一性负责，并承担由此产生的事故责任。 3.甲方应指派相应的人员组成项目组，并保证指派专门的人员负责执行本合同及其附件项下甲方的工作。在项目实施过程中，甲方应保证其项目组成员相对稳定。如果因甲方人员变动导致本项目实施延误或增加乙方的工作量（包括但不限于增加培训服务），乙方对此延误不承担责任，并有权要求甲方支付乙方因此而增加工作量的服务费用。 4.乙方的顾问在甲方现场工作期间，甲方应免费为该顾问提供工作场所，并保证其可利用适当的甲方的计算机资源和办公环境（包括电话、传真以及其它工作所必需的办公室设备和材料）。
金蝶服务合同
金蝶软件实施服务合同 被许可方：许可方： （简称甲方）（简称乙方） 地址：地址： 邮编：邮编： 电话：电话： 传真：传真： 第一条服务项目及交付 1.1乙方向甲方提供的实施服务范围（对甲方在乙方购买的金蝶软件进行软件培训、甲方需 求分析、整合甲方业务、实施初始化工作） 1.2乙方向甲方提供的实施服务自_______年__ 月_____ 日生效，有效期至_____年 _____月__日（或_______________________确认完毕之日）。 第二条甲方责任 4.1甲方应提供本项目实施的必要条件与准备。 4.2甲方应及时向乙方免费提供双方一致确认的本项目实施所必要的技术数据、计算机设备、 文档、文件、测试数据、示例输出, 或其它信息和资源。甲方应对其提供的所有该类数 据、材料以及信息的内容、准确性、完整性和统一性负责，并承担由此产生的事故责任。 4.3甲方应指派相应的人员组成项目组，并保证指派专门的人员负责执行本合同及其附件项 下甲方的工作。在项目实施过程中，甲方应保证其项目组成员相对稳定。如果因甲方人 员变动导致本项目实施延误或增加乙方的工作量（包括但不限于增加培训服务），乙方 对此延误不承担责任，并有权要求甲方支付乙方因此而增加工作量的服务费用。 4.4乙方的顾问在甲方现场工作期间，甲方应免费为该顾问提供工作场所，并保证其可利用 适当的甲方的计算机资源和办公环境（包括电话、传真以及其它工作所必需的办公室设 备和材料）。 4.5未指派给乙方的实施工作任务将由甲方负责，并由甲方监督、管理和控制。乙方可以根 据其自身的知识和经验对甲方执行该任务提供相应的建议或帮助，但该建议或帮助不构 成乙方在本合同项下的任何义务或承诺。甲方应根据其自身的判断进行决定并承担相应 的责任。 第三条乙方责任 5.1乙方应遵循本合同的约定向甲方提供相关实施服务。 5.2除非双方另行书面约定，乙方将仅就乙方许可甲方使用的许可软件提供实施服务。
总线设备驱动
linux内核学习---总线，设备，驱动 Linux 设备模型中三个很重要的概念就是总线,设备,驱动.即 bus,device,driver,而实际上内核中也定义了这么一些数据结构,他们是 struct bus_type,struct device，struct device_driver,这三个重要的数据结构都来自一个地方,include/linux/device.h.我们知道总线有很多种,pci总线,scsi 总线,usb 总线,所以我们会看到Linux 内核代码中出现pci_bus_type，scsi_bus_type，usb_bus_type，他们都是 struct bus_type 类型的变量.而struct bus_type 结构中两个非常重要的成员就是 struct kset drivers 和 struct kset devices。kset 和另一个叫做 kobject 正是 Linux Kernel 2.6 中设备模型的基本元素。 这里我们只需要知道,drivers 和 devices 的存在,让struct bus_type 与两个链表联系了起来,一个是devices 的链表,一个是 drivers 的链表,也就是说,知道一条总线所对应的数据结构,就可以找到这条总线所关联的设备有哪些,又有哪些支持这类设备的驱动程序. 而要实现这些,就要求每次出现一个设备就要向总线汇报,或者说注册,每次出现一个驱动,也要向总线汇报,或者说注册.比如系统初始化的时候,会扫描连接了哪些设备,并为每一个设备建立起一个 struct device 的变量,每一次有一个驱动程序,就要准备一个 struct device_driver 结构的变量.把这些变量统统加入相应的链表,device 插入 devices 链表,driver 插入 drivers 链表. 这样通过总线就能找到每一个设备,每一个驱动。 struct bus_type 中为 devices 和 drivers 准备了两个链表,而代表 device 的结构体 struct device 中又有两个成员,struct bus_type *bus 和 struct device_driver *driver。同样,代表driver 的结构体 struct device_driver 同样有两个成员,struct bus_type *bus 和 struct list_head devices。struct device 和struct device_driver 的定义和 struct bus_type 一样,在 include/linux/device.h 中。凭一种男人的直觉,可以知晓,struct device 中的 bus 记录的是这个设备连在哪条总线上，driver 记录的是这个设备用的是哪个驱动,反过来,struct device_driver 中的 bus 代表的也是这个驱动属于哪条总线,devices 记录的是这个驱动支持的那些设备,没错,是 devices(复数),而不是 device(单数),因为一个驱动程序可以支持一个或多个设备,反过来一个设备则只会绑定给一个驱动程序。 上面是理论知识，下面我们具体以展讯平台的I2C设备重力加速度传感器MC3XXX驱动为例进行实例分析： 1.首先在Board-sp7715ga.c文件中通过sc8810_add_i2c_devices函数（其实是i2c_register_board_info函数）将指定的I2C设备( MC3XXX_ACC_I2C_NAME, MC3XXX_ACC_I2C_ADDR---包括设备名和设备地址)申请一个I2C struct device 结构,并且挂入I2C总线中的devices 链表中来。 注意：该device挂入devices链表的操作会先于I2C设备驱动加载的操作被执行。i2c_register_board_info函数对此进行了特别说明：
金蝶服务合同
竭诚为您提供优质文档/双击可除 金蝶服务合同 篇一：金蝶服务合同 金蝶软件实施服务合同 被许可方：许可方： （简称甲方）（简称乙方） 地址：地址： 邮编：邮编： 电话：电话： 传真：传真： 第一条服务项目及交付 1.1乙方向甲方提供的实施服务范围（对甲方在乙方购买的金蝶软件进行软件培训、甲方需 求分析、整合甲方业务、实施初始化工作） 1.2乙方向甲方提供的实施服务自_______年__月_____日生效，有效期至_____年 _____月日（或_______________________确认完毕之日）。
第二条甲方责任 4.1甲方应提供本项目实施的必要条件与准备。 4.2甲方应及时向乙方免费提供双方一致确认的本项目实施所必要的技术数据、计算机设备、 文档、文件、测试数据、示例输出,或其它信息和资源。甲方应对其提供的所有该类数 据、材料以及信息的内容、准确性、完整性和统一性负责，并承担由此产生的事故责任。 4.3甲方应指派相应的人员组成项目组，并保证指派专门的人员负责执行本合同及其附件项 下甲方的工作。在项目实施过程中，甲方应保证其项目组成员相对稳定。如果因甲方人 员变动导致本项目实施延误或增加乙方的工作量（包括但不限于增加培训服务），乙方 对此延误不承担责任，并有权要求甲方支付乙方因此而增加工作量的服务费用。 4.4乙方的顾问在甲方现场工作期间，甲方应免费为该顾问提供工作场所，并保证其可利用 适当的甲方的计算机资源和办公环境（包括电话、传真以及其它工作所必需的办公室设 备和材料）。 4.5未指派给乙方的实施工作任务将由甲方负责，并由
甲方监督、管理和控制。乙方可以根 据其自身的知识和经验对甲方执行该任务提供相应的 建议或帮助，但该建议或帮助不构 成乙方在本合同项下的任何义务或承诺。甲方应根据其自身的判断进行决定并承担相应 的责任。 第三条乙方责任 5.1乙方应遵循本合同的约定向甲方提供相关实施服务。 5.2除非双方另行书面约定，乙方将仅就乙方许可甲方 使用的许可软件提供实施服务。 5.3在保证项目实施工作任务的要求得到满足，并且所 有的工作是以专业的和符合技术要求 的方式进行的前提下，乙方对其顾问的服务提供方式和方法拥有最终的决定权。 5.4在实施服务过程中，乙方保证其参加本项目的顾问 人员的相对稳定，但因顾问人员能力 不够、离职等原因而导致的必要的人员调整不受此保证的限制。 第四条责任限制及有限保证 6.1乙方保证以专业的和符合技术要求的方式向甲方提 供服务。 6.2除本合同明确约定以外，乙方未就本合同项下的服
服务_金蝶服务合同附件1CSP
金蝶软件服务合同附件一： CSP 服务 CSP为“Customer Service Package”的缩写，意为“客户服务包”。 一．CSP服务产品及费用清单 金额单位：元（人民币） 二．付款期限及价格 甲方应于CSP服务开始日之前将CSP服务费用一次性支付给乙方。标准CSP服务价格标准为《金蝶软件使用许可合同》中合同金额的15%，其他标准CSP服务依次换算。三．CSP服务有效期 CSP服务的有效期为一年，起始时间为项目实施验收报告签订日。下一年度CSP服务合同应在本年度CSP服务合同到期前十五日签订。 四．现场服务 若甲方选择CSP服务产品中包含现场支持服务，则须妥善保管《金蝶CSP现场支持服务卡》，并在乙方提供现场服务时出示并填写该卡。 五．代垫费用 乙方向甲方提供现场支持服务时，下述由乙方代甲方垫支的费用，甲方应定期与乙方结算： 1．乙方的服务现场距甲方办公场所超过50公里车程，乙方服务人员的往返交通费；2．根据双方约定的交通工具，乙方服务人员到达甲方办公场所或返回乙方办公场所需要时间超过4小时，或乙方服务人员应甲方要求留宿，乙方服务人员的住宿费。 六．金蝶CSP服务产品介绍 （一）基本CSP服务 1．产品形态： （1）版本升级服务：CSP订户可享受金蝶软件版本升级服务。 （2）INTERNET网络服务：金蝶公司现已在https://www.wendangku.net/doc/8d2903408.html,网站上开辟客户服 务专栏，包括服务指南、在线技术支持、在线培训、金蝶认证、客户关系处理、 E-mail群发、服务论坛等栏目。CSP订户经金蝶公司授权，可在https://www.wendangku.net/doc/8d2903408.html, 网站上享受金蝶公司提供的网络服务。 （3）热线支持服务：CSP订户在正常工作时间内，可获得不超过20次的金蝶本地 技术支持中心客户热线电话（或传真）支持服务，解答金蝶产品的应用问题。 2．订购方式：按年订购。 3．产品有效期：首年自软件交付之日算起，并逐年顺延。 4．年度收费标准：标准CSP服务价×40％。
pci总线驱动
在总结的过程中参考了下面一些资料，在此表示感谢： [1]