高速电路设计电磁干扰指导
高频开关电源设计中的电磁兼容性问题研究
摘要：说明了开关电源的组成及工作原理；从开关电源的各组成部分出发,分析了电磁骚扰产生的机理，提出了应采取的相应抑制措施；讨论了电磁兼容设计中需要加以注意的问题。
关键词：开关电源；电磁干扰；抑制措施；电磁兼容
引言
开关电源与线性稳压电源相比，具有功耗小、效率高、体积小、重量轻、稳压范围宽等许多优点，己被广泛应用于计算机及其外围设备、通信、自动控制、家用电器等领域。但开关电源的突出缺点是能产生较强的电磁干扰（EMI）。EMI信号既具有很宽的频率范围，又有一定的幅度，经传导和辐射后会污染电磁环境，对通信设备和电子产品造成干扰。如果处理不当，开关电源本身就会变成一个骚扰源。目前，电子产品的电磁兼容性（EMC）日益受到重视，抑制开关电源的EMI，提高电子产品的质量，使之符合EMC标准，已成为电子产品设计者越来越关注的问题。本文就高频开关电源设计中的电磁兼容性问题进行了探讨。
1 开关电源的组成及工作原理
1.1 组成
开关电源的组成框图如图1所示，它由以下几个部分组成：
1）主电路包括输入滤波器、整流与滤波、逆变、输出整流与滤波；
2）控制与保护电路；
3）检测与显示电路除了提供保护电路所需的各种参数外，还提供各种显示数据；
4）辅助电源。
1.2 开关稳压电源原理
开关稳压电源电路如图2所示。图2中的开关K以一定的时间间隔重复地接通和断开，在K接通时，输入电源Vin通过K和滤波电路供电给负载RL，当K断开时，输入电源Vin便中断了能量的提供。可见，输入电源向负载提供能量是断续的，为使负载能得到连续的能量提供，开关稳压电源必须要有一套储能装置，在开关接通时将一部份能量储存起来，在开关断开时，向负载释放。图2中，由储能电感L、滤波电容C2和续流二极管D组成的电路，就具有这种功能。在AB间的电压平均值VAB可用式（1）表示。
VAB=Vinton/T=DVin （1）
式中：ton为K导通时间；
T为K工作周期；
D为占空比，D=ton/T。
由式（1）可知，改变D，即可改变VAB。因此，随着负载及输入电源电压的变化调整D 便能使输出电压Vo维持不变。这种控制方法称为时间比率控制（Time Ratio Control,缩写为TRC）。按TRC原理，它有3种方式：
1）脉冲宽度调制（Pulse Width Modulation，缩写为PWM）其开关周期恒定，通过改变脉冲宽度来改变占空比的方式；
2）脉冲频率调制（Pulse Frequency Modulation，缩写为PFM）导通脉冲宽度恒定，通过改变开关工作频率来改变占空比的方式；
3）混合调制导通脉冲宽度和开关工作频率均不固定，彼此都能改变的方式，它是以上二种方式的结合。
2 开关电源产生电磁干扰的机理
开关电源之所以是一个很强的电磁骚扰源，来源于高频通断的开关器件和输出整流二极管，以及脉冲变压器及滤波电感等。
2.1 开关管与整流管
开关管、整流管高频通断时所产生的dv/dt、di/dt是具有较大辐度的脉冲，频带较宽且谐波丰富，是一个很强的骚扰源。
2.2 高频变压器
开关管负载为高频变压器初级线圈，在开关管导通瞬间，初级线圈产生很大的涌流，并出现较高的浪涌尖峰电压；在开关管断开瞬间，由于初级线圈的漏磁通，致使一部分能量没有传输到次级线圈，而是通过集电极电路中的电容、电阻形成带有尖峰的衰减振荡，叠加在关断电压上，形成关断电压尖峰，产生与初级线圈接通时一样的磁化冲击电流瞬变，这个噪声会传导到输入、输出端，形成传导骚扰，重者有可能击穿开关管。
另外，高频变压器初级线圈、开关管和滤波电容构成的高频开关电流环路可能会产生较大的空间辐射，形成辐射骚扰。如果电容滤波容量不足或高频特性不好，电容上的高频阻抗会使高频电流以差模方式传导到交流电源中形成传导骚扰。需要注意的是，二极管整流电路产生的电磁骚扰中，整流二极管反向恢复电流的|di/dt|远比续流二极管反向恢复电流的
|di/dt|大得多。作为电磁骚扰源来研究，整流二极管反向恢复电流形成的骚扰强度大，频带宽。但是，整流二极管产生的电压跳变远小于功率开关管导通和关断时产生的电压跳变。因此，不计整流二极管产生的|dv/dt|和|di/dt|的影响，而把整流电路当成电磁骚扰耦合通道的一部分来研究也是可以的。
2.3 杂散参数影响耦合通道的特性
在传导骚扰频段（<30MHz），多数开关电源骚扰的耦合通道是可以用电路网络来描述的。但是，在开关电源中的任何一个实际元器件，如电阻器、电容器、电感器乃至开关管、二极
管都包含有杂散参数，且研究的频带愈宽，等值电路的阶次愈高，因此，包括各元器件杂散参数和元器件间的耦合在内的开关电源的等效电路将复杂得多。在高频时，杂散参数对耦合通道的特性影响很大，分布电容的存在成为电磁骚扰的通道。另外，在开关管功率较大时，集电极一般都需加上散热片，散热片与开关管之间的分布电容在高频时不能忽略，它能形成面向空间的辐射骚扰和电源线传导的共模骚扰。
3 电磁兼容设计
3.1 输入端滤波器的设计
开关电源产生的噪声包含共模噪音和差模噪音。共模干扰是由于载流导体与大地之间的电位差产生的，其特点是两条线上的杂讯电压是同电位同向的；而差模干扰则是由于载流导体之间的电位差产生的，其特点是两条线上的杂讯电压是同电位反向的。通常，线路上干扰电压的这两种分量是同时存在的。为此应在电源输入端加滤波器，滤波器阻抗应与电源阻抗失配，失配越厉害，实现的衰减越理想，得到的插入损耗特性就越好。也就是说，如果噪音源内阻是低阻抗的，则与之对接的EMI滤波器的输入阻抗应该是高阻抗(如电感量很大的串联电感)；如果噪音源内阻是高阻抗的，则EMI滤波器的输入阻抗应该是低阻抗(如容量很大的并联电容)。由于线路阻抗的不平衡，两种分量在传输中会互相转变，情况十分复杂。典型的EMI滤波器包含了共模杂讯和差模杂讯两部分的抑制电路，如图3所示。
图中：差模抑制电容Cx1，Cx 20.1～0.47μF；
差模抑制电感L1，L2 100～130μH；
共模抑制电容Cy1，Cy2 <10000pF；
共模抑制电感L 15～25mH。
插入损耗的定义如图4所示，当没接滤波器时，信号源输出电压为V1，当滤波器接入后，在滤波器输出端测得信号源的电压为V2。若信号源输出阻抗与接收机输入阻抗相等，都是50Ω，则滤波器的插入损耗为
设计时，必须使共模滤波电路和差模滤波电路的谐振频率明显低于开关电源的工作频
率，一般要低于10kHz，即
图5是差模与共模干扰的示意图。
在实际使用中，由于设备所产生的共模和差模的成分不一样，所以，滤波电路可适当增加或减少滤波元件。具体电路的调整一般要经过EMI试验后才能有满意的结果，安装滤波电路时一定要保证接地良好，并且输入端和输出端要良好隔离，否则，起不到滤波的效果。
图6是两种滤波电路，它们的滤波效果如图7实验曲线所示。
3.2 辐射EMI的抑制措施
要降低辐射干扰，可应用电压缓冲电路，如在开关管两端并联RCD缓冲电路，或电流缓冲电路，如在开关管的集电极上串联20～80μH的电感。
功率开关管的集电极是一个强骚扰源，开关管的散热片应接到集电极上，以确保集电极与散热片之间由于分布电容而产生的电流流入主电路中。为减少散热片和机壳之间的分布电容，散热片应尽量远离机壳，如有条件的话，可采用有屏蔽措施的散热片。整流二极管应采用恢复电荷小，且反向恢复时间短的，如肖特基管，最好是选用反向恢复呈软特性的。另外，在肖特基管两端套磁珠和并联RC吸收网络均可减少干扰，电阻、电容的取值可为几Ω和数千pF，电容引线应尽可能短，以减少引线电感。
负载电流越大，二极管反向恢复的时间也越长，则尖峰电流的影响也越大。采用多个二极
管并联来分担，可以降低短路尖峰电流的影响。
开关电源必须屏蔽，采用模块式全密封结构，一般用1mm以上厚度的镀锌钢板，屏蔽层
必须良好接地。在高频脉冲变压器初、次级之间加一屏蔽层并接地，可以抑制干扰的电场耦
合。将高频脉冲变压器、输出滤波电感等磁性元件加上屏蔽罩，可以将磁力线限制在磁阻小
的屏蔽体内。
例如,对辐射干扰超过标准限值20dB的某开关电源，采用了如下一些在实验室容易实现
的措施进行了改进：
1）在所有整流二极管两端并联470pF电容；
2）在开关管G极的输入端并联50pF电容，与原有的39Ω电阻形成一RC低通滤波器；
3）在各输出滤波电容(电解电容)上并联0.01μF电容；
4）在整流二极管管脚上套一小磁珠；
5）改善屏蔽体的接地。
经过上述改进后，该电源就可以通过辐射干扰测试的限值要求。
3.3 传导骚扰的解决方法
开关电源的传导骚扰通过输入电源线向外传播，既有差模骚扰、又有共模骚扰。传导骚
扰的测试频率范围为0.15～30MHz，限值要求如表1所列。
表1 传导骚扰限值表
电源端口频率范围/MHz 准峰值dB/μV 平均值dB/μV
0.15～0.5 79 66
A级
0.5～30 73 60
0.15～0.5 66 56
B级
0.5～5 56 46
5～30 60 50
在0.15～1MHz的频率范围内，骚扰主要以共模的形式存在，在1～10MHz的频率范围内，
骚扰的形式是差模和共模共存，在10MHz以上，骚扰的形式主要以共膜为主。差模骚扰的产
生主要是由于开关管工作在开关状态，当开关管开通时，流过电源线的电流线性上升，开关
管关断时电流突变为零，因此，流过电源线的电流为高频的三角脉动电流，含有丰富的高频
谐波分量，随着频率的升高，该谐波分量的幅度越来越小，因此差模骚扰随频率的升高而降
低，输出回路的滤波电路如图8所示，电容C5与电感L3组成低通滤波器，差模传导骚扰主要存在低频率段。
产生共模骚扰的主要原因是电源与大地（保护地）之间存在分布电容，电路中方波电压的高频谐波分量通过分布电容传入大地，与电源线构成回路，产生共模骚扰。如图8所示，L、N为电源输入，C1、C2、C3、C4、C5、L1、L2组成输入EMI滤波器，DB1为整流桥，VT2为开关管，开关管安装在散热器上时，开关管的D极与散热器相连，与散热器之间形成一个耦合电容，如图8中的C7所示，VT2工作在开关状态，其D极的电压为高频方波，方波的频率为开关管的开关频率，方波中的各次谐波就会通过耦合电容、L、N电源线构成回路，产生共模骚扰。电源与大地的分布电容比较分散，难以估算，但从图8来看，VT2的D极与散热器之间耦合电容的作用最大，从DB1到电感L3之间的电压为100Hz，而从L3到VD1和VT2的D极之间的连线的电压均为方波电压，含有大量的高次谐波。其次L3的影响也比较大，但L3与机壳的距离比较远，分布电容比开关管和散热器之间的耦合电容小得多，因此，我们主要考虑开关管与散热器之间的耦合电容。
3.4 接地技术的应用
"接地"有设备内部的信号接地和设备接大地，两者概念不同，目的也不同。"地"的经典定义是"作为电路或系统基准的等电位点或平面"。
3.4.1 设备的信号接地
设备的信号接地，可能是以设备中的一点或一块金属来作为信号的接地参考点，它为设备中的所有信号提供了一个公共参考电位。在这里介绍浮地和混合接地，另外，还有单点接地和多点接地。
1）浮地采用浮地的目的是将电路或设备与公共接地系统，或可能引起环流的公共导线隔离开来。浮地还可以使不同电位间的电路配合变得容易。实现电路或设备浮地的方法有变压器隔离和光电隔离。浮地的最大优点是抗干扰性能好。浮地的缺点是由于不与公共地相连，容易在两者间造成静电积累，当电荷积累到一定程度后，可能引起剧烈的静电放电，而成为破环性很强的骚扰源。一个折衷方案是在浮地与公共地之间跨接一个阻值很大的泄放电阻，用以释放所积累的电荷。注意控制释放电阻的阻抗，太低的阻抗会影响设备泄漏电流的合格性。
2）混合接地混合接地使接地系统在低频和高频时呈现不同的特性，这在宽带敏感电路中是必要的。电容对低频和直流有较高的阻抗，因此能够避免两模块之间的地环路形成。当将直流地和射频地分开时，将每个子系统的直流地通过10～100nF的电容器接到射频地上，这两种地应在一点有低阻抗连接起来，连接点应选在最高翻转速度di/dt信号存在的点。
3.4.2 设备接大地
在工程实践中，除认真考虑设备内部的信号接地外，通常还将设备的信号地，机壳与大地连在一起，以大地作为设备的接地参考点。设备接大地的目的是：
1）保证设备操作人员人身的安全；
2）泄放机箱上所积累的电荷，避免电荷积累使机箱电位升高，造成电路工作的不稳定；
3）避免设备在外界电磁环境的作用下使设备对大地的电位发生变化，造成设备工作的不稳定。
由此可见，设备接大地除了是对人员安全、设备安全的考虑外，也是抑制骚扰发生的重要手段。
3.5 屏蔽技术
抑制开关电源产生骚扰辐射的又一种方法是屏蔽，目的是切断电磁波的传播途径，用电磁屏蔽的方法解决电磁干扰问题不会影响电路的正常工作。它用电导率良好的材料对电场进行屏蔽，用磁导率高的材料对磁场进行屏蔽。为了防止脉冲变压器的磁场泄露，可利用闭合环形成磁屏蔽，另外，还要对整个开关电源进行电场屏蔽。屏蔽应考虑散热和通风问题，屏蔽外壳上的通风孔最好为圆形多孔，在满足通风的条件下，孔的数量可以多，每个孔的尺寸要尽可能小。接缝处要焊接，以保证电磁通路的连续性，如果采用螺钉固定，注意螺钉间距
要短。屏蔽外壳的引入、引出线处要采取滤波措施，否则，这些会成为骚扰发射天线，严重降低屏蔽效果。若对电场屏蔽，屏蔽外壳一定要接地，否则，将起不到屏蔽效果；若对磁场屏蔽，屏蔽外壳则不需接地。对非嵌入的外置式开关电源的外壳一定要进行电场屏蔽，否则，很难通过辐射骚扰测试。对于开关电源来说，主要是做好机壳屏蔽，高频变压器屏蔽，开关管和整流二极管的屏蔽，采用光电隔离技术。功率开关管和输出二极管通常有较大的功率损耗,为了散热往往需要安装散热器或直接安装在电源底板上。器件安装时需要用导热性能好的绝缘片进行绝缘,这就使器件与底板和散热器之间产生了分布电容,开关电源的底板是交流电源的地线,因而通过器件与底板之间的分布电容将电磁干扰耦合到交流输入端产生共模干扰,解决这个问题的办法是采用两层绝缘片之间夹一层屏蔽片,并把屏蔽片接到直流地上,割断射频干扰向输入电网传播的途径。为了抑制开关电源产生的辐射电磁干扰对其他电子设备的影响,可完全按照对磁场屏蔽的方法来加工屏蔽罩,然后将整个屏蔽罩与系统的机壳和地连接为一体,就能对电磁场进行有效的屏蔽。电源某些部分与大地相连可以起到抑制干扰的作用。例如,静电屏蔽层接地可以抑制变化电场的干扰;电磁屏蔽用的导体原则上可以不接地,但不接
地的屏蔽导体时常增强静电耦合而产生所谓"负静电屏蔽"效应,所以仍以接地为好,这样使电磁屏蔽能同时发挥静电屏蔽的作用。电路的公共参考点与大地相连,可为信号回路提供稳定的参考电位。因此,系统中的安全保护地线、屏蔽接地线和公共参考地线各自形成接地母线后,最终都与大地相连。
3.6 元器件布局及印制电路板布线技术
开关电源的辐射骚扰与电流通路中的电流大小、通路的环路面积、以及电流频率的平方的乘积成正比，即辐射骚扰E∝IAf2。运用这一关系的前提是通路尺寸远小于频率的波长。
上述关系式表明减小通路面积是减小辐射骚扰的关键，即是说开关电源的元器件彼此要紧密排列。在初级电路中，要求输入端电容、晶体管和变压器彼此靠近，且布线紧凑；在次级电路中，要求二极管、变压器和输出端电容彼此贴近。
在设计印制电路板时，应尽量将相互关联的元器件摆放在一起，以避免因元器件离的太远而造成印制线过长所带来的干扰；再者将输入信号和输出信号尽量放置在引线端口附近，以避免因耦合路径而产生的干扰。在印制板上，将正负载流导线分别紧靠布在印制板的两面，并设法使之保持平行，因为平行紧靠的正负载流导体所产生的外部磁场是趋向于相互抵消的。实践证明，印制板的元器件布置和布线设计对开关电源EMC性能有极大的影响，在高频开关电源中，由于印制板上既有电平为±5V～±15V的小信号控制线，又有高压电源母线，同时还有一些高频功率开关、磁性元件，如何在印制板有限的空间内合理地安排元器件位置，将直
接影响到电路中各元器件自身的抗干扰性和电路工作的可靠性。另外，切忌两条印制信号线平行走线。如果平行走线无法避免，可通过以下方法来补救：
1）在两条信号线之间加一条地线，以起屏蔽作用；
2）尽量拉开两条平行信号线之间的距离，以降低两线之间电磁场的影响；
3）使两条平行的信号线流过的电流方向相反。布线间的电磁耦合是通过电场和磁场进行的，因此在布线时，应注意对电场与磁场耦合的抑制。对电场的抑制方法有：1）尽量增大线间距离，使电容耦合为最小；
2）采用静电屏蔽，屏蔽层要接地；
3）降低敏感线路的输入阻抗。
对磁场的抑制方法有：
1）减小骚扰源和敏感电路的环路面积；
2）增大线间距离，使耦合骚扰源与敏感电路间的互感尽可能地小；
3）最好使骚扰源与敏感电路呈直角布线，以便大大降低线路间耦合。
另外，通过分析印制导线的特性阻抗，来选取印制导线的放置方式、长度、宽度以及布局方式。单根导线的特性阻抗由直流电阻R和自感L组成，印制线l越短，直流电阻R就越小；同时增加印制线的宽度和厚度也可降低直流电阻R。印制线长度l越短，自感L就越小,而且增加印制线的宽度b也可降低自感L。而多根印制线的特性阻抗除由直流电阻R和自感L 组成外，还有互感M的影响，互感M除受印制线的长度和宽度影响外，印制线之间距离也起着重要的作用，增大两线的间距可减少互感。针对以上现象，在设计印制电路板时，应尽量降低电源线和地线的阻抗，因为电源线、地线和其它印制线都有电感，当电源电流变化较大时，将会产生较大的压降，而地线压降是形成公共阻抗干扰的重要因素，所以应尽量缩短地线，也可尽量加粗电源线和地线线条。在双面印制板设计中，除尽可能地加粗电源线和地线线条之外，还应在地线和电源线之间安装高频特性好的去耦电容。
4 结语
要提高开关频率，提高开关电源产品的质量，电磁兼容性问题必须重点考虑。本文是在分析了干扰产生机理以及经过大量实践的基础上，提出的行之有效的抑制措施。产生开关电源电磁干扰的因素还很多，抑制电磁干扰还有大量的工作要做。在设计时，还要从消除骚扰源和受扰设备之间的耦合和辐射,切断电磁干扰的传播途径出发，使开关电源的电磁干扰降到最低点。
今天终于弄懂了PCB高速电路板设计的方法和技巧
[讨论]今天终于弄懂了PCB高速电路板设计的方法和技巧受益匪浅啊 电容, 最大功率, 技巧 高速电路设计技术阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，并且得到最大功率输出的一种工作状态。高速PCB布线时，为了防止信号的反射，要求线路的阻抗为50Ω。这是个大约的数字，一般规定同轴电缆基带50Ω，频带75Ω，对绞线则为100Ω，只是取整数而已，为了匹配方便。根据具体的电路分析采用并行AC端接，使用电阻和电容网络作为端接阻抗，端接电阻R要小于等于传输线阻抗Z0，电容C必须大于100pF，推荐使用0.1UF的多层陶瓷电容。电容有阻低频、通高频的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。 串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。耦合分为容性耦合和感性耦合，过大的串扰可能引起电路的误触发，导致系统无法正常工作。根据串扰的一些特性，可以归纳出几种减小串扰的方法： 1、加大线间距，减小平行长度，必要时采用jog 方式布线。 2、高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。 3、对于微带传输线和带状传输线，将走线高度限制在高于地线平面范围要求以内，可以显著减小串扰。 4、在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。传统的PCB设计由于缺乏高速分析和仿真指导，信号的质量无法得到保证，而且大部分问题必须等到制版测试后才能发现。这大大降低了设计的效率，提高了成本，在激烈的市场竞争下显然是不利的。于是针对高速PCB设计，业界人士提出了一种新的设计思路，成为“自上而下”的设计方法，经过多方面的方针分析和优化，避免了绝大部分可能产生的问题，节省了大量的时间，确保满足工程预算，产生高质量的印制板，避免繁琐而高耗的测试检错等。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印制电路板（PCB抄板）上的差分线，等效于工作在准TEM模的差分的微波集成传输线对。其中，位于PCB顶层或底层的差分线等效于耦合微带线，位于多层PCB内层的差分线，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位差是180，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压或电流相减，从而可以获得信号消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成低功耗的要求。
高速电路设计的经典案例
该文章版权归 smarteebit 所有。若有疑问，请联系 songmin2@https://www.wendangku.net/doc/8f5253575.html,
高速数字设计的经典案例若干则
【摘要】 随着这些年半导体工艺突飞猛进的发展， “高速数字设计”对广大硬件工程师来说，已经不再是一 个陌生的词。从航空、雷达到汽车电子，从无线通信到有线接入，甚至在一些低端的嵌入式系统上，高 速数字电路都已经在大行其道。 目前行业内已经有不少关于高速数字电路理论的好文章， 笔者就不在这 上面掺和了。 本文着眼于理论和实际相结合， 所用的素材都来自笔者亲历过的案例， 相信活生生的事实， 比空洞的理论更有说服力，也希望能使入行不久的硬件工程师们得到他们想要的信息，今后少走弯路。 由于不会对理论作过多的阐述， 因此， 本文的阅读对象应该具有一点点高速数字设计的理论基础， 请知。 【关键词】 高速数字设计 高速数字电路 案例
1 信号完整性
什么词汇在高速数字设计中出现得最多？对了，SI（Signal Integrity），也就是信号完整性。信 号完整性问题的表现形式多种多样，主要有如下种类：
图 1 过冲（OVERSHOOT）
图 2 振铃（RING）
图 3 非单调性（NON MONOTONIC）
过冲： 当较快的信号沿驱动一段较长的走线， 而走线拓扑上又没有有效的匹配时， 往往会产生过冲。 过冲带来的问题主要是“1”电平高于接收端器件的输入最大电压值(VIHmax)，或“0”电平低于接收端 器件的输入最小电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响 产品的长期稳定性。
Smarteebit
Page 1 of 17
综合电路设计报告模板教材
综合电路设计报告 院部：信息工程学院 专业班级：14电子一班 学号：21406021028 姓名：孙双元 指导教师：宁仁霞 黄山学院电子信息教研室
设计内容一：多路信号发生器的设计与制作 【要求：正文部分字体为宋体小四，段落行距单倍】提交时，该部分内容删除，以下红色部分的说明文字，提交时删除 1．设计目的 研究目的 信号发生器用来产生频率为20Hz～200kHz的正弦信号（低频）。除具有电压输出外，有的还有功率输出。所以用途十分广泛，可用于测试或检修各种电子仪器设备中的低频放大器的频率特性、增益、通频带，也可用作高频信号发生器的外调制信号源。另外，在校准电子电压表时，它可提供交流信号电压。低频信号发生器的原理：系统包括主振级、主振输出调节电位器、电压放大器、输出衰减器、功率放大器、阻抗变换器（输出变压器）和指示电压表。 信号发生器的种类繁多，而多路信号发生器具有体积小、价格低、性能稳定的优点，所以实用性很好。该信号发生器，产生正弦波、方波、三角波三种信号，并且信号的频率、幅值、占空比、相位可调，产生的信号可以用实际的示波器显示，也可通过DAQ采集卡进行采集再显示。对于庞大的工厂来说，它不但节约了大量的硬件仪器所需要的费用，还给操作人员带来了方便 多路信号发生器有两个按键，一个按键控制信号类型，按下键一依次改变信号类型和停止产生波形；另一个按键改变信号频率。通过设计让我们更深入了解虚拟仪器的基本原理及观念，掌握利用相关的软、硬件平台完成虚拟仪器设计的方法和步骤。在设计时，运用到单片机、74LS138译码电路、DAC0832转换电路知识，并且能够熟练掌握电路的分析及设计 2．设计内容和要求 1.输出波形：正弦波方波三角波等； 2.频率范围：1KHZ-10KHZ,10KHZ-100KHZ; 3.输出电压：方波Up-p=24V,三角波Up-p=8V,正弦波Up-p>1V; 4.波形特征：方波tr<10s,三角波失真系数THD<2%,正弦波失真系数5%. 3．设计结果
印刷电路板设计实践报告
三一文库（https://www.wendangku.net/doc/8f5253575.html,）/实习报告 印刷电路板设计实践报告 摘要 Protel是目前EDA行业中使用最方便,操作最快捷，人性化界面的辅助工具。在中国用得最多的EDA工具，电子专业的大学生在大学基本上都学过protel99se，所以学习资源也最广,公司在招聘新人的时候用Protel新人会很快上手。Altium声称中国有73%的工程师和80%的电子工程相关专业在校学生正在使用其所提供的解决方案，而目前正版率只有3%左右。利用自己画好的原理生成的PCB电路图用学校现有的资源设备把电路图转印到铜板上腐蚀生成可用的电路板。 第一章设计内容与设计要求 1.1设计内容 这次课程实践在与注重学生的实践动手能力，板子的功能自己定义，但是我们学过了单片机，于是我们就行制作一块与单片机有关的板子，以后或许会有用，也算是对学过的PCB和单片机知识的一次实际应用。 板子的功能介绍：在液晶显示屏上显示年月日，温度。当厨房着火事温度超过设定的额定值时，蜂鸣器会响起来（模拟报警
声），LED灯也会不停的闪烁（模拟应急灯），同时经单片机控制发送短信或打电话到不在家的主人的手机里，提醒主人家里着火了。当厨房的煤气泄漏时，MQ-2可燃气体传感器感应接收并反馈到单片机并启动接蜂鸣器和排风扇进行排风，并且也会打电话给不在家的主人告知家里的煤气泄漏了。主板由51单片机，GSM（全球移动通信系统）模块，1602液晶显示屏，时钟芯片但是DS1302，蜂鸣器，LED灯等组成，还有可燃气体MQ-2传感器。 1.2设计目的： (1)了解altiumdesigner绘图环境、各个功能模块、界面环境设置方法以及文件管理方法; (2)理解用altiumdesigner设计电子电路的基本思想; (3)掌握用altiumdesigner绘制电子电路原理图的基本方法; (4)掌握用altiumdesigner绘制电子电路PCB板的基本方。 （5）学会转印，腐蚀，钻孔，去油墨，完整的制作一块板子。 1.3设计要求： 要求学会并熟悉一款制图软件（我们选择的是AltiumDesigner），完成一份完整的原理图设计和PCB图，并且将其打印出来，然后转印并印刷制成一个成品板。 用altiumdesigner软件绘制一个简易厨房报警系统的电路图，自己设计原理图，有部分的元器件要是自己建库。先绘制出
集成电路课程设计报告
课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系
CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路
2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。
高速电路设计
目 录 34 1.10.3电容耦合和电感耦合的比值 (33) 1.10.2翻转磁耦合环 (30) 1.10.1共模电感和串扰的关系 (28) 1.10共模电感 (27) 1.9.2终端电阻之间的共模电容 (26) 1.9.1共模电容和串扰的关系 (25) 1.9共模电容 (25) 1.8.2图1.15的应用 (23) 1.8.1在响应曲线下测试覆盖面积 (23) 1.8估算衰减时间的一个更好的方法 (18) 1.7普通电感 (12) 1.6普通电容 (10) 1.5四种类型的电抗 (9) 1.4关于3-dB 和 频率均方根值 的注意点 (8) 1.3集中式系统和分布式系统 (7) 1.2时间和距离 (3) 1.1 频率和时间 (3) 第 1 章 基本原理 (1) 前言.............................................................................
前言 这本书是专门为电路设计工程师写的。它主要描述了模拟电路原理在高速数字电路设计中的分析应用。通过列举很多的实例，作者详细分析了一直困扰高速电路路设计工程师的铃流、串扰和辐射噪音等问题。 所有的这些原理都不是新发现的，这些东西在以前时间里大家都是口头相传，或者只是写成应用手册，这本书的作用就是把这些智慧收集起来，稍作整理。在我们大学的课程里面，这些内容都是没有相应课程的，因此，很多应用工程师在遇到这些问题的时候觉得很迷茫，不知该如何下手。我们这本书就叫做“黑宝书”，它告诉了大家在高速数字电路设计中遇到这些问题应该怎么去解决，他详细分析了这些问题产生的原因和过程。 对于低速数字电路设计，这本书没有什么用，因为低速电路中，'0'、'1' 都是很干净的。 但是在高速数字电路设计中，由于信号变化很快，这时候模拟电路中分析的那些影响会产生很大的作用，使得信号失真、变形，或者产生毛刺、串扰等，作为高速数字电路的设计者，必须知道这些原理。这本书就详细的解释了这些现象产生的原理以及他们在电路设计中的应用。 书本中的公式和例子对于那些没有受过专业模拟电路设计训练的读者也是有用的。在线性电路原理理论课程中只接受了第一年的培训的读者，也许能更好地掌握本书的内容。 第1章——第3章分别介绍了模拟电路术语、逻辑门高速特性和标准高速电路测量方法和技巧等内容。这三章内容构成了本书的核心，应该包括在任何高速逻辑设计的学习中。 其余章节，第4章——第12章，每一章都讲述了一个高速逻辑设计中的专门问题，我们可以按照自己的需要选择学习。 附录A收集了本书各部分的要点，列出了所提出的最重要的思想和概念。它可以作为我们进行系统设计时的一个检查要点（CHECKLIST），或者碰到问题时可作为本书内容的索引。 附录B详细给出了各种上升时间测量形式背后的数学假设。它有助于把本书的结论跟相关术语的标准及来源联系起来。 附录C是列举物理结构中的电阻、电容和电感计算的标准公式。这些公式已经在MathCad上实现并可以从作者处获得。
集成电路设计实验报告
集成电路设计 实验报告 时间：2011年12月
实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的
高速电路设计参考(包含器件选择以及走线)
高速电路设计规则参考（初稿） 张工 2015/3/8 高速电路完整性分析： 信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。（引用于博士对信号完整性的理解）同时，归根到底，信号失真源自于信号传输过程的阻抗变化，因此假如一个信号的传输途径处处阻抗匹配且均衡，这信号的质量可以很好保留，不过实际中不能完全做到，但可以通过注意这些问题从而是信号质量有所改善，另外在多次阻抗改变和跌落之后信号会出现信号振铃、信号反射、上冲以及下冲等现象，此时可以通过一些有效的方法避免。 以下将从信号完整性的层面出发，介绍以下一些高速电路的设计规则参考： 一、器件选型及布局 1电容选型 1.1不同容值电容搭配 通常情况下有经验的工程师都知道一般电源入口处都会搭配容量大小不一样的 电容进行去耦或储能，但经常一知半解，因为从理论计算，大小电容并联就是两 个电容的容值相加，没有什么作用。不过现实中由于制作工艺以及封装的不同， 不同容值的电容其ESL和ESR是不同的，其谐振频率也不同。 因此在信号频率小于其器件的谐振频率时电容表现出容性，当信号频率大于器件的 谐振频率时电容表现为感性，因此高速电路中大电容常常由于谐振频率较低，表现 出感性特性，此时电路中的电容将被大大削弱了去耦特性。因此通过搭配不同容值 的电容可以在较大范围内满足电路的需求。同时尽量选用小ESL的电容。
通常设计中可以通过搭配不同数量级的电容改善去耦效果。 1.2电容封装 同样容量的不同封装形式的电容其谐振频率也不同，通常小封装的电容等效串联电感更低，效串联电感基本相同电容有更低的等效串联电感。某型号陶瓷电容的ESL和ESR 测量值如下： 因此高速电路中尽量选用小封装的器件进行设计。 2电容的布局 2.1电容去耦半径和电容的摆放位置 有经验的工程师都会知道电容布局时小电容需要尽量靠近电源入口，大电容就可以放的远一点，这是因为电容对电源进行去耦时其存在一个去耦范围，即“去耦半径”。超过该电容的去耦半径时的其将起不到去耦半径。同时大容值的电容的去耦半径大，小电容的去耦半径小。例如某电路中0.001UF的陶瓷电容的去耦半径大概为2.4厘米。其去耦半径大小不仅与器件本身，同时还跟焊接的电路有关，不过起主导作用的是容值。 2.2降低EMI时电容的连线 随着工作频率升高，滤波器件的感抗和PCB线路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。为降低EMI，也应尽量减小电源线和地回路之间包围的面积。 以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。
电路设计实验报告
电子技术课程设计 题目： 班级： 姓名： 合作者：
数字电子钟计时系统 一、设计要求 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下： 1、采用LED显示累计时间“时”、“分”、“秒”。 2、具有校时功能。 二、设计方案 数字电子钟主要由振荡器、分频器、计数器、译码器、显示器等几部分组成，其整体框图为 其中，秒信号发生器为：
由石英晶体发出32768Hz的振荡信号经过分频器，即CD4060——14级串行二进制计数器/分频器和振荡器，输出2Hz 的振荡信号传入D触发器，经过2分频变为秒信号输出。 校时电路为： 当K1开启时，与非门一端为秒信号另一端为高电位，输出即为秒信号秒计数器正常工作，当K1闭合，秒信号输出总为0，实现秒暂停。 当K2/K3开启时，分信号/时信号输入由秒计数器输出信号及高电平决定，所以输出信号即为分信号/时信号，当K2/K3闭合时，秒信号决定分信号/时信号输出，分信号/时信号输出与秒信号频率一致， 以实现分信号/时信号的加速校时。 秒、分计数器——60进制
首先，调节CD4029的使能端，使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器（个位计数器）计十个数之后将，进位输出输给下一个计数器（十位计数器）的进位 输入实现十秒计数。当计数器的Q1，Q2输出均为1时经过与门电路，输出高电平，作为分 脉冲或时脉冲并同时使两计数器置零。 时计数器——24进制 时脉冲 首先，调节CD4029的使能端，使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器（个位计数器）计十个数之后将，进位输出输给下一个计数器（十位计数器）的进位 输入实现十秒计数。当十位计数器Q1和个位计数器Q2输出均为1时经过与门电路，输出 高电平使两计数器置零。 译码显示电路
关于高速电路设计的几个热门(困惑)观点
关于高速电路设计的几个热门（困惑）观点这一期和大家聊一聊高速电路设计中常见的几个设计观点，当然，对于这一部分可能会有一些工程师有不一样的观点，毕竟每一个人的理解都也不太一样，这也是就本人做过的或者了解到一些其他比较优秀公司的经验和设计习惯做这次分享。主要是总结高速线布线的一些情况。 1、关于松耦合还是紧耦合。只要了解高速电路的工程师都知道，差分线有紧耦合和松耦合之分，很多工程师在此都会纠结。一般SI工程师都会说这要看情况，我也会这么讲。但是从很多产品经验来看，对于差分走线，尽可能使用紧耦合会比较好。但是也有例外的情况，如果整个链路的布线有比较长一段距离无法达到紧耦合的话，这时就最好使用松耦合。图1显示了一对高速差分走线，采用了松耦合。由于最小间隔距离要求(受到SMA连接器的结构限制)，在器件下无法采用紧耦合。如果内层采用紧耦合，信号会从紧耦合瞬变成松耦合，这会引起阻抗不连续。 图1. 松耦合和地参考实例 2、关于使用微带线还是带状线。通常，PCB布线分为微带线和带状线。很多资料都在讨论高速信号到底是使用微带线还是带状线，个人认为，布线在哪一层都是可以的，根据需要，如果布线长度较长，那么建议布线在内层（带状线）比较好（损耗和串扰都非常有优势），当然，内层会使信号换层，增加via。带状线还有将信号与其他噪声源相屏蔽的优势。
3、关于布线为圆弧角。现在设计工程师经常流传说高速信号线在设计时，都要使用圆角布线，其实不一定，我们之前做过很多实验，对于不超过10Gbps的信号设计，45°角布线完全可以满足设计要求（SI/EMC），当然，建议不要使用90°拐角，这会带来阻抗不连续性。当然，要是你还是不相信，那么你就去绕圆弧线吧。 4、关于跨分割。大家在学习高速电路设计的时候，不要让高速信号跨过平面分割层。当然，谁又不想有一个完整的平面，但是，当你遇到HDI板的时候，就会遇到不得不跨分割的情况，那么，请大胆的跨吧。记得让布线尽快的跨过gap区域（如图2），切忌在gap上绕线（如图3）；如果可以，请就近加一颗合适的电容（猜一猜为什么要一个电容？）。（记住，这是在逼不得已的情况再跨，切记不要胡乱的来回跨，毕竟跨分割会增加返回通路，导致布线电感增加，阻抗变化，进而影响信号完整性） 图2 跨分割平面
集成电路设计实习报告-孙
集成电路版图设计实习报告 学院：电气与控制工程学院 专业班级：微电子科学与工程1101班 姓名：孙召洋 学号：1106080113
一、实验要求： 1. 熟悉Cadence的工作环境。 2. 能够熟练使用Cadence工具设计反相器，与非门等基本电路。 3. 熟记Cadence中的快捷操作。比如说“W”是连线的快捷键。 4. 能够看懂其他人所画的原理图以及仿真结果，并进行分析等。 二、实验步骤： 1、使用用户名和密码登陆入服务器，右击桌面，在弹出菜单中单击open Terminal；在弹出的终端中键入Unix命令icfb&然后按回车启动Cadence。Cadence启动完成后，关闭提示信息。设计项目的建立 2、点击Tools-Library Manager启动设计库管理软件。点击File-New-Library 新建设计库文件。在弹出的菜单项中输入你的设计库的名称，比如My Design,点击OK。选择关联的工艺库文件，点击OK。在弹出的菜单中的Technology Library下拉菜单中选择需要的工艺库，然后单击OK。 3、设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。点击选择My Design，然后点击File-New-Cell View。输入子项目的名称及子项目的类型，这设计版图之前我们假定先设计原理图：所以我们选择Composer-Schematic，然后点击OK。 4、进入原理图编辑平台,原理图设计,输入器件：点击Instance按键或快捷键I插入器件。查找所需要的器件类型-点击Browse-tsmc35mm-pch5点击Close。更改器件参数，主要是宽和长。点击Hide，在编辑作业面上点击插入刚才设定的器件。如果想改参数器件，点击选择该器件，然后按Q，可以修改参数器件使用同样的方法输入Nmos,工艺库中叫nch5. 点击Wire(narrow)手动连线。完成连线后，输入电源标志和地标志：在analogLib库中选择VDD和GND，输入电源线标示符。接输入输出标示脚：按快捷键P，输入引脚名称in, Direction选择input,点击Hide，并且和输入线连接起来。同理设置输出引脚Out。 5、版图初步建立新的Cell，点击File-New-Cell View 还是建立名称为inv的版图编辑文件，Tool选择Virtuoso版图编辑软件，点击OK，关闭信息提示框。进入版图编辑环境根据之前仿真所得宽长比和反相器inv或与非门NAND的原理图画出反相器inv或与非门NAND的IC版图； 6、完成后使用版图验证系统进行DRC（设计规则检查）。 三、实验设计规则： 1、Linux常用的文件和目录命令： cd //用于切换子目录 pwd//用于显示当前工作子目录 ls//用于列出当前子目录下的所有内容清单 rm//用于删除文件 touch//用于建立文件或是更新文件的修改日期 mkdir//用于建立一个或者几个子目录
cmos模拟集成电路设计实验报告
北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六
目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)
实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图
高速电路设计技术
咼速数字电路设计技术探讨 宏碁计算机桌上型计算机研展处工程师■苏家弘 关于高速数字电路的电气特性，设计重点大略可分为三项：正时(Timing )、信号质量(Signal Quality )与电磁干扰(EMI )的控制。在正时方面，由于数字电路大多依据频率信号来做信号间的同步工作，因此频率本身的准确度与各信号间的时间差都需配合才能正确运作。在高速的世界 里，时间失之毫厘差以千里，严格的控制线长，基版材质等都成为重要的工作。在信号质量方面， 高速电路已不能用传统的电路学来解释。随着频率变高，信号线长已逐渐逼近电磁波长，此时诸 如传输线原理(Tra nsmission Line )的分布电路(Distribute circuit )的概念，需加以引进才能解释并改进信号量测时所看到的缺陷。在电磁干扰方面，则需防范电路板的电磁波过强而干扰到 其它的电器用品。本文将依序介绍这些设计上的重点。 正时(Timing) 如图1，来源(source )芯片(A)发岀一个频率长度(T)的信号a给目标(target)芯片B< 对A的内部机制而言，他发岀或收起信号a是在频率上升一段时间之后，这就是有效持续时间valid delay )。在最坏的情形下，a信号只能持续T-(Tmax-Tmin)的时间。而B芯片，必须在这段持续时间内读入a，那就必须在频率B上升之前，a已存在一段设置时间(setup time )，在上升之后，再持续一段保存时间( hold time )。 要考虑的有以下几点: 1. A与B所收到的频率信号CLK_A与CLK_B是否不同步？亦即是否有频率歪斜( clock skew ) 的现象。 2. 信号a从A传至B所用的传导时间(flight time )需要多少？ 3. 频率本身的不稳度(clock jitter )有多少？我们所设计的设置时间与保存时间能否容忍这个误差？传输速度的计算就1、2两点，我们都必须计算信号在电路板上的传导速度才行，但这又和许多系数息息相关， 包括导体(通常为铜箔)的厚度与宽度，基板厚度与其材质的电介系数( permittivity )。尤其以 基板的电介系数的影响最大：一般而言，传导速度与基板电介系数的平方根成反比。 以常见的FR-4而言，其电介系数随着频率而改变，其公式如下： ￡ =4.97-0.257log 但须注意，此处的参数f不是频率的频率，而是信号在傅立叶转换后所占的频宽。 以Pentium n的频率信号为例，其上升或下降缘速率典型值约在2V/ns,对2.5V的频率信号而言， 从10%到90%的信号水平约需1ns的时间，依公式： BW=0.35/T 可知频宽为350MHz。代入公式可知电介系数大约是 4.57。 如果传导的是两片无穷大的导体所组成的完美传输线，那么传输的速度应为亦即 1.38xm/sec， 或者5.43 in ch/ns。
组合逻辑电路设计实验报告
组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：
卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=
3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：
2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=
2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：
4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：
030442003高速电路板设计与仿真
《高速电路板设计与仿真》课程教学大纲 课程代码：030442003 课程英文名称：High Speed Printed Circuit Board Design and Emulation 课程类别：专业基础课 课程性质：选修 适用专业：电子科学与技术 课程总学时：40 讲课：40 实验：0 上机：0 大纲编写（修订）时间：2011.7 一、大纲使用说明 （一）课程的地位及教学目标 本课程是电子科学与技术专业的专业任选课, 属于专业技术基础课，是一门重要的实践课程。通过本课程的学习,学生能够利用先进的高端软件设计高速电路板，绘制出具有实际意义的原理图和印刷电路板图，具有对设计中的信号完整性、电磁兼容性、电源完整性等问题的分析能力，熟悉一定的电子工艺和印刷电路板的布局布线知识，为今后从事高端设计工作打下一定的基础。 （二）知识、能力及技能方面的基本要求 在知识方面，要求学生具有初步的半导体工艺、印制电路、芯片封装等方面的知识，还要了解信号完整性、电磁兼容性、电源完整性等方面的基本概念，如此才能设计出高质量的高速PCB。在能力方面，要求学生具备一些计算机方面的操作技能。 （三）实施说明 1.教学内容：包括原理图设计、PCB设计、高速信号仿真三部分，其中PCB设计为重点内容。应突出高速和高质量PCB的讲解,以适应高端设计要求。讲课要理论联系实际，设计具有实际意义的原理图和印刷电路板图，而不只是空讲理论知识。 2．教学方法：采用启发式教学，提高学生分析问题和解决问题的能力。鼓励学生通过实践和自学获取知识，培养学生的自学能力，调动学生自行设计的学习积极性和创新能力。 3．教学手段：本课程属于技术基础课，在教学中可采用电子教案、CAI课件及多媒体教学系统等先进教学手段，以确保在有限的学时内，全面、高质量地完成课程教学任务。 4．大纲实施时应贯彻学院工程训练与工程教育相结合的特点，注重学生的能力培养和专业素质的提高，尤其是培养学生的实际动手设计和操作的能力。 （四）对先修课的要求 本课程的先修课为电路、模拟电子电路、数字电子电路、计算机基础知识。 （五）对习题课、实践环节的要求 每次课后留有一定量的操作练习，要求学生课后在自己的电脑上学习操作。本课程无实验。 （六）课程考核方式 1．考核方式：考查 2．考核目标：考核学生是否掌握了软件的基本操作方法，重点考核学生的原理图绘制和印刷电路板的设计能力，所设计的项目是否具有实际意义。 3．成绩构成：本课程的总成绩由两部分组成：平时成绩（包括平时自行练习、出勤等）占20%，期末验收成绩（以综合作业完成情况给出成绩）占80%。按优、良、中、及格、不及格五级给出最后成绩。 （七）参考书目 《Cadence SPB 15.7工程实例入门》于争著，电子工业出版社， 2010.5.
电路实习报告
OrCAD/PSpice电路分析 实 习 报 告 学院：电气信息工程学院 专业：电子信息工程 班级： 姓名： 学号： 指导老师：
目录 一、实习目的 二、实习的基本要求 三、实习方式 四、 OrCAD简介 五、 OrCAD软件系统的功能及特点 六、实习内容 1. 电路图绘制实例 2. 电路图的绘制 3. 电路特性分析 4. 实例特性分析 七、实习心得
一、实习目的 《OrCAD/PSpice电路分析》是一门实践性很强的课程。ORCAD是由ORCAD公司于八十年代末推出的EDA 软件，它是世界上使用最广的EDA软件，每天都有上百万的电子工程师在使用它，相对于其它EDA软件而言，它的功能也是最强大的。通过实训，使学生能够熟练掌握该软件的基本功能（绘制电路图、创建元器件、创建封装图、合理布局布线、设置障碍物、PCB后续处理等），能使用该软件设计出具有一定专业水平的PCB板。 1．学会安装OrCAD软件，了解并熟悉使用OrCAD PSpice软件系统。 2.学会在Capture中创建电路并运行出指定分析类型及仿真类型。 3.掌握运行仿真结果的方法，并学会分析数据及图形。 4.了解电路一些基本原件的使用方法。 5此次实习的目的不仅让大家如何使用Capture的绘图页编辑程序同时也增强大家的动手能力和实践能力。
二、实习的基本要求 1、这是对本期所学ORCAD知识进行的一次全面的演练，本次实习训需要用到ORCAD的许多基础知识和操作技能。 2、熟悉OrCAD软件的正确应用，绘制相应阴的原理图。 3、爱护公物，不准乱动实习场所的设备，护计算机房的清洁卫生，遵守机房规章制度。 4、实习期间，严格按学校的作习时间进行实习，不准迟到早退。 5、实习训结束后，每位同学除上交本次实训成果以外，还要写出一份实训报告。 三、实习方式 1、听取专业人员的讲解。 2、查阅相关资料。 3、上机操作。 四、OrCAD简介 OrCAD Capture (以下以Capture代称)是一款基于?操作环境下的电路设计工具。利用Capture，能够实现绘制电路原理图以
数字集成电路设计实验报告
哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日
实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图
SI高速电路设计
SI高速电路设计：EMI抑制 4.3 EMI的控制我们知道，造成设备性能降低或失效的电磁干扰必须同时具备三个要素，首先是有一个电磁场所，其次是有干扰源和被干扰源，最后就是具备一条电磁干扰的耦合通路，以便把能量从干扰源传递到受干扰源。因此，为解决设备的电磁兼容性，必须围绕这三点来分析。一般情况下，对于EMI的控制，我们主要采用三种措施：屏蔽、滤波、接地。这三种方法虽然有着独立的作用，但是相互之间是有关联的，良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可以使滤波器的要求低一些。下面，我们来分别介绍屏蔽、滤波和接地。屏蔽能够有效的抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个，一个是限制内部的辐射电磁能量外泄出控制区域，另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理，我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽。4.3.1.1 电场屏蔽一般情况下，电场感应可以看成是分布电容间的耦合，图1-4-4是一个电场感应的示意图。图1-4-4 电场感应示意图其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为Ub=C1*Ua/(C1+C2)C1为A、B之间的分布电容；C2为受感应设备的对地电容。根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有 EMI 控制技术 现有的系统级 EMI控制技术包括： 1.将电路封闭在一个 FARADAY（法拉第）盒中（注意包含电路的机械封装应 该密封）来实现 EMI屏蔽； 2.在电路板或者系统的 I/O端口采取滤波和衰减技术来实现 EMI 控制； 3.实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术 严格控制 PCB 走线和电路板层（自屏蔽）的电容和电感，从而改善 EMI 性能。 一般来说，越接近 EMI源，实现 EMI控制所需的成本就越小。PCB 的集成电路芯片是EMI 最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化 PCB和系统级设计中的 EMI控制。 EMI 的来源 数字集成电路从逻辑高到逻辑低之间的转换或者从逻辑低到逻辑高之间的转换过程，输出端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的 EMI频率成分。最高的 EMI频率也称为 EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI发射带宽的公式为： F=0.35/Tr，其中：F 是频率，单位是 GHz；Tr 是单位为 ns（纳秒）的信号上
模拟集成电路设计经典教材
1、 CMOS analog circuit design by P.E.ALLEN 评定：理论性90 实用性70 编写 100 精彩内容：运放的设计流程、比较器、 开关电容 这本书在国内非常流行，中文版也 翻译的很好，是很多人的入门教材。 建议大家读影印版，因为ic 领域 的绝大部分文献是以英文写成的。 如果你只能读中文版，你的学习资料 将非常有限。笔者对这本书的评价 并不高，认为该书理论有余，实用性 不足，在内容的安排上也有不妥的地 方，比如没有安排专门的章节讲述反 馈，在小信号的计算方面也没有巧方法。本书最精彩的部分应该就是运放的设计流程了。这是领域里非常重要的问题，像Allen 教授这样将设计流程一步一步表述出来在其他书里是没有的。这正体现了Allen 教授的治学风格：苛求理论的完整性系统性。但是，作为一项工程技术，最关键的是要解决问题，是能够拿出一套实用的经济的保险的方案。所以，读者会发现，看完最后一章关于ADC/DAC 的内容，似乎是面面俱到，几种结构的ADC 都提到了，但是当读者想要根据需求选择并设计一种ADC/DAC 时，却无从下手。书中关于比较器的内容也很精彩，也体现了Allen 教授求全的风格。不过，正好其它教科书里对比较器的系统讲述较少，该书正好弥补了这一缺陷。Allen 教授是开关电容电路和滤波器电路的专家。书中的相关章节很适合作为开关电容电路的入门教材。该书的排版、图表等书籍编写方面的工作也做的很好。像Allen 这样的理论派教授不管在那所大学里，大概都会很快的获得晋升吧。另外，Allen 教授的学生Rincon Moca 教授写的关于LDO 的书非常详尽，值得一读。 2、 CMOS Circuit Design Layout and Simulation CMOS Mixed-Signal Circuit Design by R.J.Baker 评定：理论性80 实用性100 编写80 精彩内容：数据转换器的建模和测量、hspice 网表这本书的风格和Allen 的书刚好相反： 理论的系统性不强，但是极为实用，甚至给出 大量的电路仿真网表和hspice 仿真图线。 这本书的中文版翻译的也很好。最近出了第二 版，翻译人员换了，不知道翻译的水平如何。 不过，第二版好贵啊~~ Baker 教授在工业界 的实战经验丰富，曾经参加过多年的军方项目 的研发，接收器，锁相环，数据转换器，DRAM 等曾设计过。所以，书中的内容几乎了包含 了数字、模拟的所有重要电路，Baker 教授