在软件multisim上设计逻辑电平信号检测电路

逻辑电平信号检测电路实验报告

技术指标:

测量范围：低电平V L<0.8V，高电平V H>3.5V

用1kHZ的音响表示被测信号为高电平；

用800kHZ的音响表示被测信号为低电平；

当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20KΩ。

实验目的：

逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。

1、理解逻辑电平测试器的工作原理及应用

2、掌握用集成运放和555定时器构建逻辑电平测试的方法。

3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。

实验原理：

电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。原理框图如图所示

以上工作原理框图可使用与不同标准的电平的测试，现在以3.5V的电平为例作介绍，高电平为大于3.5V，低电平为小于0.8V。

实验仪器：

Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。实验内容：

图1输入和逻辑状态判断电路原理图

图2音调产生电路原理图

将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。

实验总结：

输入不同检测信号U1时仿真结果分别如下图3、4、5、6。（1）U1=0.5V(<0.8V)时仿真结果如下图3

（2）U1=4V(>3.5V)时仿真结果如下图4

（3）U1=2V(0.8V~3.5V之间)时仿真结果如下图5

（4）无检测信号输入时仿真结果如下图6

数字逻辑信号测试器的设计

2012~ 2013 学年第二学期 《模拟电子技术基础》课程设计报告 题目：数字逻辑信号测试器的设计 专业：电子信息工程 班级： 组成员： 指导教师： 电气工程学院 2013年6月5 日

任务书 课题名称数字逻辑信号测试器的设计 指导教师（职称）倪琳 执行时间2012 — 2013 学年第二学期第 15 周学生姓名学号承担任务 音响信号产生电路 音响信号产生电路 音响信号产生电路 输入信号识别电路 输入信号识别电路 输入信号识别电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 设计目的1、学习数字逻辑电平测试仪电路的设计方法； 2、研究数字逻辑电平测试仪电路的设计方案。 设计要求 1、技术指标：测试高电平、低电平，发出不同的声响。测量范围：低电平＜0.8V, 高电平＞3.5V ，高低电平分别用1KHZ和800HZ的声响表示；被测信号在0.8～3.5v之间不发声；工作电源为5V ,输入阻抗大于20KΩ。 2、设计基本要求 （1）设计一个数字逻辑电平测试仪电路； （2）拟定设计步骤； （3）根据设计要求和技术指标设计好电路，选好元件及参数； （4）运用仿真软件绘制设计电路图； （5）撰写设计报告。

数字逻辑电平测试仪设计 摘要 在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。该测试器采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示。从而达到了测试效果。 关键词放大器；逻辑信号；电平测试；高电平；低电平

实验十二_基于Multisim的逻辑电平测试器设计

南昌大学实验报告 学生姓名：学号: 专业班级： 实验类型：□验证□综合设计□创新实验日期：实验成绩： 实验十二基于Multisim的逻辑电平测试器设计 一、实验目的 逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim电子工作平台上进行仿真。培养学生的综合应用能力。培养学生利用先进工具进行工程设计的能力。 1.理解逻辑电平测试仪器的工作原理及应用； 2.掌握用集成运放和555定时器构建逻辑电平测试器的方法； 3.掌握逻辑电平测试器的调整和主要性能指标的测试方法； 二、实验原理 电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。 技术指标要求： (1)测量范围： 低电平<0.8V 高电平>3.5V (2)用1kHz的音响表示被测信号为高电平 (3)用800Hz的音响表示被测信号为低电平 (4)当被测信号在0.8V~3.5V之间时，不发出音响 (5)输入电阻大于20kΩ 输入和逻辑状态判断电路要求用集成运算放大器设计，音响声调产生电路要求用555定时器构成的震荡器设计。 三、主要仪器设备及实验耗材 Multisi虚拟仪器中的数字万用表、示波器、频率计等

四、实验内容 1.输入和逻辑状态判断电路的测试 1)调节逻辑电平测试器的被测电压（输入直流电压）为低电平（VL<0.8v ）用数字万用表测逻辑状态判断电路输出电平。 2）调节逻辑电平测试器的被测电压（输入直流电压）为高电平（VH>3.5v ）用数字万用表测逻辑状态判断电路输出电平。 2.音响声调产生电路 1）逻辑电平测试器的被测电压为低电平（VL<0.8v ）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f. 2）逻辑电平测试器的被测电压为高电平（VH>3.5v ）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f. 3）逻辑电平测试器的被测电压（0.8~3.5v ）用示波器观察、记录音响声调产生电路输出波形 五、设计原理 1.逻辑状态判断电路 如左图1 (1)通过2个分压电路分别产生2个基准电压3.5v 和0.8v 。 VCC R R R U H 3 11 += ，因此确定Ω=Ω=K R K R 3,731； 同理确定94R R 、的电阻阻值。 (2)通过三个开关分别控制输入3个状态量 当输入VL<0.8v 时U1输出低电平信号断路，U2输出高电平信号导通； 当输入VH>3.5v 时U1输出高电平信号断路，U2输出低电平信号导通； 当输入0.8U1导通时产生1kHz,因此固定 图1

信号产生与检测电路

3.1信号产生与检测电路的组成 信号产生与检测电路的组成框图如图3.1所示。 6 图3.1 信号产生与检测电路的组成框图 信号产生与检测电路的主要技术指标和功能如下： （1）网络接口：100Mb/s，全双工，支持TCP/IP协议； （2）串行接口：1个RS232接口，1个RS485接口，1个RS485转接接口，波特率最高115200B，数据位8位，停止位1位，校验位无； （3）IIC总线：连接信号处理器、主控制器、码产生器、方位控制板插座，经开关控制连接6片PCF8574； （4）高速DAC：2路，位数14位，最大采样速率210 MSP； （5）串行DAC：6路，串行控制接口SPI； （6）输入输出数字信号电平标准：5V CMOS/TTL电平； （7）检测插座：为9种电路板提供检测插座； （8）激励信号：为9种电路板诊断提供电源和激励信号； （9）检测信号：被测信号通过信号诊断钩引入信号产生与检测电路，一部分由FPGA或ARM检测，一部分经模拟开关选通输出至数据采集器检测。 信号产生与检测电路实现的功能见表3.1。

表3.1 信号产生与检测电路的功能

3.2主处理芯片介绍 3.2.1 FPGA（EP3C25） FPGA模块使用的是EP3C25系统，该系统属于FPGA-Cyclone III系列。 Altera公司于2007年07月宣布开始发售业界的首款65nm低成本FPGA-Cyclone III系列，Cyclone III FPGA含有5～120KB逻辑单元（LE），288个数字信号处理（DSP）乘法器，存储器达到4Mb。在可编程逻辑发展历史中，Cyclone III FPGA比其他低成本FPGA系列能够支持实现更多的应用[5]。对于软件无线电（SDR），Cyclone III系列在单个器件中集成了所需的逻辑、存储器和DSP乘法器等信号处理功能，成本非常低；与前一代产品和竞争产品相比，

逻辑电平测试器的课程设计

逻辑信号电平测试器的设计 一、课程设计的任务与目的 学生通过理论设计和实物制作解决相应的实际问题，巩固和运用在《模拟电子技术》中所学的理论知识和实验技能，掌握常用的模拟电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电子电路设计、研发电子产品打下良好的基础。 二、课程设计的基本要求 1.掌握电子电路分析和设计的基本方法。包括：根据设计任务 和指标初选电路；调查研究和设计计算确定电路方案；选择元件、安装电路、调试改进；分析实验结果、写出设计总结报告。 2.培养一定的自学能力、独立分析问题的能力和解决问题的能 力。包括：学会自己分析解决问题的方法；对设计中遇到的问题，能通过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能通过观察、判断、实验、在判断的基本方法解决实验中出现的一般故障；能对实验结果独立的进行分析，进而做出恰当的评价。 3.掌握普通电子电路的生产流程及安装、布线、焊接等基本技 能。 4.巩固常用电子仪器的正确使用方法，掌握常用电子器件的测 试技能。

5.通过严格的科学训练和设计实践，逐步树立严肃认真、一丝 不苟、实事求是的科学作风，并逐步建立正确的生产观、经济观和全局观。 三、课设计任务 （一）设计目的 学习逻辑信号电平测试器的设计方法。 （二）设计要求和技术指标 在检修数字集成电路组成的设备时，经常需要使用万用表对电路的故障部位的高低电平进行测量，以便分析故障原因。使用这些仪器能较准确地测出被测点信号电平的高低和被测信号的周期，但使用者必须一面用眼睛看着万用表的表盘或者示波器的屏幕，一面寻找测试点，因此使用起来很不方便。本课题所设计的一起采用声音来表示被测信号的逻辑状态，高电平和低电平分别用不同声调的声音来表示，使用者无需分神去看万用表的表盘或示波器的荧光屏。 1.技术指标 （1）测量范围：低电平<0.8V，高电平>3.5V； （2）用1KHz的音响表示被测信号为高电平； （3）用800Hz的音响表示被测信号为低电平； （4）当被测信号在0.8～3.5V之间时，不发出音响； （5）输入电阻大于20kΩ；

几种常用逻辑电平电路的特点及应用

几种常用逻辑电平电路的特点及应用 2007-08-13 来源: 作者: LVDS(Low Voltage Differential Signal)低电压差分信号、ECL(EmitterCoupled Logic)即射极耦合逻辑、CML电平等各种逻辑电平的特点以及接口应用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low V oltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 图1LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差

逻辑电平测试器的课程设计

逻辑电平测试器的 课程设计 1 2020年4月19日

逻辑信号电平测试器的设计 一、课程设计的任务与目的 学生经过理论设计和实物制作解决相应的实际问题，巩固和运用在《模拟电子技术》中所学的理论知识和实验技能，掌握常见的模拟电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电子电路设计、研发电子产品打下良好的基础。 二、课程设计的基本要求 1.掌握电子电路分析和设计的基本方法。包括：根据设计任 务和指标初选电路；调查研究和设计计算确定电路方案； 选择元件、安装电路、调试改进；分析实验结果、写出设计总结报告。 2.培养一定的自学能力、独立分析问题的能力和解决问题的 能力。包括：学会自己分析解决问题的方法；对设计中遇到的问题，能经过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能经过观察、判断、实验、在判断的基本方法解决实验中出现的一般故 障；能对实验结果独立的进行分析，进而做出恰当的评 2 2020年4月19日

价。 3.掌握普通电子电路的生产流程及安装、布线、焊接等基本 技能。 4.巩固常见电子仪器的正确使用方法，掌握常见电子器件的 测试技能。 5.经过严格的科学训练和设计实践，逐步树立严肃认真、一 丝不苟、实事求是的科学作风，并逐步建立正确的生产 观、经济观和全局观。 三、课设计任务 （一）设计目的 学习逻辑信号电平测试器的设计方法。 （二）设计要求和技术指标 在检修数字集成电路组成的设备时，经常需要使用万用表对电路的故障部位的高低电平进行测量，以便分析故障原因。使用这些仪器能较准确地测出被测点信号电平的高低和被测信号的周期，但使用者必须一面用眼睛看着万用表的表盘或者示波器的屏幕，一面寻找测试点，因此使用起来很不 方便。本课题所设计的一起采用声音来表示被测信号的逻辑 3 2020年4月19日

逻辑信号电平测试器

电子技术课程设计——逻辑信号电平测试器 齐齐哈尔大学通信与电子工程学院 电子123：XXX 指导教师：XXX老师 2014年06月23日

逻辑信号电平测试器 一、设计任务 1.设计目的：（1）学习逻辑判断电路的设计方法 （2）研究逻辑判断电路的设计方案 （3）掌握逻辑判断电路的原理和使用方法 （4）进一步熟悉电子线路系统的装调技术 2.技术指标：（1）测量范围:低电平U L <0.8V,高电平U H >3.5V （2）被测信号为高电平时，用1KHZ的音响表示，红色指示灯点亮 （3）被测信号为低电平时，用500HZ的音响表示，绿色指示灯点亮 （4）当被测信号在0.8~3.5V之间时,不发出音响，指示灯不亮 （5）输入电阻大于20KΩ （6）工作外接电源为5V，芯片内部供电为12V 二、设计方案论证 1.设计方案：为了方便进行对某点的逻辑信号电平的测试，设计一个逻辑信号电平测试器。电路是由输入电路、逻辑状态判断电路、二极管LED指示灯电路、音响电路模块组成。以逻辑状态判断电路为核心电路，音响电路则利用LM324（或UA741）设计RC震荡电路分别产生1KH Z和500H Z的频率提供给扬声器，能分别发出不同频率的声信号。根据LED指示灯电路和音响电路所产生的不同颜色光亮及声信号来更方便直接判断高低电平信号。 2.方案论证：根据所设计的原理框图和设计方案，画出电路原理图，设计电路简单明了，各电路部分规划清晰，所涉及元器件简单常用，易于购买。U i采用5V可调电源输入，高电平时，LED指示灯红灯亮，扬声器发出1KH Z声音；低电平时，LED指示灯绿灯亮，扬声器发出500H Z声音。便于及时直观测量电平变化。 三、电路结构及其工作原理 1.电路的结构框图： 图1为测试器的原理框图。由图看出电路可以由5部分组成：输入电路、逻辑状态判断电路、音响电路、指示灯电路和电源。

逻辑电平测试器

逻辑信号电平测试器的设计 1. 技术指标 设计、组装、调试逻辑信号电平测试器。测试器测量范围：低电平小于0.8V，高电平大于3.5V;用1KHz的音响表示被测信号是高电平，用800Hz的音响表示被测信号是低电平，当被测信号在0.8--3.5V之间时，不发出音响; 工作电源为5V。 2. 设计方案及其比较 2.1 逻辑信号电平测试器的基本原理 电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。 电路的输入信号Vi由输入电路输出后，经过逻辑判断电路，在该电路中，通过比较器的比较测试，将该信号区分为高电平和低电平两个信号分别输入音响信号产生电路，在音响信号产生电路中，通过两个电容的充，放电过程，产生不同频率的脉冲信号，在音响驱动电路中，不同频率的脉冲信号使得扬声器发出不同音调的响声，通过音调的不同来区分高低电平的不同。 2.2 方案一 图1为方案一的电路原理图。电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。

图1 方案一的原理图2.2.1 输入电路 由R 1和R 2 组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也 不是低电平。一般情况下，在输入端悬空时，输入电压取Vi=1.4V。根据技术指标要求输入电阻大于20K?。由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20K?。理论值计算得：R1=71.4K ?，R2=27.8Ｋ?。 2.2.2 逻辑判断电路 R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5 为二极管D1、D2的限流电阻。D1、D2的作用是提供低电平信号基准具体逻辑判断情况是：当输入是高电平时，Vu1=5V，Vu2=0；当输入是低电平时，Vu1=0V，Vu2=5V; 当输入在0.8~3.5V之间，则Vu1=Vu2=0.由此可得：R4/（R4+R3）·5V=3.5V。所以理论上，R3：R4=3:7。 2.2.3 音响信号产生电路 主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分三种情况讨论。 （1）当输入在0.8~3.5V之间，则Vu1=Vu2=0： 由于稳态时，电容C1两端电压为零，并且此时Vu1和Vu2两输入端均为低电平，二极管D3和D4截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V，使得

逻辑电平测试器的课程设计

逻辑信号电平测试器的设计 课程设计的任务与目的 学生通过理论设计和实物制作解决相应的实际问题，巩固和运用在《模拟电子技术》中所学的理论知识和实验技能，掌握常用的模拟电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电子电路设计、研发电子产品打下良好的基础。 课程设计的基本要求 掌握电子电路分析和设计的基本方法。包括：根据设计任务和指标初选电路；调查研究和设计计算确定电路方案；选择元件、安装电路、调试改进；分析实验结果、写出设计总结报告。 培养一定的自学能力、独立分析问题的能力和解决问题的能力。包括：学会自己分析解决问题的方法；对设计中遇到的问题，能通过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能通过观察、判断、实验、在判断的基本方法解决实验中出现的一般故障；能对实验结果独立的进行分析，进而做出恰当的评价。 掌握普通电子电路的生产流程及安装、布线、焊接等基本技能。巩固常用电子仪器的正确使用方法，掌握常用电子器件的测试技能。 通过严格的科学训练和设计实践，逐步树立严肃认真、一丝不苟、实事求是的科学作风，并逐步建立正确的生产观、经济观和全局观。 课设计任务 （一）设计目的 学习逻辑信号电平测试器的设计方法。 设计要求和技术指标 在检修数字集成电路组成的设备时，经常需要使用万用表对电路的故障部位的高低电平进行测量，以便分析故障原因。使用这些仪器能较准确地测出被测点信号电平的高低和被测信号的周期，但使用者必须一面用眼睛看着万用表的表盘或者示波器的屏幕，

一面寻找测试点，因此使用起来很不方便。本课题所设计的一起采用声音来表示被测信号的逻辑状态，高电平和低电平分别用不同声调的声音来表示，使用者无需分神去看万用表的表盘或示波器的荧光屏。 1.技术指标 （1）测量范围：低电平<，高电平>； （2）用1KHz的音响表示被测信号为高电平； （3）用800Hz的音响表示被测信号为低电平； （4）当被测信号在～之间时，不发出音响； （5）输入电阻大于20kΩ； （6）工作电源为5V； 2．设计要求 （1）进行方案论证及方案比较； （2）分析电路的组成及工作原理； （3）进行单元电路设计计算； （4）画出整机电路图； （5）写出元件明细表； （6）小结和讨论； （7）写出对本设计的心得体会； 3.撰写内容要求： （1）设计说明书一份（不少于10页）； （2）整机电路图一份（B5纸）； （3）元件明细表一份； （4）正文层次分明、客观真实、绘图规范、书写工整、语言流畅； （5）设计中引用的参考文献不少于5篇；

各种逻辑电平介绍

1X9非对称： 应用领域： 视频光端机，各类光纤监控系统。 视频信号（高速）采用PECL电平，控制信号84M以下（低速）采用TTL电平，155M以上采用PECL 电平 ECL电路是射极耦合逻辑，ECL电路的最大 优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数 量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）已有 601 次阅读2008-9-24 14:30|个人分类:网摘－技术活儿 ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路 不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL 电路的最大 优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数 量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当 电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。 由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所

以单元电路的功耗较大。 从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获 得两种逻辑电平输出，这将大大简化逻辑系统的设计。 ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出， 故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻 辑信号的缓冲作用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。

逻辑信号的设计

一、方案论述 方案1： 图1 方案1设计方框图 如图1所示：该电路由四部分组成，即输入电路，逻辑信号识别电路，音响 信号产生电路和扬声器。 在该电路中，电路的输入信号 V i 由输入电路输出后，经过逻辑信号识别电 路，在该电路中，通过比较器的比较测试，将该信号区分为高电平和低电平两个信号分别输入音响信号产生电路，在音响信号产生电路中，通过两个电容的充，放电过程，产生不同频率的脉冲信号，不同频率的脉冲信号使得扬声器发出不同的响声，通过响声的不同来区分高低电平的不同。 方案2 ： 图2 方案2设计方框图 电路如图2所示，该电路的输入信号Vi 通过输入电路后，进入逻辑信号识别电路，经过该电路的识别比较，将信号分为高低电平两种信号，在通过二极管的限流，在示波器上将该波形显示出来。具体电路如图3所示。 图3 方案2设计原理图 输入电路 逻辑信号识别电路 示波器显示波形电路 i V 输入电路 逻辑信号识别电路 音响信号产生电路 扬声器 i V

经比较两方案，由于方案2只是简单的对于高低电平的判断，并且在读取实验数据的过程中，一边要看设备的屏幕，另外还要注意，设备的工作情况，使用起来十分的不方便，并且，方案2的成本很高。故本次课程设计中选取方案1作为本次课程设计的主要方案。 二、电路工作原理及设计说明 1.逻辑信号识别电路 表1 比较电路功能表 VCC 5V VCC 5V VCC 5V R133kΩ R251kΩ R330kΩ R468kΩ R568kΩR613kΩ U1A LM324D 3 2 11 4 1 U2A LM324D 3 2 114 1VCC 5V 图4 逻辑信号识别电路 （1）电路工作原理 电路如图4所示，Vi 为输入的电平信号，输入电阻是由R1,R2组成，作用是保证当输入悬空时输入既不是高电平也不是低电平。A1,A2组成双相比较器对输入信号进行检测识别。A1的反响输入端为高电平阀值电位参考端，其电压值由R3和R4两电阻分压后获得，为3.5V 。同理同向端为低电平阀指点为参考端，其只由R5和R6两电阻分压决定为0.8V 。当比较器同相输入端电压大于反相输入端时，比较器输出为高电平，反之输出为低电平。具体输入情况如表1所示。 （2）电路参数计算 根据要求，输入电阻大于20k ，且输入为空时，当输入Vi=2V 时 Vi 是由R1和R2分压所得 所以 V1=2 12 R R R +Vcc=2V Ri= 2 12 1R R R R +≥20k 解得 R1=50k, R2=33.3k 选取 R1=51k ， R2=33k 输入 输出Va 输出Vb 3.5v 〉Vi 〉0.8v 0V 0V 0.8v 〉Vi 0V 5V Vi>3.5v 5V 0V

逻辑电平测试器

2013级《模拟电子技术》课程设计说明书 逻辑信号电平测试器 院、部：电气与信息工程学院 学生姓名：刘钱 指导教师：张松华职称副教授 专业：电气工程及其自动化 班级：电气本1301 完成时间：2015-6-26

摘要 在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。本文设计了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低。逻辑电平的测试器的优势在于通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。 设计采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示的方法。设计使用multisim软件进行仿真测试，测试成功后，使用AD软件进行电路板的设计。最后制作出逻辑电平电路测试器，使用示波器进行试验的测试。在电路输入电平在0.8v下蜂鸣器发出800Hz的声音，0.8~3.0V时发出了一个固定频率的声音，在3.0v以上时发出1KHz的声音基本实现了课题设计的要求。 关键词逻辑信号；电平测试；高电平；低电平；放大器

目录 1 绪论 (1) 1.1 课题研究及其意义 (1) 1.2 设计要求和技术指标 (1) 1.2.1 技术指标 (1) 1.2.2 设计要求 (1) 2 逻辑电平测试器的设计 (2) 2.1 逻辑电平测试器的原理 (2) 2.2 比较器 (2) 2.3 LM324集成运放 (3) 2.4 输入及逻辑判断电路 (3) 2.5 音调产生电路 (5) 2.5.1 U A =U B =0V (5) 2.5.2 U A =5V，U B =0V (5) 2.5.3 U A =0V，U B =5V (8) 2.6 扬声驱动电路 (8) 2.7 直流稳压源的设计 (9) 2.7,1 变压器的选择 (9) 2.7.2 整流桥的选择 (9) 2.7.3 电容的选择 (9) 2.7.5 三端稳压器 (10) 3 逻辑电平测试器的仿真测试 (11) 3.1 画出逻辑电平测试器的仿真图 (11) 3.2 调试及测定主要参数 (11) 4 电路的制作与测试 (15) 4.1 实际电路制作 (15) 4.2 直流电源的调试 (15) 4.3 逻辑信号电平测试器的调试 (15) 结束语 (17) 致谢 (18) 参考文献 (19) 附录A 电路原理图 (20) 附录B 电路PCB图 (21)

基于Multisim的逻辑电平测试器设计

实验十二基于Multisim的逻辑电平测试器设计 一、实验目的及要求 逻辑电平测试器综合了数字电路和低频电子线路两门课的知识要求学生自己设计，并在Multisim电子工作平台上进行仿真。培养学生的综合应用能力。培养学生利用先进工具进行工程设计的能力。 1.理解逻辑电平测试器的工作原理及应用。 2.掌握用集成运放构建逻辑电平测试器的方法。 3.掌握逻辑电平测试器的调整和主要性能指标测试方法。 二、实验原理 逻辑信号电平测试器采用声音来表示被测信号的逻辑状态，高电平和低电平用不同的声调表示。输入和逻辑状态判断电路用集成运算放大器设计，音响声调产生电路用555定时器构成的振荡器设计。 本电路有五部分组成：电源、输入电路、逻辑状态判断电路、音响电路。主要的设计在于两个部分，即逻辑判断电路、音响电路。设计调试完成的电路可实现对高电平和低电平的逻辑判断。在低电平UL<0.8V，500Hz 的音响响起；在高电平UH>3.5V，1000Hz 的音响响起。当被测信号在0.8—3.5V 之间时，既不是高电平，也不是低电平，音响电路不发出声音。输入电阻大于20 k。 三、实验器材 集成运算放大器、集成运算放大器、NPN 晶体管、PNP 晶体管9012、电位器、普通二极管等、示波器。 四、实验内容

1.输入和逻辑状态判断电路的测试 1)调节逻辑电平测试器的被测电压（输入直流电压）为低电平（VL<0.8v）用数字万用表测逻辑状态判断电路输出电平。 2）调节逻辑电平测试器的被测电压（输入直流电压）为高电平（VH>3.5v）用数字万用表测逻辑状态判断电路输出电平。 2.音响声调产生电路 1）逻辑电平测试器的被测电压为低电平（VL<0.8v）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f. 2）逻辑电平测试器的被测电压为高电平（VH>3.5v）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f. 3）逻辑电平测试器的被测电压（0.8~3.5v）用示波器观察、记录音响声调产生电路输出波形 五、设计原理 1、逻辑状态判断电路

基于Multisim的逻辑电平测试器设计

基于Multisim的逻辑电平测试器设计 一、实验目的及要求： 逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim电子工作平台上进行仿真。培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。 1、理解逻辑电平测试器的工作原理及应用 2、掌握用集成运放和555定时器构建逻辑电平测试的方法。 3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。 二、实验基本原理： 电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。原理框图如图所示 以上工作原理框图可使用与不同标准的电平的测试，现在以3.5V的电平为例作介绍，高电平为大于3.5V，低电平为小于0.8V。 技术指标要求: (1)测量范围： 低电平<0.8V 高电平>3.5V (2)用1kHz的音响表示被测信号为高电平 (3)用800Hz的音响表示被测信号为低电平 (4)当被测信号在0.8V~3.5V之间时，不发出音响 (5)输入电阻大于20kΩ (6)工作电源5V 三、主要仪器设备及实验仪器： Multisim虚拟仪器中的数字万用表、示波器、频率计 四、实验内容及步骤： 图为测试输入和逻辑判断电路原理图。 图中U1是被测信号。A1和A2为两个运算放大器。可以看出A1和A2分别与它们外围电路组成两个电压比较器。A2的同相端电压为0.8V左右(D1和D2分别为硅和锗二极管)，A1的

反相端电压Uh由R3和R4的分压决定。当被测电压U1小于0.8V时，A1反相端电压大于同相端电压，使A1输出端UA为低电平(0V)。A2反相端电压小于同相端电压，使它输出端UB为高电平(5V)。当U1在0.8V-Uh之间时，A1同相端电压小于UH，A2同相端电压也小于反相端电压，所以A1和A2的输出电压均为低电平。当U1大于UH时，A1输出端UA为高电平，A2输出端UB为低电平。通过改变R3和R4的比例可以控制高电平的范围，而通过改变运算放大器A2同相端电压，可以控制低电平，图中的二极管可以是分压电阻，所以经过分压电阻的调整，该逻辑电平测试器可以测量不同的标准电平。 图(1)为音调产生电路原理图。电路主要由两个运算放大器A3和A4组成。 下面分三种情况说明电路的工作原理。 (1)当UA=UB=0V(低电平)时。 此时由于A和B两点全为低电平，所以二极管D3和D4截止。因A4的反相输入端电压为3.5V，同相端输入电压为电容C2两端的电压UC2，由于时一个随时间按指数规律变化的电压，所以A4输出电压不确定，但这个电压肯定的是大于或等于0V，因此二极管D5也是截止的。由于D3，D4和D5均处于截止状态，电容C1没有充电回路，UC1将保持0V的电压不变，使A3输出为高电平]7[。 (2)当UA=5V，UB=0V时 此时二极管D3导通，电容C1通过R6充电，UC1按指数规律逐渐升高，由于A3同相

设计逻辑信号电平测试器的设计

设计题目：逻辑信号电平测试器的设计 1 设计要求及主要技术指标 1.1 设计要求 1.1.1、根据技术指标要求确定电路形式，分析工作原理，计算元件参数。 1.1.2、列出所用元器件清单并购买。 1.1.3、安装调试所设计的电路，使之达到设计要求。 1.1.4、记录实验结果。 1.1.5、撰写设计报告（含调试内容）。 1.2主要技术指标 1.2.1、测量范围：低电平U L <0.8V；高电平U H >3.5V。 1.2.2、高低电平用变色发光二极管来显示，红色表示高电平，绿色表示低电平。 1.2.3、当被测信号在0.8V～3.5V之间时，发光二极管不亮。 1.2.4、输入电阻大于20kΩ。 1.2.5、工作电源为5V。 1.2.6、要求选用CW78三端集成稳压器，LM324型四运放集成电路，2EF302型三端变色发光二极管。 2 设计过程 2.1题目分析

逻辑信号点平测试器是将一个模拟量输入电压与一个参考电压进行比较，输出高电平低电平。 2.2 整体构思 电源→输入电路→逻辑状态识别电路→显示电路. 2.3 具体实现 2.3.1、根据技术指标要求确定稳压器型号及电路形式. 2.3.2、根据稳压器的输入电压确定电源变压器的副边电压U2.根据稳压电流的最大输出电流Imax和U2确定副边的功率P2.根据P2及效率确定电源变压器功率P1. 2.3.3、确定整流二极管和滤波电容. 2.3.4、根据技术指标确定输入电阻逻辑电路电阻，由2EF302型三端变色发光二极管确定显示部分保护电阻。 3 元件说明及相关计算 3.1 元件说明 3.1.1、电阻器

目前固定电阻器大都为I级或II级普通电阻，而且III级很少，能满足一般应用的要求，02、01、005级的精密电阻器，一般用于测量仪器，仪表及特殊设备电路中。 国家有关部门规定了阻值系列作产品的标准，表2是普通电阻器系列表。表中的标称值可以乘以10n，例如，4．7这个标称值，就有0．47Ω、4．7Ω、47Ω、470Ω、4．7 KΩ……。选择阻值时必须在相应等级的系列表中进行。 表2 电阻器系列及允许误差 电阻器在电路中长时间连续工作不损坏，或不显著改变其性能所允许消耗的最大功率称为电阻器的额定功率。电阻器的额定功率并不是电阻器在电路中工作时一定要消耗的功率，而是电阻器在电路工作中所允许消耗的最大功率。不同类型的电阻具有不同系列的额定功率，如表2所示。 表2 电阻器的功率等级 电阻器的型号命名方法：

逻辑电平信号检测电路设计与仿真

模拟电子线路实验报告 学生姓名：学号专业班级： 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 实验十二逻辑电平信号检测电路设计与仿真 一、实验目的： 1．理解逻辑电平检测电路的工作原理及应用。 2．掌握用集成运放和555定时器构建逻辑电平检测电路的方法。 3．掌握逻辑电平测试器的调整和主要性能指标的测试方法。 二、实验原理 电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。 原理框图如图所示 三、实验仪器： 集成运放、555定时器、数字万用表、泰克示波器、蜂鸣器，电源等。四、实验内容： 测量范围（低电平VL<0.75V,高电平VH>3.5V）,用1kHz的输出信号表示被测信号为高电平，用500Hz的输出信号表示被测信号为低电平，当被测信号在（0.75V,3.5V）之间时无任何信号输出。实验原理图：

五、实验结果及分析： 通过移动滑动变阻器，改变输入信号的高低电平在0-5V变化。 (1)当输入电压在低电平VL=0.5V<0.75V时： 分析：当输入电平在低电平时，CH1端口无输出，CH2端口检测到一个500Hz左右的输出信号，蜂鸣器发出一个低频率的声音。即检测到了低电平信号。 （2）当输入电压VL=2.75V在0.75V～ 3.5V之间时： 分析：当输入电平在0.75V～3.5V之间时，CH1端口无输出，CH2端口也无输出，即满足了无信号输出。

（3）当输入电压VL=4.5V>3.5V时： 分析: 当输入电平在高电平时，CH2端口无输出，CH1端口检测到一个1000Hz 左右的输出信号，蜂鸣器发出一个高频率的声音。即检测到了高电平信号。 六、实验心得： 通过此次实验，我明白了设计电路的基本步骤，并了解、更加熟悉掌握了Multisim的用法，基本了解了逻辑电平检测器的原理及构造。

简易逻辑测试仪课程设计

目录 摘要 (3) 一系统方案 (3) 1.1设计要求 (3) 1.2方案论证与比较 (4) 二设计流程 (5) 2.1 流程图 (5) 2.2 运算放大器 (5) 2.3 LM399常用方法 (6) 三详细方案及相关参数 (10) 3.1 方案原理 (11) 3.2 适用范围 (13) 3.3 相关参数 (13) 3.4 PCB图 (14) 四抗干扰与可靠性 (15) 五测试方案与仿真 (15) 5.1 通过Proteus软件仿真 (15) 5.2 测试结果 (16) 六结论与设计心得 (17) 附录 (19)

摘要：数字电路的制作调试及检修离不开逻辑电平测试仪，本文设计的简易逻辑测试仪主体由LM339组成，可实现输入高电平LED发红光，输入低电平LED发绿光，输入时钟脉冲时红绿交替闪烁功能。该测试仪可用于对TTL门电路，COMS 等数字电路的逻辑检测。此电路与各类传感器配合使用，稍加变通便可用于各种物理量的双限检测、短路、断路报警等。 关键词：高电平低电平 LM339 运算放大电路 一系统方案： 1.1设计要求： 利用简单的基本元器件设计一个逻辑电平测试电路，要求实现以下要求：（1）要求电路能够测试出数字端口的高低电平状态，用不同颜色的LED小灯对检测状态进行指示，高电平（红色），低电平（绿色）； （2）电路中采用的具体元器件应有器件选型依据； （3）电路的设计应当考虑可靠性和抗干扰设计内容； （4）电路的基本工作原理应有一定说明；电路应当在相应的仿真软件上进行仿真以验证电路可行性（不限EDA软件类型）。 （5）画出系统电路硬件原理图和PCB电路板图（含PCB图效果图）（不限制EDA 软件类型）； （6）给出详细的元件选型表； （7）电路工作的基本原理和实现方法；电路的可靠性设计和抗干扰性设计说明； 1.2 方案论证与比较： 方案一：如图1-1所示采用运算放大电路与三极管相结合的设计方法。

数字逻辑信号测试器课程设计报告

皖西学院 课程设计实验报告书课程设计题目：数字逻辑信号测试器系别：机电学院 专业：电子信息科学与技术班级：电信1104 小组成员：陈路路2011011281 石星 2011011297

指导老师：张斌 2013年12月27

前言--------------------------------------------------------------------------------------------- - 1 - 一、实验设计目的：------------------------------------------------------------------------ - 2 - 二、实验设计内容及要求： -------------------------------------------------------------- - 2 - 三、实验设计方案：------------------------------------------------------------------------ - 2 - 1.逻辑信号识别及稳压电路模块---------------------------------------------------- - 2 - 2.555定时器组成的多谐振荡器产生脉冲信号电路模块 ---------------------- - 3 - 3.蜂鸣器模块 ---------------------------------------------------------------------------- - 3 - 四、各单元电路的设计方案 -------------------------------------------------------------- - 3 - 1、逻辑信号识别及稳压电路-------------------------------------------------------- - 3 - 2.555定时器组成多谐振荡器产生脉冲信号电路 ------------------------------- - 6 - 3.蜂鸣器电路 ---------------------------------------------------------------------------- - 9 - 五、数字逻辑信号测试器的整体电路图 ---------------------------------------------- - 10 - 1.数字逻辑信号测试器的整体电路图--------------------------------------------- - 10 - 2.数字逻辑信号测试器整体电路图的原理说明--------------------------------- - 11 - 六、电路的仿真调试及结果分析 ------------------------------------------------------- - 12 - 1.各单元电路的仿真调试及结果分析--------------------------------------------- - 12 - 2.整体电路的仿真调试及结果分析------------------------------------------------ - 15 - 七、电路板安装调试中遇到的问题以及解决措施 ---------------------------------- - 19 - 八、实验总结及心得体会 ---------------------------------------------------------------- - 20 - 致谢-------------------------------------------------------------------------------------------- - 21 - 参考文献-------------------------------------------------------------------------------------- - 22 -