文档库 最新最全的文档下载
当前位置:文档库 › CMOS和TTL集成门电路多余输入端的处理方法

CMOS和TTL集成门电路多余输入端的处理方法

CMOS和TTL集成门电路多余输入端的处理方法
CMOS和TTL集成门电路多余输入端的处理方法

CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。

CMOS门电路

CMOS门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在

直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS

管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门

电路时输入端特别注意不能悬空。在使用时应采用以下方法:

与门和与非门电路

由于与门电路的逻辑功能是输入信号只要有低电平,输出信号就为低电平,只有全部

为高电平时,输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平,输出

信号就是高电平,只有当输入信号全部为高电平时,输出信号才是低电平。所以某输入端输

入电平为高电平时,对电路的逻辑功能并无影响,即其它使用的输入端与输出端之间,仍具

有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平,

即可通过限流电阻(500Ω)接电源。

或门、或非门电路

或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平,只有输入信号全

部为低电平时,输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平,

输出信号就是低电平,只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或

者或非门电路某输入端的输入信号为低电平时,并不影响门电路的逻辑功能。所以或门和或

非门电路多余输入端的处理方法应是将多余输入端接低电平,即通过限流电阻(500Ω)接

地。

TTL门电路

TTL门电路一般由晶体三极管电路构成。根据TTL电路的输入伏安特性可知,当输入电

压小于阐值电压UTH,即输入低电平时输入电流比较大,一般在几百微安左右。当输入电压

大于阈值电压UTH时,输入高电平时输入电流比较小,一般在几十微安左右。由于输入电流

的存在,如果TT L门电路输入端串接有电阻,则会影响输入电压。其输入阻抗特性为:当

输入电阻较低时,输入电压很小,随外接电阻的增加,输入电平增大,当输入电阻大于IK

Ω时,输入电平就变为阈值电压UTH即为高电平,这样即使输入端不接高电平,输入电压也为高电平,影响了低电平的输入。所以对于TTL电路多余输入端的处理,应采用以下方法:

TTL与门和与非门电路

对于TTL与门电路,只要电路输入端有低电平输入,输出就是低电平。只有输入端全为高电平时,输出才为高电平。对于TTL与非门而言,只要电路输入端有低电平输入,输出就为高电平,只有输入端全部为高电平时,输出才为低电平。根据其逻辑功能,当某输入端外接高电平时对其逻辑功能无影响,根据这一特点应采用以下四种方法:将多余输入端接高电平,即通过限流电阻与电源相连接;根据TTL门电路的输入特性可知,当外接电阻为大电阻时,其输入电压为高电平,这样可以把多余的输入端悬空,此时输入端相当于外接高电平;通过大电阻(大于1kΩ)到地,这也相当于输入端外接高电平;当TTL门电路的工作速度不高,信号源驱动能力较强,多余输入端也可与使用的输入端并联使用。

TTL或门、或非门

对于下TTL或门电路,逻辑功能是只要输入端有高电平输出端就为高电平,只有输入端全部为低电平时,输出端才为低电平,TTL或非门电路,逻辑功能是只要输入端有高电平,输出端就为低电平,只有输入端全部为低电平时,输出才为高电平,根据上述逻辑功能,TTL 或门、或非门电路多余输入端的处理应采用以下方法:接低电平;接地;由TTL输入端的输入伏安特性可知,当输入端接小于IKΩ的电阻时输入端的电压很小,相当于接低电平,所以可以通过接小于IKΩ(500Ω)的电阻到地。

三态门之高阻态的理解

高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,其电压值可以浮动在高低电平之间的任意数值上,随它后面所接的电路而定。

高阻态的实质

电路分析时高阻态可做开路理解。可以把它看作输出(输入)电阻非常大,极限可以认为悬空(也就是说理论上高阻态不是悬空),它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制。

悬空

就是逻辑器件的输入引脚即不接高电平,也不接低电平。由于TTL逻辑器件的内部结构,当它输入引脚悬空时,相当于该引脚接了高电平。一般实际运用时,引脚不建议悬空,易受干扰。对于TTL或非门接地处理,对于TTL与非门可以悬空或接高电平。至于COMS不能悬空,那是因为COMS的栅极和衬底是被二氧化硅隔开,它比较脆弱,只能承受几百伏的电压,而静电能达到上千伏,COMS悬空时电压为VDD/2。

由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多,所以常用低电平有效OC门输出的七段译码器来驱动。

本篇文章介绍了在逻辑IC中CMOS和TTL出现多余输入端的解决方法,并且对每种情况进行了较为详细的说明,希望大家能从本文得到有用的知识,解决输入端多余的问题。

相关文档