FPGA面试题目

各大公司面试笔试

1．汉王笔试

1、下面是一些基本的数字电路知识问题，请简要回答之。

a) 什么是Setup 和Holdup时间？

b) 什么是竞争与冒险现象？怎样判断？如何消除？

c) 请画出用D触发器实现2倍分频的逻辑电路？

d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

e) 什么是同步逻辑和异步逻辑？

f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。

g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

2、可编程逻辑器件在现代电子设计中越来越重要，请问：

a) 你所知道的可编程逻辑器件有哪些？

b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

2.飞利浦－大唐笔试归来

1，用逻辑们和cmos电路实现ab+cd

2. 用一个二选一mux和一个inv实现异或

3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个

时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。

4. 如何解决亚稳态

5. 用verilog/vhdl写一个fifo控制器

6. 用verilog/vddl检测stream中的特定字符串

3.信威dsp软件面试题

1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉

的一种DSP结构图

2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）

3）说说你对循环寻址和位反序寻址的理解

4）请写出【－8，7】的二进制补码，和二进制偏置码。

用Q15表示出0.5和－0.5

4.扬智电子笔试

第一题：用mos管搭出一个二输入与非门。

第二题：集成电路前段设计流程，写出相关的工具。

第三题：名词IRQ,BIOS,USB,VHDL,SDR

第四题：unix 命令cp -r, rm,uname

第五题：用波形表示D触发器的功能

第六题：写异步D触发器的verilog module

第七题：What is PC Chipset?

第八题：用传输门和倒向器搭一个边沿触发器

第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。

5.华为面题

(硬件)

全都是几本模电数电信号单片机题目

1.用与非门等设计全加法器

2.给出两个门电路让你分析异同

3.名词:sram,ssram,sdram

4.信号与系统:在时域与频域关系

5.信号与系统:和4题差不多

6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.. ..)

7.串行通信与同步通信异同,特点,比较

8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)

9.延时问题,判错

10.史密斯特电路,求回差电压

11.VCO是什么,什么参数(压控振荡器?)

12. 用D触发器做个二分颦的电路.又问什么是状态图

13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号

14. 用D触发器做个4进制的计数

15.那种排序方法最快?

一、研发（软件）

用C语言写一个递归算法求N！；

给一个C的函数，关于字符串和数组，找出错误；

防火墙是怎么实现的？

你对哪方面编程熟悉？

6.新太硬件面题

接着就是专业题目啦

（1）d触发器和d锁存器的区别

（2）有源滤波器和无源滤波器的原理及区别

（3）sram，falsh memory，及dram的区别？

（4）iir，fir滤波器的异同

（5）冒泡排序的原理

（6）操作系统的功能

（7）学过的计算机语言及开发的系统

（8）拉氏变换和傅立叶变换的表达式及联系。