S6 GTP OC3
作者:Galen Yang, Xilinx SystemIO 专家
All Programmable FPGA
FPGA
Xilinx 28nm HPL 7 All Programmable FPGA
● 可编程器件资料
● 开发工具
● 开发板与套件
● IP 核
● 技术解决方案 Xilinx 20nm UltraScale Virtex?Kintex? FPGA
3D IC
ASIC
Xilinx
28nm
20nm
SERDES 有固定的速率范围,例如 S6 GTP 支持的速率从分几个档,从 614 Mb/s 到 810 Mb/s ,1.22 Gb/s 到 1.62 Gb/s ,2.45 Gb/到 3.125 Gb/s 。但是很多情况下,客户应用需要的速率超出这个范围,比如 OC-3 的应用需要的速率是 155M 。这种情况下,由于 SERDES 本身的速率不支持,需要采用其他的方式进行处理。通常在这种情况下,在 SERDES 的接收方向使用 DRU 进行数据恢复,在发送方向使用多周期数据来实现低速率应用的支持。
在XAPP875里面,提供了一个NI-DRU 的参考设计。这个DRU 支
持速率范围从0 Mb/s 到1250 Mb/s, 参数(速率,带宽,PPM ,JITTER )
动态可配。NI-DRU 的框图如图1所示,在NI-DRU 后带Barrel Shifter ,
以便设计者处理有效数据。
图1 NI-DRU 结构框图 NI-DRU 的参数选择通过输入CENTER_F ,G1,G1_P ,G2实现,参数的选择可以参考XAPP875的公式2到公式17。在当前设计中,参考时钟155.52M ,过采样速率设置为20倍,即3.11G 。计算得到参数如
下:
CENTER_F = 37'b0000100000000000000000000000000000000
G1 = 5'b01010
G1_P = 5'b01011
G2 = 5'b01010
这个设计在SP605上运行,整个测试环境和设计的框图如图2所示,OmniBER718连接到SP605的SFP上,进行测试。在接收方向,GTP 运行在3.11G,GTP的RX对155M数据进行过采样。过采样数据由DRU恢复出155M数据。在发送方向,155M数据复制20倍,在GTP的TX以3.11G的速率发送。实际有效数据率155M。
图2 OC3 测试环境
图3是输出的jitter测试结果,图4是接收的jitter tolerance测试结果。两者均有较大余量,证明该设计可以支持OC3的应用。
图3 OC-3 TX jitter test result
图4 OC-3 RX JITTER TOLERENCE test result
由于NI-DRU的实现和器件具体结构无关,类似应用可以在XILINX的任一系列FPGA上实现,以支持广泛的应用。