半导体封装

半导体封装

根据不同的用途，半导体的封装可以分为多种类型。半导体的封装标准包括 JEDEC 和JEITA 标准，但有许多来自不同半导体制造商的封装不属于上述标准。另外，JEDEC 和JEITA 这两种标准的名称也并非总是被用于制造商的产品目录和数据表中，除此以外，不同制造商之间的描述系统也不统一。 本页提供关于以下半导体封装描述规则的基本信息。

对那些明显具有相同封装的产品必须尽可能提供统一的一般性描述；如DIL →DIP 等。

如果制造商无法使用通用的名称，或者如果封装类型是众所周知的情况，则可使用制造商的描述；如PENTAWATT 等。

作为一般性规则，必须在封装描述之后加上标有指示针脚数量的数字；如DIP24、SOT23-5等。 注 ：本页中所提供的信息仅供参考。请在使用前确认制造商数据表中的所有数据。

DIP

主要分类 主要分类说明 次级分类 次级分类说明

有时也称为“DIL”，但在本网站上，它们被统称为“DIP”，是指引脚从封装的两侧引出的一种通孔贴装型封装。尽管针脚间距通常为2.54毫米 (100密耳)，但也有些封装的针脚间距为1.778毫米 (70密耳)。 DIP 拥有6-64个针脚，封装宽度通常为15.2毫米(600密耳)、10.16毫米(400密耳)、或7.62毫米(300密耳)，但请注意，即使针脚数量相同，封装的长度也会不一样。 DIP (双列直插式封装) 塑料DIP 封装。有时也称为“PDIP”，但在本网站上它们被统称为“DIP”。

CDIP (陶瓷DIP) 陶瓷DIP 封装。有时也称为“CERDIP”，但在本网站上它们被统称为“CDIP”。

WDIP (窗口DIP) 一种带有消除紫外线的透明窗口的DIP 封装，通常是一种使用玻璃密封的陶瓷封装。不同制造商的描述可能会有所不同，但ST （ST Microelectronics ）公司称之为“FDIP”。在本网站上，它们被统称为“WDIP”。 功率DIP 能够通过引脚散除IC 所产生的热量的一种DIP 封装类型。大多数此类封装都使用统称为接地端

子的引脚沿中心围成一圈。

SIP

主要分类 主要分类说明 次级分次级分类说明

类

有时也称为“SIL”，但在本网站上它们被统称为“SIP”，是指引脚从封装的一侧引出的一种通孔贴装型封装。当贴装到印刷电路板时，它与电路板垂直。 SIP (单列直插式封装) 拥有2-23个针脚，具有多种不同的形状和针脚间距。请注意，其中有许多具有采用散热结构的特殊形状。另外，它与TO220无明显差别。

ZIP (Z 形直插式封装) 从封装的一侧引出的引脚在中间

被弯曲成交错的形状。封装一侧

的针脚间距为1.27毫米 (50密

耳)，但在插入印刷电路板时会变

成2.54毫米(100密耳)。拥有

12-40个针脚。

QFP

主要分类 主要分类说明

次级分类

次级分类说明 表面贴装型封装的一种，引脚从封装的四个侧面引出。其特征是引线为鸥翼形(“L”形)。拥有多种针脚间距：1.0毫米、0.8毫米、0.65毫米、0.5毫米、0.4毫米和0.3毫米。其名称有时会被混淆。QFP 封装的缺点是针脚间距缩小时，引脚非常容易弯曲。 QFP (四

侧引脚扁平封

装)

该描述常用于标准QFP 封装。 FQFP (细密间距 QFP)

指针脚的间距小于0.65毫米。一些制造商使用该名称。 HQFP

(带散热器的

QFP)

带散热器的QFP 封装 。 LQFP (薄型QFP)

厚度为1.4毫米的薄型QFP 封装 。 MQFP (公制QFP) 符合JEDEC(美国联合电子设

备委员会)标准的一种QFP 分

类。它是指针脚间距介于1.0～

0.65毫米，本体厚度为3.8～

2.0毫米的标准QFP 封装。

MQFP (超薄QFP) 在贴装至印刷电路板上时，所

采用的一种高度为1.27毫米

(50密耳)或更小的超薄QFP

封装。封装主体的厚度约为

1.00毫米，拥有多种针脚间

距：0.8毫米、0.65毫米、0.5

毫米和0.4毫米。拥有44 -

120个针脚。

VQFP (微型QFP) 小型QFP 封装的一种，针脚间

距为 0.5毫米。封装主体的厚

度约为1.5毫米。目前它被包

括在LQFP 分类中，但有些制

造商仍然使用该名称。

J 形引线

主要分类 主要分类说明 次级分类 次级分类说明

表面贴装型封装的一种。其特征是引线为“J”形。与QFP 等封装相比，J 形引线不容易变形并且易于操作。 SOJ (小外形J 形引线封装) 引脚从封装的两侧引出。之所以叫此名称，是因为引线的形状如同字母“J”。通常由塑料制成，常用于LSI 存储器，如DRAM 、SRAM 等。针脚间距为1.27毫米(50密耳)。拥有20 - 40个针脚。 PLCC (带引线的塑料芯片载体) J 形引脚从封装的四个侧面引出的一种

塑料封装类型。针脚间距 为1.27毫

米(50密耳)，拥有18-84个针脚。在

QFJ 和 JEITA 标准中也使用该名称。

CLCC (带引线的陶瓷芯片载体) J 形引脚从封装的四个侧面引出的一种

陶瓷封装类型。带有窗口的封装用于紫

外线消除型EPROM 微机电路以及带

有EPROM 的微机电路等。

TSOC 一种具有较少针脚的SOJ 封装。针脚

间距与SOJ 一样，

均为1.27毫米(50密耳)，但主体尺寸较小。

格栅阵列

主要分类 主要分类说明 次级

分类 次级分类说明

引线在封装的一侧被排列成格栅状的一种封装类型，可分为两种：通孔贴装PGA 型和表面贴装BGA 型。 PGA (针栅阵列) 通孔贴装型封装之一。这是一种使用阵列式引脚垂直贴装在封装底部(象指甲刷一样)的一种封装类型。当材料的名称未作具体规定时，经常使用陶瓷PGA 封装。用于高速和大规模逻辑LSI ，针脚间距为 2.54毫米(100密耳)，拥有64 - 447个针脚。另外还有塑料PGA 封装，为降低成本，可用作替代玻璃环氧树脂印刷电路板的封装基材。

PGA (球栅阵列) 表面贴装型封装的一种，在印刷电路板的背面使用球状焊点来代替阵列式引线。LSI 芯片被贴装至印刷电路板的表面，并用塑形树脂或填充材料密封。它是一种不少于 200个针脚的 LSI

封装，封装主体的尺寸能够比QFP 更小，并且

无需担心引线发生变形。因为其引线电感小于

QFP ，所以能够用于高速LSI 封装。它目前被

用于逻辑 LSI(225-350个针脚)和高速SRAM

(119个针脚，等)等。

微型 SMD 由美国的国家半导体（National Semiconductor ）公司开发的一种小型BGA 封装，拥有4 - 42个针脚。

SO

主要分类 主要分类说明 次级分类 次级分类说明

“SO”代表“小外形”(Small Outline)。它是指鸥翼形(L 形)引线从封装的两个侧面引出的一种表面贴装型封装。对于这些封装类型，有各种不同的描述。请注意，即使是名称相同的封装也可能拥有不同的形状。 SOP (小外型封装) 在JEITA 标准中，针脚间距为1.27毫米 (50密耳)的此类封装被称为“SOP”封装。请注意，JEDEC 标准中所称的“SOP”封装具有不同的宽度。

SOIC (小外形集成电路) 有时也称为“SO”或“SOL”，但在本网站上，它们被统称为“SOIC”。在JEDEC 标准中，针脚间距为1.27毫米 (50密耳)的此类封装被称为“SOIC”封装。请注意，JEITA 标准

中所称的“SOIC”封装具有不同的

宽度。

MSOP (迷你 (微型) SOP)

针脚间距为 0.65毫米或 0.5毫米

的一种小型SOP 封装。Analog

Devices 公司将其称为

“microSOIC”，Maxim 公司称其为

“SO/uMAX”，而国家半导体

（National Semiconductor ）公司则称之为“MiniSO”。

另外，也可以被认为是 SSOP 或

TSSOP 。

QSOP (1/4尺寸SOP)

针脚间距为0.635毫米(25密耳)的一种小型SOP 封装。 SSOP (缩小型SOP) 针脚间距为1.27毫米(50密耳)的

一种细小型SOP 封装。SSOP 的针

脚间距为1.0毫米、0.8毫米、0.65

毫米和0.5毫米，拥有5 - 80个针

脚。它们被广泛用作小型表面贴装

型封装。

TSOP (超一种超薄的小外形封装。贴装高度

薄SOP) 为1.27毫米(50密耳)或更低，针

脚间距为1.27毫米或更低的一种

SOP 封装。拥有24 - 64个针脚。

TSOP 分为两种类型：一种是引线

端子被贴装到封装的较短一侧(针

脚间距为 0.6毫米、0.55毫米或

0.5毫米)，另一种是引线端子被贴

装到封装的较长一侧(针脚间距通

常为1.27毫米)。在 JEITA 标准

中，前者被称为“I 型”，后者被称为

“II 型”。

TSSOP (超薄缩小型SOP) 厚度为1.0毫米的一种超薄型

SSOP 封装 。针脚间距为0.65毫

米或0.5毫米，拥有8-56个针脚。

HTSSOP (散热片TSSOP)

在TSSOP 板贴装端的表面上提供了一个被称为“散热片”的散热面。 CERPAC 一种陶瓷密封型封装，针脚间距为 1.27毫米(50密耳)。

DMP New Japan Radio (本网站简称为

“NJR”)所开发的一种封装。针脚间距为 1.27毫米(50密耳)，与SOP

和 SOIC 类似，但封装宽度不同。

SC70 也可被视为SSOP 封装的一种，是

针脚间距为0.65毫米的小型表面

贴装型封装。大部分拥有5 个针脚，但也有些拥有6个针脚。根据制造

商的不同，它也被称为“USV”或

“CMPAK”。

SOT

主要分类 主要分类说明 次级分类 次级分类说明

“SOT”代表“小外形晶体管”(Small Outline Transistor)，最初为小型晶体管表面贴装型封装。即便它拥有与SOT 相同的形状，但不同的

制造商也可能使用不同的名称。 SOT23 针脚间距为0.95毫米的小型表面贴装型封装。拥有3 - 6个针脚。根据制造商的不同，它也被称为“SC74A”、“MTP5”、“MPAK”或“SMV”。

SOT89 针脚间距为1.5毫米并且带

有散热片的小型表面贴装型封装。大部分拥有3 个针

脚，但也有些拥有5个针脚。

根据制造商的不同，它也被

称为“UPAK”。

SOT143 针脚间距为1.9毫米的小型

表面贴装型封装。拥有4个针脚，其中一个针脚的宽度

大于其他针脚。

SOT223

针脚间距为2.3毫米并且带

有散热片的小型表面贴装型封装。拥有3个针脚。

TO (塑料)

主要分类 主要分类说明 次级分

类 次级分类说明

“TO”代表“晶体管外壳”(Transistor Outline)。它最初是一种晶体管封装，旨在使引线能够被成型加工并用于表面贴装。即便它拥有与TO 相同的形状，但不同的制造商也可能使用不同的名称。 TO3P 稳压器等所采用的一种封装，最初为晶体管封装的一种。 TO92 用于稳压器、电压基准原件等的一种封装，最初为晶体管封装的一种。可分为多种不同的封装类型，如“迷你尺寸”和“长体”封装。在JEDEC 标准中，也被称作“TO226AA”。 TO220 稳压器等所采用的一种封装，最初是一种晶体管封装。它拥有一个用

来贴装至散热片的接片。也包括实

体模铸型封装，其中的接片上涂有

塑胶。还分为拥有许多针脚的不同

类型，用于放大器等。ST Microelectronics 的

“PENTAWATT” (5个针脚 ) 、

“HEPTAWATT” (7个针脚)和

“MULTIWATT” (多个针脚)等被

归类为TO220封装，但也可被视

为SIP 封装的一种。

TO252 稳压器等所采用的一种封装，最初

是一种晶体管封装。一些制造商也

将长引线部件称为“SC64”。那些旨在使引线能够被成型加工并用于表

面贴装的封装，也被一些制造商称

为“DPAK”、“PPAK”或“SC63”。

TO263 与TO220封装类似，但使用更小

的接片。通常旨在使引线能够被成型加工并用于表面贴装。除了3针

外，还有5针和7针等多种类型。

也被称为““D2PAK (DDPAK)”。

TO (金属壳)

主要分类 主要分类说明 次级分

类 次级分类说明

金属外壳型封装之一。无表面贴装部件。引线被插接至印刷电路板。目前极少使用。 TO3 一种早期的功率晶体管封装。使用两个螺钉固定在散热片上。

TO5 直径为8毫米且高度为4毫米的一种圆柱形金属封装。类似于T039。 TO39 直径为8毫米且高度为4毫米的一种圆柱形金属封装。类似于T05。

TO46 直径为5毫米且高度为2.5毫米的一种圆柱形金属封装。略短于TO52。

TO52 直径为5毫米且高度为3.5毫米的一种圆柱形金属封装。略高于TO46。

TO99 直径为8毫米且高度为4毫米的一种圆

柱形金属封装。8个针脚在底部围成一

圈，其中心是一个1毫米的突起，以便

使底部高于印刷电路板。其外形类似于

TO100。

TO100

直径为8毫米且高度为4毫米的一种圆

柱形金属封装。10个针脚在底部围成一

圈，其中心是一个1毫米的突起，以便使底部高于印刷电路板。其外形类似于

TO99。

半导体封装公司一览

目前国内大中型半导体企业一览！ 我国具有规模的封测厂列表 半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装, 测,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,i mplant,metal,cmp,lithography,fab,fables 类型地点封测厂名 外商上海市英特尔（Intel）英特尔独资 外商上海市安可（AmKor）安可独资 外商上海市金朋（ChipPAC）星科金朋（STATSChippac） (原为现代电子) 外商上海市新加坡联合科技（UTAC）联合科技独资 外商江苏省苏州市飞利浦（Philips）飞利浦独资 外商江苏省苏州市三星电子（Samsung）三星电子独资 外商江苏省苏州市超微（AMD） Spansion 专做FLASH内存 (原为超微独资) 外商江苏省苏州市国家半导体（National Semiconductor）国家半导体独资 外商江苏省苏州市快捷半导体（Fairchild） 外商江苏省无锡市无锡开益禧半导体（KEC）韩国公司独资 外商江苏省无锡市东芝半导体（Toshiba） 1994年东芝与华晶电子合资，2002年4月收购成为旗下半导体公司，原名为华芝半导体公司 外商天津市摩托罗拉（Motorola） Freescale (原为摩托罗拉独资) 外商天津市通用半导体（General Semiconductor） General独资 外商广东省深圳市三洋半导体（蛇口）曰本三洋独资 外商广东省深圳市 ASAT ASAT LIMITED（英国）独资 外商广东省东莞市清溪三清半导体三洋半导体（香港） 合资上海市上海新康电子上海新泰新技术公司与美国siliconix公司合资 合资上海市松下半导体（Matsushita）曰本松下、松下中国及上海仪电控股各出资59%、25%、16%成立 合资上海市上海纪元微科微电子（原阿法泰克电子）泰国阿法泰克公司占51%，上海仪电控股占45%，美国微芯片公司占4%。 合资江苏省苏州市曰立半导体（Hitachi）曰立集团与新加坡经济发展厅合资 合资江苏省苏州市英飞凌（Infineon）英飞凌与中新苏州产业园区创业投资有限公司合资 合资江苏省无锡市矽格电子矽格电子与华晶上华合资 合资江苏省南通市南通富士通微电子南通华达微电子与富士通合资 合资北京市三菱四通电子曰本三菱与四通集团合资 合资广东省深圳市深圳赛意法电子深圳赛格高技术投资股份有限公司与意法半导体合资

半导体封装制程简介

（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二

（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

半导体封装技术向高端演进 (从DIP、SOP、QFP、PGA、BGA到CSP再到SIP)

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背

面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：首先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频

半导体封装简介(精)

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

半导体封装企业名单

半导体封装企业名单半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司

电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团

晶辉电子有限公司 济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司

半导体器件有许多封装形式

MSOP 是一种微型的SOP封装 半导体器件有许多封装形式，按封装的外形、尺寸、结构分类 可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式 封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第 二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的 需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第 三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比 通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上 加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水 平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封 装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公 司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封 装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用 最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、 扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试 和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到 极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生 品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基 板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片 封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高 可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系 统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块 多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样 属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效 的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分 别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得 非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片 之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目 的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而 是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优

封装材料行业基本概况

封装材料行业研究报告 研究员：高鸿飞一、行业定义 根据国民经济行业分类《国民经济行业分类GB/T 4754-2011》），引线框架和LED支架制造业属于为计算机、通信和其他电子设备制造业（行业代码：C39）；根据中国证监会行业分类（《上市公司行业分类指引》），引线框架和LED支架制造业属于计算机、通信和其他电子设备制造业C396。 二、行业的监管体制 引线框架和LED支架制造业所属的行业主管部门是国家发展改革委员会、中国环境保护部及中国工业和信息化部。国家发改委主要负责本行业发展政策的制定；中国环境保护部负责环境污染防治的监督管理，制定环境污染防治管理制度、标准和技术规范并组织实施；中国工业和信息化部负责制定我国电子元器件行业的产业规划和产业政策，对行业的发展方向进行宏观调控。 引线框架和LED支架制造业的行业自律性组织是中国电子材料行业协会（以下简称“行业协会”），该协会是由从事电子材料生产、研制、开发、经营、应用、教学的单位及其他相关企、事业单位自愿结合组成的全国性的行业社会团体，为政府对电子材料行业实施行业管理提供帮助，同时也是政府部门和企业单位之间的桥梁纽带。行业协会主要在电子材料行业自律、技术培训、信息交流、国内外交流与合作等方面广泛开展工作，为行业的进步和发展起到了促进作用。行业协会下设集成电路分会、半导体分立器件分会、半导体封装分会、集成电路设计分会和半导体支撑业分会等5个分会。 三、封装材料行业基本概况 （1）引线框架概念及应用领域 引线框架是一种用来作为芯片载体的专用材料，借助于键合丝使芯片内部电

路引出端（键合点）通过内引线实现与外引线的电气连接，形成电气回路的关键结构件。在半导体中，引线框架主要起稳固芯片、传导信号、传输热量的作用，需要在强度、弯曲、导电性、导热性、耐热性、热匹配、耐腐蚀、步进性、共面形、应力释放等方面达到较高的标准。 （2）LED支架概念及应用领域 LED是“Light Emitting Diode”的缩写，中文译为“发光二极管”，是一种可以将电能转化为光能的半导体器件，不同材料的芯片可以发出红、橙、黄、绿、蓝、紫色等不同颜色的光。LED的核心是由p型半导体和n型半导体组成的芯片，而LED支架就是芯片的承载物，担负着机械保护，提高可靠性；加强散热，降低芯片结温、提高LED性能；光学控制，提高出光效率，优化光束分布；供电管理，包括交流/直流转变、电源控制等作用。 （3）半导体封装材料产业链结构 ①引线框架产业链结构 引线框架的上游行业主要是铜合金带加工企业和生产氰化银钾的化工企业，由于铜基材料具有导电、导热性能好，价格低以及和环氧模塑料密着性能好等优势，当前已成为主要的引线框架材料，其用量占引线框架材料的80%以上。 公司引线框架产业的下游行业是集成电路和分立器件封装测试行业。一般的封装工艺流程为：划片→装片→键合→塑封→去飞边→电镀→打印→切筋和成型→外观检查→成品测试→包装出货。引线框架主要是在装片步骤中，作为切割好晶片的基板，是封装过程中所需的重要基础材料。 公司引线框架产业处于产业链中游，随着电子信息技术的高速发展，对集成电路的性能要求越来越多样化，对集成电路封装测试行业的要求也越来越高。公司将会充分发挥创新优势，致力于研发多样化和高性能的引线框架。 ②LED支架产业链结构 LED支架的主要原材料为铜合金带、氰化银钾和PPA，铜合金带属于金属加工产品，氰化银钾属于化工产品，而PPA则是塑料制品，因此，公司的上游产业主要是金属加工企业、化工企业和塑料制品企业。 LED支架主要应用在电子和照明领域，主要产品有汽车信号灯、照明灯、家用电器、户外大型显示屏、仪器仪表等光电产品。LED支架主要是作为LED

半导体封装形式介绍

捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源 摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术 指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装， 极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现， 它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统 封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有 其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要 而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。 关键词：半导体；芯片级封装；系统封装；晶片级封装 中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路 板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的 接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的 美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现 在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体 积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要 归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的 提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提 高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接 以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以

0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于

半导体器件封装概述

1 半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米"的美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。 驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高湿度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。 2 封装的作用 封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有： (1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW 时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。 (2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装操作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实

半导体封装企业名单

半导体封装企业名单 半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司 电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司 上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司 深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司 江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司 星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团 晶辉电子有限公司

济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司 浙江华锦微电子有限公司 昆明贵研铂业股份有限公司 洛阳铜加工集团有限责任公司 无锡市化工研究设计院 河南新乡华丹电子有限责任公司 安徽精通科技有限公司 无锡华晶利达电子有限公司 电子第43所 中国电子科技集团2所 长沙韶光微电子总公司 上海新阳电子化学有限公司 无锡华友微电子有限公司 均强机械(苏州)有限公司 东和半导体设备（上海）有限公司 复旦大学高分子科学系 清华大学材料科学与工程研究院 哈尔滨工业大学微电子中心 清华大学微电子所电子技术标准化所（4所）信息产业部 电子5所 中科院电子研究所 先进晶园集成电路（上海）有限公司 东辉电子工业（深圳）有限公司

半导体封装过程wire bond 中 wire loop 的研究及其优化

南京师范大学 电气与自动化科学学院 毕业设计（论文） 半导体封装过程wire bond中wire loop的研究及其优化 专业机电一体化 班级学号22010439 学生姓名刘晶炎 单位指导教师储焱 学校指导教师张朝晖 评阅教师 2005年5月30日

摘要 在半导体封装过程中，IC芯片与外部电路的连接一段使用金线（金线的直径非常小0.8--2.0 mils）来完成，金线wire bond过程中可以通过控制不同的参数来形成不同的loop形状，除了金线自身的物理强度特性外，不同的loop形状对外力的抵抗能力有差异，而对于wire bond来说，我们希望有一种或几种loop形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高mold过后的良品率，即有效地抑制wire sweeping, wire open.以及由wire sweeping引起的bond short.因此，我们提出对wire loop的形状进行研究，以期得到一个能够提高wire抗外力能力的途径。 对于wire loop形状的研究，可以解决： （1）金线neck broken的改善。 （2）BPT数值的升高。 （3）抗mold过程中EMC的冲击力加强。 （4）搬运过程中抗冲击力的加强。 关键词：半导体封装，金线，引线焊接,线型。

Abstract During the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, it’s about 0.8mil~2mil.) And during the Au wire bonding, we can get different loop types from control the different parameters. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good device ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping. Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve the problem about: (1)Improve the neck broken of Au wire. (2)Heighten the BST data. (3)Enhance the resist force to EMC during the molding process. (4)Decrease the possibility of device broken when it be moved. Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.

半导体封装技术大全

半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E

中国半导体封装测试工厂

中国半导体封装测试工厂 上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生 骊山微电子 绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子

厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司 广东粤晶高科 中星华电子 瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司 国内的十大封装测试企业（这是05年的排名了）： 1.飞思卡尔(Freescale)(天津) 2.RF(MicroDevices)(北京) 3.深圳赛意法(Sig-STMicro) 4.Intel(上海) 5.上海松下(Matsushita)半导体 6.南通富士通(Fujitsu)微电子 7.苏州英飞凌(Infineon) 8.北京瑞萨(Renesas)半导体 9.江苏长电科技 10.乐山菲尼克斯(Phenix)半导体

半导体封装前沿技术

最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。

二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶