存储器11
1．从下列关于虚拟存储方式的叙述中选出三条正确的叙述：
（1）对于虚拟存储方式来说，需要有硬件或软件的变换手段，在读出、写入数据时，把程序员意识到的虚拟存储器地址变换成主存储器地址。
（2）在虚拟存储方式下，程序员编制程序时不必考虑主存储器的容量，但是系统的吞吐量在很大程度上依赖于主存储器的容量。
（3）多道程序的道数越多，分配给各程序的主存容量就越少，然而系统的吞吐量并不下降。
（4）在用页面方式实现的虚拟存储系统中，当访问的页不在主存中时，会发生缺页中断。单位时间内发生缺页的次数取决于主存容量，与程序的性质无关。
（5）单位时间内发生缺页的次数越多，系统的吞吐量越大。
（6）在虚拟存储方式下，为了存放各程序中未放入主存的部分，必须有磁盘和磁带等辅助存储器。
（7）虚拟存储方式是在半导体存储元件实用化以后在得以实现的技术。
答：（1）、（2）、（6）
2．从下列关于存储元件的特征和用途的叙述中选出两条正确的叙述：
（1）作为随机存取存储器(RAM)的代表----半导体RAM由于存取速度快而被用做主存储器。但由于它是破坏性读出，说一必须有重写电路，在读出后对该地址进
行重写。
（2）电擦除可编程只读存储器(EEPROM)用在数据或程序固定不变的存储器中，若长期放置不动，信息就会消失，所以必须经常进行重写。
（3）可擦除可编程只读存储器(EPROM)能够由使用者通过编程器写入信息，经避光密封后，可长期保存信息。因此，用在软件固化的场合。
（4）电荷耦合器件(CCD)由于价格较低且能快速存取，作为填补主存储器和外存储器之间的空当的存储元件，受到了人们的注意。但是因为它是挥发性的，所以
不能取代磁盘。
（5）磁泡存储器是一种循环存储器，虽然价格较高，且能快速存取，但由于存取过程中伴有机械动作，还有待进一步提高其可靠性。
答：（3）、（4）
3．从供选择的答案中选出适当字句，填入下列关于存储保护叙述中的空格内：在计算机发展过程中，之所以提出存储保护的要求，是因为在_ A__和多处理机的情况下，在一个内存中有多个程序存在，有必要防止其中某个程序的错误破坏其它程序的存储区域。此外，在__B__中，为了对其他使用者__C__，仅有写保护不够，还必须考虑__D__。
存储保护的方法有：把上限和下限地址放入__E__，在访问次范围以外的地址时产生中断的方法；为每个块或页设置__F__，在访问时将它与访问键相比较，不一致时产生中断的方法，等等。
采用__F__的方法，容易处理所使用的区域_G__在内存各处的情况，因而为许多计算机所采用。
供选择的答案：
（1）联想寄存器（2）界限存储器（3）保护键（4）分时系统TSS
（5）多道程序设计（6）保密（7）集中（8）分散（9）服务
（10）读保护
答：A—(5) B—(4) C—(6) D—(10) E—(2) F—(3) G—(8)
4．从供选择的答案中选出应该填入下列叙述中空格的正确答案：
设有三个处理机A、B、C，他们各有一个高速缓冲存储器Ca、Cb、Cc，并各有一个主存储器Ma、Mb、Mc。其性能如下表所示：
假定三个处理机的指令系统相同，它们的指令执行时间与存储器的平均存取周期成正比。如果执行某个程序时，所需指令或数据再高速缓冲存储器中取到的概率是P=0.6，那么这三个处理机按处理速度由快到慢的顺序应当是__a__。当P=0.75时，则其顺序应当是__b__。当P=0.95时，则其顺序应当是__c__。当P=__d__时，处理机A和B的处理速度最接近。当P=__e__时，处理机B和C的处理速度最接近。
a、b、c供选择的答案：
（1）A、B、C （2）A、C、B （3）B、A、C （4）B、C、A
（5）C、A、B （6）C、B、A
d、e供选择的答案：
（1）0.6 （2）0.7 （3）0.8 （4）0.9
答：a—(6) b—(6) c—(1) d—(3) e—(3)
5．回答应填入下列关于虚拟存储系统的叙述的空格内的正确答案：
一个虚拟存储系统由容量Sm1=8MB的主存和容量Sm2=800MB的辅存的两级存储器所构成。主存每位平均代价C1=10个单位成本，辅存每位平均代价C2=1个单位成本，相对CPU而言，从主存读出时间Ta1=500ns，从辅存读出时间Ta2=5ms。为了测定是否达到高的
存取速率和低的位成本等，可以统计一组Benchmark程序，获得访问主存次数R1=8*109，访问辅存次数R2=8*106。那么，本虚拟存储系统的两级存储器的读出时间比r=___，每位平均代价C=____单位成本，命中率H=____，平均读出时间Ta=___us,虚存读出效率e=____。答：r = Ta2/Ta1 = 104；
C = (C1*Sm1+C2*Sm2) / (Sm1+Sm2) = 1.089单位成本
H = R1 / (R1+R2) = 0.998
Ta = H*Ta1+(1-H)*Ta2 = 10.5us
e = 1 / (r+(1-r)*H) = 0.05
6．从供选择的答案中选出应填入下列叙述中空格的正确答案：
某虚拟存储器的用户编程空间共32个页面，每页1KB，主存为16KB。假定某时刻该用户页表中已调入主存的页面的虚页号和物理页号对照表为
则下表中与虚地址相对应的物理地址为（如果主存中找不到，即为页失效）：
虚拟存储器的功能由__C__完成的。在虚拟存储系统中，采用__D__提高__E__的速度。
供选择的答案：
A、B：（1）页失效（2）1E5CH (3)2A5CH (4)165CH
(5) 125CH (6)1A5CH
C：（1）硬件（2）软件（3）软、硬件结合
D：（1）高速辅助存储器（2）高速光盘存储器（3）快速通道
（4）高速缓冲存储器
E：（1）连接编辑（2）虚空间分配（3）动态地址翻译（4）动态连接
答：A—(5) B—(1) C—(3) D—(3) E—(3)
7．有关存储器的选择题，从供选择的答案中选出应填入空格的正确答案：（1）在具有1MB的存储器中，若按字节编址，为了存取该存储器的各单元，其地址至少需要__A__位。
（2）假如程序员可用存储空间为4MB，而实际存储器容量为2MB，则程序员所用地址称为__B__，而真正访问存储器的地址为__C__。
（3）如果半导体存储器的容量为2MB，而访问存储器的地址仅16位，而且已无法扩充地址位，此时实际能作为主存使用的存储器容量仅为__D__KB，超过此容量的
存储器就能当作__E__使用，但其速度可比磁盘__F__。
（4）磁盘各磁道的长度不一样，所以各磁道间的存储密度__G__，靠近旋转中心的磁道存储密度__H__。
供选择的答案：
A、D：（1）16 （2）20 （3）32 （4）64
B、C、E：（1）逻辑地址（2）物理地址（3）有效地址（4）高速
缓冲存储器（5）主存储器（6）外存储器
F、G、H：（1）相同（2）不相同（3）快（4）慢（5）高（6）低
答：A—(2) B—(1) C—(2) D—(4) E—(6) F—(3) G—(2) H—(5)
8．从下面有关存储器的叙述中，选择4个正确的叙述：
（1）四体交叉存储器经常按地址的最高两位作为区分存储体的标志。
（2）四体交叉存储器的存取速度在任何情况下都是一般存储器的四倍。
（3）高速缓冲存储器(cache)的作用是扩大存储容量。一般把地址小的存储空间作为cache的空间，其余的才是主存储器空间。为提高计算机解题速度，程序员编程时
应尽量用地址小的cache空间。
（4）在采用页方式的虚拟存储器中，每次访问存储器都要将逻辑地址转换为物理地址。
为提高转换的速度，可使用“快表”的方法。
（5）虚拟存储器能使用户按比主存空间大得多的虚存空间编程，给用户带来方便。但主存储器的容量仍对系统性能有很大影响。
（6）LRU替换算法在cache和虚拟存储器中经常使用。
（7）在采用页方式的虚拟存储器中，当该页不在主存中时，发生页面失效中断。页面失效中断发生的频率取决于主存容量，而与程序性质无关，是固定的。
（8）在虚拟存储系统中，一定要有辅助存储器（或称为外存储器）。
答：（4）（5）（6）（8）
9．从下列有关cache的描述中，选出应填入空格中的正确答案：
（1）今有甲、乙两台计算机，甲计算机的cache存取时间为50ns，主存储器为2us；乙计算机的cache存储时间为100ns，主存储器为1.2us。设cache的命中率均为95%，
则甲计算机的平均存取时间为__A__ns；乙计算机的平均存取时间为__B__ns。
（2）在cache中，经常采用直接映象或组相联映象两种方式，在cache容量相等的情况下，前者比后者的命中率__C__。
供选择的答案：
A、B：（1）147.5 （2）153.5 (3) 155 (4) 180
C：（1）高（2）低（3）相等
答：A—(1) B—(3) C—(2)
10．在下列有关存储保护的描述中，将正确答案填入空格中：
为了保护系统软件不被破坏以及在多道程序环境下，防止一个用户破坏另一个用户的程序而采取下列措施：
（1）“设置系统状态”等指令不准在用户程序中使用，这些指令叫做特权指令。
（2）段式管理的存储器中设置上、下界存储器，防止用户访问不是分配给他的存储区域。
（3）在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范围进行分层，如规定内层级别高，那么系统程序应在内层；用户程序则在外层。允许内层
访问外层的存储区。
（4）为了保护数据及程序不受破坏，在页式管理存储器中，可在页表中设置读、写及执行位。如读、写位均为“0”，而执行位为“1”，表示该页内存放的是程序代码。
11．从下面有关存储器的叙述中，选择正确的叙述。
（1）计算机必须具有cache、主存和外存。
（2）在编制程序时，要考虑将经常用到的数据或程序首先从主存上调到cache，以提高速度。
（3）在计算机中，cache与主存（只读存储器、随机存储器）一般是统一编址的，占有不同的地址空间（即主存空间的某一部分属于cache）。
（4）cache的全部功能全由硬件实现。
（5）多体交叉存储主要解决扩充容
（6）机器刚上电时，cache无内容，在程序运行过程中，初次访问主存某单元时，在主存向CPU传送信息的同时也传送到cache（即写入）。当再次访问该存储单元时即
可以从cache取得信息（假如没有被替换）。
（7）在虚拟存储系统中，辅存储器与主存储器以相同的方式工作，因此允许程序员用比主存空间大得多的辅存空间编程。
（8）在虚拟存储系统中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问的页面由辅存调至主存，必要时还要把被替换的页面写回
辅存。
答：（4）（6）（8）
12．在下列关于存储器的叙述中，将正确的答案填入空格：
（1）cache的内容应与主存相对应的单元的内容保持一致。
（2）cache的速度应比从主存取信息的速度快。
（3）cache的内容是由执行程序时逐步调入的。
（4）虚拟存储器的逻辑地址位数比物理地址多。
（5）虚拟存储器在被访问的存储单元所在页面不在主存时情况下，需要操作系统配合工作。
13．某计算机的cache—主存层次采用组相联映象方式，页面大小为128字节。Cache容量为64页，按4页分组。主存容量为4096页。问：
（1）主存地址共需多少位？
（2）主存地址字段如何划分，各需多少位？
（3）设cache起始时为空，CPU从主存单元0、1、2、…..、8703依次读出8704个字节，并重复此一读数序列共10次。若cache速度10倍于主存，且采用LRU替换
算法，问利用cache后获得的加速比是多少？
答：
（1）主存地址共需19位（A18—A0）
（2）存地址字段划分如下（从高到低）：块号6位（A18—A13），组号4位（A12—A9），组内页号2位（A8—A7），页内地址7位（A6—A0）。
（3）共读入8704B=68页*128B=17组*4页*128B，1组=4页*128B=512B。设主存读一个单元所需1个时间单元，则cache为0.1个时间单元。故加速比为：
1*8704*10/（（1+0.1*511）*17*10）= 9.8
14．某程序对页面要求的序列为：3、4、2、8、4、7、1、4、2、6、3、6、1、4、3。设主存容量为4个页面，求用FIFO和LRU替换算法时各自的命中率（假设开始时主存为空）：答：FIFO算法命中率为3/15，LRU替换算法命中率为4/15。
15．设主存和辅存的平均访问时间分别为10-6秒和10-3秒。若要使虚拟存储器的主存—辅存层次平均访问时间达到10-4秒或10-5秒，问至少应保证主存访问失效率各是多少？
答：主存访问失效率为1-H。访问平均时间
Ta=Ta1+(1-H)Tb=Ta1+(1-H)Ta2
所以，Ta=10-4秒时，1 - H = 0.099
Ta=10-5秒时，1 - H = 0.009
16．设页面大小仅仅是平均字节段大小的函数，试求当平均字节段大小为1100字节时能使存储空间利用率达到最大值的页面大小2K字节，此处K为正整数。
2。在最佳页面大小时主答：平均字节段即指程序平均长度Ss。最佳页面大小Sp opt = Ss
存空间利用率最大。所以，K=5或K=6。
17．设二级虚拟存储器的Ta1=10-7s、Ta2=10-2s，为使存储层次的访问效率e达到最大值的80%以上，命中率H至少达到多少？实际上这样高的命中率使很难达到的，那么从存储层次
上如何改进？
答：H ≥99.9%。改进的方法是在存储层次上增加cache 。
18．设某程序包含5个虚页，其页地址流如下：4、5、3、2、5、1、3、2、2、5、1、3 当使用LRU 算法替换时，为获得最高命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？
答：至少应分配给该程序4个实页，其可能的最高命中率为7/12。
19．某虚拟存储器共8个页面，每页为1024个字节，实际主存为4096个字节，采用页表法进行地址映象。映象表内容如图所示：（见下页）
（1） 列出会发生页面失效的全部虚页号。
（2） 按以下虚地址计算主存实地址：0、3728、1023、1024、2055、7800、4096、6800。 答： （1）发生页面失效的虚页号为2、3、5、7。 （2）
20．设某计算机主存容量为64KB ，周期时间10t ；cache 的容量为512B ，周期时间1t ，cache 块长128B ，采用直接映象方式和LRU 替换算法。设cache 起始为空，求出运行下列程序段（地址用十进制表示）时的命中率（不考虑操作数进入cache 的情况）： （程序段如下页所示）：
开始0017
内循环重复20次
0239 外循环重复10次
1200
结束1500
答：H=0.995
21．一个“cache—主存—辅存”三级存储层次，设cache的周期为Ans，若某次访cache不命中，就用Bns时间调块，而若访主存不命中时，就必须进行一次磁盘传送。为了管理（包括对cache加载），CPU要花去Cns时间（磁盘等待时间不计在内，因为此时CPU可作其他工作）。如每M条指令中，就有一天要求从主存调块进cache，每N条指令中就有一条要求访问一次磁盘。请列出表示该即等效指令时间的公式：
答案：T = ( (N / M - 1)*((M - 1)*A + B) + (M - 1)*A + C) / N
=(M-1)*A/M + B/M – B/N + C/N
=A + (B-A) / M + (C – B) / N
22．什么是地址映象和地址变换？主要的地址映象方式有哪几种？
答：地址映象是指每个虚页按什么规则（算法）装入（定位于）实存；地址变换是指程序按照映象关系装入实存后，在程序运行时，虚地址如何变换成对应的实地址。主要的地址映象方式有：全相联映象、直接映象、组相联映象、段相联映象。
23．请回答全相联映象方法的定义和特点，它的主要地址变换方法是什么？
答：全相联映象定义是任何虚页能映象到实存任何页面位置，它的突出优点就是实页冲突概率最小。它的地址变换方法有两种：页表法、目录表法。
24．什么是虚拟存储器？它的主要指标是什么？
答：虚拟存储器是指“主存—辅存”层次，它能使该层次具有辅存容量、接近主存的等效速度和辅存的每位成本。虚拟存储器的指标主要有主存空间利用率和主存命中率。
25．请回答替换算法的主要种类以及其主要特点：
答：替换算法主要有随机算法（RAND），先进先出（FIFO），近期最少使用算法（LRU），优化替换算法（OPT）。
FIFO：每次替换以先进入者为对象，非堆栈型算法，实页数增加有时命中率反而降低，整体分析命中率较低。
LRU：每次替换以以前未命中最多者为对象，属堆栈型算法，实页数增加命中率上升，整体分析命中率较高，实用性强。
OPT：每次替换以以后最少使用者为对象，属堆栈型算法，实页数增加命中率上升，整
体分析命中率最高，但实用困难，用于理论分析。
26．试解释以下与高速缓存结构有关的术语：
(a) 原子与非原子存储器的比较
(b) 存储器带宽与容错
(c) 写直达与写回高速缓存的比较
(d) 私用高速缓存与共享高速缓存的比较
答：（a）原子与非原子存储器的比较：原子存储器存取模型比较简单，但可能使存储器性能相当差。它的顺序一致性降低了多处理机系统的可扩展性。非原子存储存取利用了
更复杂的硬件/软件。它具有克服原子存储器存取的缺点的潜力。
（b）存储器带宽与容错：存储器带宽是单位时间能存取的存储器字，容错是将m个存储器模块的存储体中发生故障的存储器模块隔离开的能力。
(c) 写直达与写回高速缓存的比较：WT需要更多的总线或网络周期去访问主存储器，
WB允许CPU继续工作，无需等待存储器访问。
（d）私用高速缓存与共享高速缓存的比较：大多数多处理机都采用私用高速缓存。共享高速缓存在使用虚拟地址时必须在固定大小范围内被共享。其他部分存储器课共享
但无高速缓冲能力。
27．设有一个主存储器，它包含4个存储器模块，每个模块有256个字。再假定每个高速缓存块中有16个字，高速缓存的总容量是256个字。使用组联想映射将高速缓存块定位到块框中。高速缓存被分成4组。
（a）说明在主存储器的4路低位交叉存取结构中全部1024个字的地址分配。
（b）主存储器有多少块？高速缓存有多少块框？
（c）说明在两层存储器系统中对每个字进行寻址所需的位字段。
（d）表示出从主存储器的块到高速缓存的组的映射关系，并解释如何利用标记字段在每组范围内定位一个块框。
答：（a）m=pow（2，a）=4，w=pow（2，b）=256
∴a=2，b=8
∴存储器地址的低2位用来指明存储器模块，高8位是每个模块内的字地址。
（b）主存储器块数=4*256/16=64，块框数=256/16=16
（c）存储器地址分成三个字段：较低的0-3位是每个块的字偏移量，4-5位是组号，6-9位是高速缓存的块标记。
（d）v=4
Bj→Bf’∈Si，if j（mod 4）=i
标记与标别组的4个标记进行比较，当匹配时，高速缓存产生命中。
28．假定一个由16个存储器模块构成的主存储器系统有下列三种交叉存储器设计方案。每个模块的容量为1M字节，机器按字节寻址。
设计1：用1个存储体16路交叉。
设计2：用2个存储体8路交叉。
设计3：用4个存储体4路交叉。
（a）确定上述每种存储器组织的地址格式。
（b）在上述每种存储器组织中，假定只有一个存储器模块失效，确定能获得的最大存储器带宽。
（c）比较说明三种交叉存储器组织的优缺点。
答：（a）1：存储器地址的低4位指明模块，高20位是每个模块内的字节地址。
2：存储器地址的低3位指明模块，第4-23位是模块内字节地址，第24位是体地址
3：存储器地址的第2位指明模块，第3-22位是模块内字节地址，第23-24位是体地址
（b）1：整个存储替在一个模块发生故障的情况下必须废弃掉
∴最大存储器带宽 = 0
2：有一个存储体在工作
∴最大存储器带宽 = 4个字
3：有3个存储体在工作
∴最大存储器带宽 = 6个字
（d）方式1支持成块存取，但不能容错。方式2和3不支持成块存取，但可容错。方式3比方式2的容错性能更好。
29．试解释下列有关存储器层次结构设计的基本术语
（a）命中率
（b）缺页
（c）散列函数
（d）倒置页表
（e）存储器替换策略
答：（a）命中率：在Mi层的命中率hi是信息项可以在Mi中找到的概率
（b）缺页：在主存储器中发生缺失
（c）散列函数：可以用较少位数把长页号转换成短页号的一种函数
（d）倒置页表：地址转换映象为倒置映象的页表
（e）存储器替换策略：包括为活动进程分配与再分配存储器页面以及存储器页面的替换
30．一个两层存储系统有8个磁盘上的虚拟页面已被映射到主存储器的4个页面框架（PF）中。某程序产生以下的页面踪迹：
1，0，2，2，1，7，6，7，0，1，2，0，3，0，3，0，4，5，1，5，2，4，5，6，7，6，7，2，4，2，7，3，3，2，3
（a）根据上述页面踪迹采用LRU替换策略指出驻留在4K页面框架中的相继虚拟页面。
计算在主存储器中的命中率。假定PF最初是空的。
（b）采用环形FIFO页面替换策略，重复（a）。计算在主存储器中的命中率。
(c) 比较（a）和（b）中的命中率并根据这一特定的页面踪迹对环形FIFO策略的效果
比较接近LRU策略作一评论。
解：（a）h=16/33
（b）h=16/33
（c）这两种策略对这种特定页面踪迹是等效的。
31．设有一个两层存储器层次结构M1和M2，存取时间、每个字成本和容量分别是t1和t2、c1和c2以及s1和s2。在第一层，高速缓存的命中率h1 = 0.95。
（a）推导表示该存储器有效存取时间teff的公式。
(b) 推导表示该存储器总成本的公式。
(c) 假设t1=20ns ，t2是未知数，s1 = 512字节，s2是未知数，c1 = 0.01美元/字节，
c2=0.0005美元/字节。高速缓存和主存储器总成本的上限是15000美元。 (i) 在不超过预算的限制范围内，可能得到的M2的容量有多大（s2 = ？）？ (ii) 在上述命中率架设的条件下，为使整个存储器系统的有效存取时间teff =
40ns ，主存储器应该有多快（t2 = ？）？
答：（a ）teff = h1 * t1 +（1 - h1）* t2 = 0.95*t1 + 0.05*t2 （b ）总价格 = c1*s1+c2*s2 （c ）（i ）由（b ）可得s2 = 18.6Mbyte （ii ）由（a ）可得t2 = 420ns 。 32．（a ）试说明在存储器层次结构中与程序/数据存取有关的时间局部性、空间局部性和顺
序局部性。
（b ）什么是工作集？试评述观察窗口大小对工作集大小的灵敏度。这对主存储器命中率
有什么影响？
答：（a ）时间局部性：最近的访问项（指令/数据）很可能在不久的将来再次被访问。空
间局部性：表示一种趋势，指的是一个进程访问的各项其地址彼此很近。顺序局部性：在典型程序中，除非转移指令产生不按次序的转移外，指令都是顺序（或程序顺序）执行的。
（b ）工作集：给定时间窗口范围内被访问地址（或页面）子集。窗口大小是关键参数，
影响工作集的大小以及所需高速缓存的容量。驻留页面越多，命中率越高。
33．设有一个两层的存储器层次结构：M1和M2。M1的命中率用h 表示，并分别令c1和c2是每千字节的成本，s1和s2为存储器容量，t1和t2为存取时间。
（a ） 在什么条件下，整个存储器系统的平均成本会接近于c2？ （b ） 该层次结构的存储器有效存取时间ta 是多少？
（c ） 令两层存储器的速度比r = t2/t1，并令E=t1/ta 为存储系统的存取效率。试
以速度比r 和命中率h 来表示E 。
（d ） 如果r=100，为使E>0.95，要求的命中率h 是多少？
答： （a ）平均价格c=（c1*s1+c2*s2）/（s1+s2）
当s2〉〉s1，c2*s2〉〉c1*s1时， c →c2 （b ）ta=h*t1+（1-h ）*t2 （c ）E=1/[h+（1-h ）*r] （d ）由（c ）可得：h=0.99
34．假设有下列两个程序有带共享存储器的两台处理机并发执行，A 、B 、C 、D 初始化为0，并且在同一个周期内用Print 语句不可分割的打印出二个变元。输出形成一个四元组为ADBC 或BCAD 。
（a ）列出六条语句所有的执行交叉次序，但各语句应保持各自的程序次序。
P0：
a ． A=1
b ． B=1
c ． Print A ，D
P1： d ：C=1 e ：D=1
f ．Print B ，C
（b）假设保持了程序次序，而且所有的存储访问都是原子访问；即由一台处理机发出的存操作立即能被其余所有处理机看到。试列出所有可能的四元输出组合。
（c）假设保持了程序次序，但存储器访问是非原子访问；即由一台处理机的存操作可能进入了缓冲器，这样其他一些处理机也许不能立即看到这种更新。试列出所有可能
的四元输出组合。
答：（a）有20种：
abcdef，abdcef，abdecf，abdefc，adbcef，adbecf，adbefc，adebcf，adebfc，adefbc，dabcef，dabecf，dabefc，daebcf，daebfc，daefbc，deabcf，deabfc，
deafbc，defabc
（b）四元输出组合：0111，1111，1011
（c）四元输出组合：1001，1011，1101，0110，0111，1110，1111
35．假定Cray-1计算机有一个存储器系统：交叉模块数为m=16，模块存取时间为td=50ns，存储器的周期时间为tc=12.5ns。对这个存储系统来说，除了当跨距是16的倍数（带宽：每秒20M字）或是8的倍数（而不是16）（带宽：每秒40M字）以外，其向量取/存可达到的最大存储器带宽是每秒80M字。
（a）试求参数为：tc=12.5ns，ta=50ns，m=17的类似系统在各种跨距时的带宽。
（b）对参数为：tc=12.5ns，ta=50ns，m=8的系统，重复（a）的工作。
答：（a）tc=12.5ns，ta=50ns，m=17
除了当跨距是17的倍数（带宽：每秒20M字）以外，其向量取/存可达到的最大
存储器带宽是每秒80M字
（b）tc=12.5秒，ta=50ns，m=8
除了当跨距是8的倍数（带宽：每秒20M字）或是4的倍数（而不是8）（带宽：
每秒40M字）以外，其向量取/存可达到的最大存储器带宽是每秒80M字。
36．设有一台共享存储型多处理机由p台RISC处理机组成。每台处理机有一个片外指令高速缓存和数据高速缓存。每台处理机的峰值性能速率（假设两个高速缓存均有100%的命中率）为xMIPS。要求你推导出一个性能公式，应该考虑高速缓存缺失、共享存储器存取以及同步造成的开销。
假设用于同步目的而执行指令的平均百分比是α，并且进行每个同步操作付出的代价多用了ts us。每条指令访存次数是m。所有存储器之间的访问由CPU完成，访问指令的百分比是fi。再假设在机器上经长时间的程序跟踪之后，指令高速缓存和数据高速缓存的命中率分别是hi和hd。在高速缓存缺失情况下，以共享存储器存取指令和数据的平均存取时间为tm us。
（a）根据给定的p→，x→，m→，fi→，fd→，tm→，α和ts，推导出这台处理机的一个有效MIPS速率的近似表达式。
（b）假设m=0.4，fi=0.95，hd=0.7，α=0.05，x=5，tm=0.5 us，ts=5 us。试确定当上述多处理机系统的有效MIPS速率达到25时，它最少需要多少台处理机？
（c）假设所有高速缓存和共享存储器的总成本的上限是25000美元，高速缓存的成本是4.70美元/K字节，共享存储器的成本是0.4美元/K字节。用p=16台处理机，
每台都有一个容量为Si=32K字节的指令高速缓存和一个容量为Sd=64K字节的数
据高速缓存，试问在预算的限额之内，能得到的共享存储器最大容量Cm是多少（以
M字节表示）？
答：（a）经长时间程序跟踪后
每台处理机速率=[fi*hi+（1-fi）*hd]*x
∴有效MIPS速率=p*[fi*hi+（1-fi）*hd]*x/{1+（m*tm+α*ts）[fi*hi+（1-fi） *fd]*x}
（b）25=p[0.5*0.95+0.5*0.7]*5/{1+(0.4*0.5+0.05*5)*[0.5*0.95+0.5*0.7]*5}
∴p=17.3
∴最少需要18台处理机
（c）Cm=[25000-p（Si+Sd）*4.7]/0.4=44452k字节=44.5M字节
37．（a）一个单处理机系统使用份块的指令高速缓存和数据高速缓存，它们的命中率分别是hi与hd。从处理机到每个高速缓存的存取时间是c个时钟周期，高速缓存与主存
储器之间块的传送时间是b个时钟周期。
在CPU进行的所有访存操作中，fi是访问指令的百分比，在数据高速缓存内所有
的替换块中，fdir是页面重写块的百分比（页面重写是指高速缓存副本与存储器
的副本不同）。
假设用写回策略，试根据本存储器系统的hi，hd，c，b，fi及fdir确定有效存储
器存取时间。
（b）利用（a）所讨论的处理机存储器系统，构造一个基于总线的共享存储器多处理机。
假定命中率与存取时间仍保持与（a）相同。但是，由于每个处理机现在必须处理
除读与写之外的高速缓存无效问题，因此有效存储器存取时间将是不一样的。
设finv是造成无效信号向其他高速缓存发送的数据访问的百分率。处理机发送无
效信号并需要i个时间周期去完成无效操作。其他处理机则与无效过程无关。假定
仍然使用写回策略，试确定该多出奇迹的有效存储器存取时间。
答：（a）有效存储器存取时间t1
t1=fi*[c+（1-hi）*b+（1-hi）*fdir*b]+fd*[c+（1-hd）b+（1-hd）*fdir*b]（b）有效存储器存取时间t2
t2=t1+finv*i*（1-fi）
38．假定一个高速缓存（M1）和存储器（M2）的层次结构有以下性能：
M1：16K字节，存取时间为50ns。
M2：1M字节，存取时间为400ns。
高速缓存块位8个字，组大小位256个字，采用组联想映射/
（a）表示出M2与M1之间的映射关系；
（b）计算高速缓存命中率h=0.95时的有效存储器存取时间。
答：（a）k=256/8=32，m=16*1024/8=2048块，v=m/k=pow（2，6）
将M1的2048个块框分成pow（2，6）组，
Bj→Bf’∈Si，if j（mod pow（2，6））=i
（b）t=50+（1-0.95）*400=70ms
39．试用推理或计算机模拟结果回答以下问题：
(a) 在保持六条指令{a，b，c，d，e，f}各自的程序次序情况下，列出它们的90个执行交叉
存取次序，并对应的列出相应的输出模式（6元组）。
(b)全部6元组的组合能从720个非程序次序交叉存取产生吗？用推理或举例来证实回答。
(c) 假定在本例中用的是原子存储器存取。试解释：如果保持各自程序次序，为什么在院子
存储器多处理机系统中不能输出011001？
(d) 假设在上述多处理机系统中采用非原子存储器存取。例如，无效信号不能同时到达所
有的私用高速缓存。试证明：即使所有的指令按程序次序执行，而各处理机并不能按程序次序看到，输出011001也还是有可能的。
答：（a ）（表见下页）
(b) 证明：∵可非程序次序交叉存取
∴A 、B 、C 可随意取1或0，在输出操作时。
虽然输出只可能是BCACAB/BCABAC/ACBCAB/ACABBC/ABBCAC/ABACBC 但可在输出前后改变变量的值，使得任何一位可任意取1 或0 ∴全部6元组的组合能从720个非程序次序交叉存取产生。
（c ）如果保持各自的程序次序，且用原子存储器，最后一条指令一定是Print *，* 而
此时A=B=1，输出11。∴不能输出。
（d ）证明：∵系统采用非原子存储器存取，
∴可以假设一下情况：程序次序为ecdafb ，当进行c 操作时存储器更新不为
所有处理机所知道，则输出为011001。 39．假定有一个处理机台数为p 的共享存储器多处理机系统。设m 为典型处理机每条指令执行时对全局存储器进行访问的平均次数。
设t 为共享存储器的平均存取时间，x 为使用本地存储器的单处理机MIPS 速率。再假定再多处理机的每台处理机上执行n 条指令。
（a ）根据参数m ，t ，x ，n 和p ，确定多处理机的有效MIPS 速率。
（b ）假设一台多处理机有p=32台RISC 处理机，m=0.4，t=1us ，要使多处理机有效性
能达到56MIPS ，需要每台处理机的MIPS 速率是多少（即x=？）？
（c ）假设有p=32台CISC 处理机用在上述多处理机系统中，每台处理机的x=2MIPS 、
m=1.6、t=1us ，试问多处理机的有效MIPS 速率是多少？
答：（a ）MIPS=p*x/(1+m*t*x)
(b)56=32*x/（1+0.4x ）∴x=5.83MIPS
（c ）有效MIPS 速率=32*2/（1+1.6*2）=15.24MIPS
处
理机1、2、3
40．一个计算机系统有128字节的高速缓存。它采用每块有8个字节的4路组联想映射。物理地址大小是32位，最小可寻址单位是1个子节。
（a）画图说明高速缓存的组织并指明物理地址与高速缓存地址的关系。
（b）可以将地址（000010AF）16分配给高速缓存的什么块框？
（c）假如地址（000010AF）16和（FFFF7Axy）16可以同时分配给同一个高速缓存组，地址中的x与y的值为多少？
答：（a）高速缓存的组织：
高速缓存地址：0-2位是每个块内的字节偏移量，3-4位是组号，5-31位是所要匹配的标记。
（b ）考虑低8位：
AF16=（10101111）2，组号为01
∴可以将地址（000010AF ）16分配给B0’-B3’之中的一个。 （c ）x=（**00）2或（**10）2或（**11）2
y=（01**）2，可为（0111）2或（0110）2或（0101）2或（0100）2
电子工程系 无研006班 聂鑫 006028
组0
静态存储器扩展实验报告
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
存储器知识点小结知识讲解
CPU工作的实质即为不断从内存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．CPU内部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU内地址加法器的作用，理解指令队列的作用。 2．掌握CPU内部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址范围用16进制表示为00000H～0FFFFFH，如图1所示。 地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。
地址低端 地址高端 图2 字数据在存储器中的存放 3．单元地址与内容 内容 单元地址 图3 如图3，地址是00100H 的字节单元的内容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的内容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段
9外部存储器(两课时)
授课课题：外部存储器 授课时间：月日第周星期第节 授课班级： 授课类型：理论课 教学目标、要求： 1、认识计算机的外部存储器 2、掌握外部存储器的相关参数 教学重难点： 1、认识计算机的外部存储器 2、掌握外部存储器的相关参数 教学方法：讲授 教学手段：多媒体 教时安排：2课时 参考资料：无 教学过程： 外部存储器即外存，也称辅存，主要作用是长期存放计算机工作所需的系统文件、应用程序、用户程序、文档和数据等。 外存储器是指除计算机内存以及CPU缓存以外的存储器，一般断电后任然能保存数据。常见的有硬盘、软盘、光盘、U盘等。 1、硬盘
硬盘的存储容量较大，目前流行的硬盘容量一般在80GB—1.5TB 之间，存取速度比早起的硬盘有了很大的提高，是目前计算机系统配置中必不可少的外存储器，由一个或者多个玻璃制的碟片组成，这些碟片外部覆盖有铁磁性材料。绝大多数硬盘都是固定硬盘，被永久性地密封固定在硬盘驱动器中。 2、硬盘的主要性能技术指标 作为计算机系统的数据存储器，容量是硬盘最主要的参数。 硬盘的容量以兆字节或千兆字节为单位，计算机是以1024为换算的，但硬盘厂商通常是以1000为换算单位，所以硬盘上标称的容量在计算机中显示的要小一点。 转速时硬盘内电机主轴的旋转速度，也就是硬盘盘片在一分钟内所能完成的最大转数，转速决定硬盘内部传输率和需找文件的速度。单位是每分钟多少转。 平均访问时间是指磁头从其实位置到达目标磁道位置，并且从目标磁道上找到要读写的数据扇区所需的时间。 目前硬盘的平均寻道时间通常在8—12MS之间，决定着硬盘的访问速度快慢。 传输速率是指硬盘的数据传输率，硬盘的读写数据的速度，单位为兆比特每秒，包括内部数据传输率和外部数据传输率。 内部传输率也称为持续传输率或借口传输率，标称的是系统总线与硬盘缓冲区之间的数据传输率，外部数据传输率与硬盘借口类型和硬盘缓存的大小有关。
实验十四 存储器扩展机读写实验
实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得
第5章 存储器(讲义)
1 第5章 存储器 存储器概述 5.1半导体存储芯片与CPU 的连接 5.28088系统的存储器接口5.48086系统的存储器接口 5.58086/8088的存储器组织 5.3 4 5.1 存储器概述 半导体存储器的分类5.1.1典型的半导体存储器芯片 5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类 随机存取存储器1只读存储器 2
71.随机存取存储器RAM 存储器中的信息既可以读又可以写。 RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为： ?静态RAM(SRAM)?动态RAM(DRAM) 12 5.1.2 半导体存储器芯片的结构
175.1.3 典型的半导体存储器芯片 SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A 3 18 1.静态RAM(SRAM)芯片HM6116 高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线： ?片选信号CE ：用来选择芯片；?写允许信号WE ：控制读/写操作；?输出允许信号OE ：用来把数据输出到数据线。
个单元，20 3.只读存储器(EPROM)芯片Intel 2732A 存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。 CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。 当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。 21 5.2 半导体存储芯片与CPU 的连接 这是本章的重点内容 SRAM 、EPROM 与CPU 的连接 译码方法同样适合I/O 端口 数据线的连接★地址线的连接★片选端的连接 ★读写控制线的连接 ★存储芯片与CPU 连接时应考虑的问题 ★23位扩展 等效为 64K ×8位 A 15~A 0 D 7~D 0 R/W CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127) 芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。
实验一扩展存储器读写实验
实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读
写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:
ARM存储器结构
ARM存储器结构 ARM存储器：片内Flash、片内静态RAM、片外存储器 映射就是一一对应的意思。重映射就是重新分配这种一一对应的关系。 我们可以把存储器看成一个具有输出和输入口的黑盒子。输入量是地址，输出的是对应地址上存储的数据。当然这个黑盒子是由很复杂的半导体电路实现的，具体的实现的方式我们现在不管。存储单位一般是字节。这样，每个字节的存储单元对应一个地址，当一个合法地址从存储器的地址总线输入后，该地址对应的存储单元上存储的数据就会出现在数据总线上面。 普通的单片机把可执行代码和数据存放到存储器中。单片机中的CPU从储器中取指令代码和数据。其中存储器中每个物理存储单元与其地址是一一对应而且是不可变的,UGG boots。 而ARM比较复杂，ARM芯片与普通单片机在存储器地址方面的不同在于：ARM芯片中有些物理存储单元的地址可以根据设置变换。就是说一个物理存储单元现在对应一个地址，经过设置以后，这个存储单元就对应了另外一个地址了（这就是后面要说的重新映射）。例如将0x00000000地址上的存储单元映射到新的地址0x00000007上。CPU存取0x00000007就是存取0x00000000上的物理存储单元。（随便举的例子为了说明道理，没有实际意义） 存储器重新映射（Memory Re-Map） 存储器重新映射是将复位后用户可见的存储器中部分区域，再次映射到其他的地址上。 存储器重新映射包括两个方面：1、Boot Block重新映射（关于Boot Block的相关内容看我博客中的另一篇文章）。2、异常（中断）向量重新映射 Boot Block重新映射：本来Boot Block在片内Flash的最高8KB，但是为了与将来期间相兼容，生产商为了产品的升级换代，在新型芯片中增加内部Flash容量时，不至于因为位于Flash高端的Boot Block的地址发生了变化而改写其代码，整个Boot Block都要被重新映射到内部存储器空间的顶部，即片内RAM的最高8KB。（地址为： 0x7FFFE000~0x7FFFFFFF） 异常（中断）向量重新映射：本来中断向量表在片内Flash的最低32字节，重新映射时要把这32个字节再加上其后的32个字节(后面这32个字节是存放快速中断IRQ的服务程序的)共64个字节重新映射(地址为：0x00000000~0x0000003F)重新映射到的地方有三个：内部Flash高端的64字节空间、内部RAM低端的64字节空间和外部RAM低端的64字节空间，再加上原来的内部Flash低端的64字节空间，异常向量一共可以在四个地方出现。为了对存储器映射进行控制，处理器设置了存储器映射控制寄存器MEMMAP，其控制格式如下图所示：
(完整版)第五章存储器习题
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
MCS-51单片机存储器结构
MCS-51单片机在物理结构上有四个存储空间： 1、片内程序存储器 2、片外程序存储器 3、片内数据存储器 4、片外数据存储器 但在逻辑上，即从用户的角度上，8051单片机有三个存储空间： 1、片内外统一编址的64K的程序存储器地址空间（MOVC） 2、256B的片内数据存储器的地址空间（MOV） 3、以及64K片外数据存储器的地址空间（MOVX） 在访问三个不同的逻辑空间时，应采用不同形式的指令（具体我们在后面的指令系统学习时将会讲解），以产生不同的存储器空间的选通信号。 程序内存ROM 寻址范围：0000H ~ FFFFH 容量64KB EA = 1，寻址内部ROM；EA = 0，寻址外部ROM 地址长度：16位 作用：存放程序及程序运行时所需的常数。 七个具有特殊含义的单元是： 0000H ——系统复位，PC指向此处； 0003H ——外部中断0入口 000BH —— T0溢出中断入口
0013H ——外中断1入口 001BH —— T1溢出中断入口 0023H ——串口中断入口 002BH —— T2溢出中断入口 内部数据存储器RAM 物理上分为两大区：00H ~ 7FH即128B内RAM 和SFR区。 作用：作数据缓冲器用。 下图是8051单片机存储器的空间结构图 程序存储器 一个微处理器能够聪明地执行某种任务，除了它们强大的硬件外，还需要它们运行的软件，其实微处理器并不聪明，它们只是完全按照人们预先编写的程序而执行之。那么设
计人员编写的程序就存放在微处理器的程序存储器中，俗称只读程序存储器（ROM）。程序相当于给微处理器处理问题的一系列命令。其实程序和数据一样，都是由机器码组成的代码串。只是程序代码则存放于程序存储器中。 MCS-51具有64kB程序存储器寻址空间，它是用于存放用户程序、数据和表格等信息。对于内部无ROM的8031单片机，它的程序存储器必须外接，空间地址为64kB，此时单片机的端必须接地。强制CPU从外部程序存储器读取程序。对于内部有ROM的8051等单片机，正常运行时，则需接高电平，使CPU先从内部的程序存储中读取程序，当PC值超过内部ROM的容量时，才会转向外部的程序存储器读取程序。 当=1时，程序从片内ROM开始执行，当PC值超过片内ROM容量时会自动转向外部ROM空间。 当=0时，程序从外部存储器开始执行，例如前面提到的片内无ROM的8031单片机，在实际应用中就要把8031的引脚接为低电平。 8051片内有4kB的程序存储单元，其地址为0000H—0FFFH，单片机启动复位后，程序计数器的内容为0000H，所以系统将从0000H单元开始执行程序。但在程序存储中有些特殊的单元，这在使用中应加以注意： 其中一组特殊是0000H—0002H单元，系统复位后，PC为0000H，单片机从0000H 单元开始执行程序，如果程序不是从0000H单元开始，则应在这三个单元中存放一条无条件转移指令，让CPU直接去执行用户指定的程序。 另一组特殊单元是0003H—002AH，这40个单元各有用途，它们被均匀地分为五段，它们的定义如下： 0003H—000AH 外部中断0中断地址区。 000BH—0012H 定时/计数器0中断地址区。
目前计算机上最常用的外存储器是()
信息技术试卷----难题 一、选择题 1、目前计算机上最常用的外存储器是（）。 A．打印机 B.数据库 C.磁盘 D.数据库管理系统 2、计算机的系统软件与应用软件的相互作用是（）。 A.前者以后者为基础 B.后者以前者为基础 C.互不为基础 D.互为基础 3、微机使用的内存RAM中存储的数据在断电后（）丢失。 A.不会 B.部分 C.完全 D. 有时 4、通常，一个汉字和一个英文字符在计算机中存储所占字节数的比例为（）。 A.4：1 B.2：1 C.1：1 D.1：2 5、计算机病毒对于操作计算机的人（）。 A.只会感染，不会致病 B.会感染致病，但无严重危害 C.不会感染 D.产生的作用尚不清楚 6、计算机外存储器中存放的数据，在正常情况下，断电后（）丢失。 A.不会 B.少量 C.完全 D.不一定 7、当软盘处于写保护时，（）。 A.既能读又能写 B. 既不能读又不能写 C.只能读不能写 D.不能读但能写 8、（）键的功能是取消当前操作。 A.Enter B.Alt C.Esc D.Ins 9、办公自动化是计算机的一项应用，它属于计算机的（）方面的应用。A.数据处理 B.科学计算 C.实时控制 D.辅助设计 10、一只软盘只能进行读取操作，一般情况下（）。 A.病毒不能侵入 B.病毒能侵入 C.能够向里面存入信息 D.能修改里面的文件 11、通常所说的内存容量主要是指（）的容量。 A.CPU B.ROM C.RAM D.128MB 12、下列不属于操作系统的是（）。 A.Unix B.Windows95 C.Word D.MS-DOS 13、对于计算机裸机来说，首先必须安装的软件是（）。 A.画图软件 B.应用软件 C.文字处理软件 D.操作系统软件 14、若想关闭计算机，可以按（）组合键。 A.Alt+F4 B.Ctrl+F4 C.Esc D.Ctrl+Alt+Del 15、在Windows98中，下列文件名不合法的是（）。 A.练习题.DOC B.aBc C.How are you D.hello*.* 16、若要给一个文件夹重命名，可以先选中该文件，然后按（）键。 A.F1 B.F2 C.F3 D.Del 17、对文件重命名后，文件的内容（）。
存储器及其接口
存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯）， 激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte） 外存储器：速度慢，容量大（20MB?640GB）二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量M可容纳的二进制信息量，总位数。 总位数=字数×字长bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它 取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储 时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片1K位/片?1M位/片
在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构 随机存储器RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM N×4 N×8 —字结构常用于较小容量的静态SRAM
2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量
存储器和IO扩展实验,计算机组成原理
科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月
一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；
存储器结构
第四章存储器结构 4．3 存储器容量扩展 微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。 一、存储器字扩展 *字扩展是沿存储字向扩展，而存储字的 位数不变。 *字扩展时，将多个芯片的所有地址输入 端、数据端、读／写控制线分别并联 在一起，而各自的片选信号线则单独 处理。 *4块内存芯片的空间分配为： 第一片，0000H-3FFFH 第二片，4000H-7FFFH 第三片，8000H-BFFFH 第四片，C000H-FFFFH 二、存储器位扩展 *存储器位扩展是沿存储字的位向扩展， 而存储器的字数与芯片的字数相同。 *位扩展时 将多个芯片的所有地址输入端都连接 在一起； 而数据端则是各自独立与数据总线连 接，每片表示一位 *片选信号线则同时选中多块芯片，这些 被选中的芯片组成了一个完整的存储 字。
三、存储器位字扩展 *存储器需要按位向和字向同时扩展，称存储器位字扩展 *对于容量为 M×N 位的存储器，若使用 L×K 位的存储芯片， 那么，这个存储器所需的芯片数量为：(M/L)×(N/K) 块。 P160图4-3-3表示了一个用2114芯片构成的4KB存储器。如下图： *2114芯片是1K×4R 芯片 *用2块2114芯片构成1组（1K×4×2=1K×8） *再有4组构成4K×8（1K×8×4）位的存储器 *共计需用8块2114芯片 这4个组的选择： *使用A0和A11作地址线：经译码后选择4个分组 *使用A0～A9作为组内的寻址信号 *数据总线为D0～D7 ◆存储器容量的扩展方法总结： 字扩展（将多个芯片的所有地址输入端、数据端、读/写控制线分别都连接在一起，选片信号单独处理） 位扩展（数据线独立处理，选片信号选中多块芯片） 字位扩展（分组，每组又有多个芯片），见（PAGE 161）
第五章虚拟存储器附答案
第五章虚拟存储器 一、单项选择题 1.虚拟存储器的最大容量＿＿＿。 *A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量 C. 是任意的 D. 由作业的地址空间决定 虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只 将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外 存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地 址总线宽度限制。最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。2．在虚拟存储系统中，若进程在内存中占 3 块（开始时为空），采用先进先出页面淘汰 算法，当执行访问页号序列为 1﹑ 2﹑ 3﹑ 4﹑ 1﹑2﹑ 5﹑ 1﹑ 2﹑ 3﹑4﹑ 5﹑ 6 时，将 产生＿＿＿次缺页中断。（开始为空，内存中无页面， 3 块物理块一开始会发生三次缺页。） A.7 B.8 C.9 3. 实现虚拟存储器的目的是＿＿＿ A. 实现存储保护 B. 实现程序浮动 D. 10 . C. 扩充辅存容 量 D. 扩充主存容量 4.作业在执行中发生了缺页中断, 经操作系统处理后 , 应让其执行＿＿＿指令 . （书本 158 页，（ 2）最后一句话） A. 被中断的前一条 B. 被中断 的 C. 被中断的后一 条 D. 启动时的第一条 5．在请求分页存储管理中，若采用FIFO 页面淘汰算法，则当分配的页面数增加时， 断的次数 ________。( 在最后一题做完后再作答)答案错误选择： D 缺页中 A．减少B. 增 加 C. 无影响 D. 可能增加也可能减少 6.虚拟存储管理系统的基础是程序的________理论 . A. 局部性 B. 全局 性 C. 动态 性 D. 虚拟性 7. 下述 _______页面淘汰算法会产生Belad y 现象 . A. 先进先出* B. 最近最少使 用 C. 最近不经常使 用 D. 最佳 所谓 Belady 现象是指：在分页式虚拟存储器管理中，发生缺页时的置换算法采用 FIFO（先 进先出）算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面 数增多但缺页率反而提高的异常现象。 二. 填空题 1.假设某程序的页面访问序列为1. 2. 3. 4. 5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4 且开始执行时主 存中 没有页面，则在分配给该程序的物理块数是3 且采用 FIFO 方式时缺页次数是 ____13____; 在分配给程序的物理块数是 4 且采用 FIFO 方式时，缺页次数是 ___14______; 在分配给程序
计算机存储器——内存和外存
计算机存储器——内存和外存 引言：存储器是计算机的第二个子系统。它有一个重要的特性——无限可复制性，即其 存放的数据被取出后，原来存放的数据依然存在，所以可以被反复利用。本报告将从存储器的原理、分类、功能和发展状况等方面进行探究分析。 摘要：在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器的主要功能 是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。其是具有“记忆”功能的设备，是计算机智能化的重要保证。存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。那么现有存储器的种类有哪些、它们又有哪些各自不同的性能及它们是如何在计算机中发挥存储作用的呢？为了理清楚以上问题，我做了有关于计算机内存与外存的相关研究。 关键词：存储器内存 RAM ROM 外存 正文： 存储器，英文名称为Memory，顾名思义，是一种用于存储信息的仪器，常用于计算机中的数据储存，计算机工作所需的所有数据都被存储在存储器中，包含原始数据、计算过程中所产生数据、计算所需程序、计算最终结果数据等等。存储器的存在才使得计算机有了超强的记忆能力。由此可见存储器对于计算机之重要性。 在介绍存储器原理之前，先解释一些重要名词。 存储位：存放一个二进制数位的存储单元，是存储器最小的存储单位，或称记忆单元存储字：一个数(n位二进制位)作为一个整体存入或取出时，称存储字 存储单元：存放一个存储字的若干个记忆单元组成一个存储单元 存储体：大量存储单元的集合组成存储体 存储单元地址：存储单元的编号 字编址：对存储单元按字编址 字节编址：对存储单元按字节编址 寻址：由地址寻找数据，从对应地址的存储单元中访存数据。
51单片机外部存储器的使用
纠结了这么久，现在总算有点儿头绪了，先把它整理到这里先，有几点还是j经常被弄糊涂：地址和数据，地址/数据复用，地址的计算，总线的概念，执行指令跟脉冲的关系，哎呀呀，看来计算机组成和原理不看不行啊，得找个时间瞧瞧，过把瘾了解了解。。。 使用ALE信号作为低8位地址的锁存控制信号。以PSEN信号作为扩展程序存储器的读选通信号，在读外部ROM是PSEN是低电平有效，以实现对ROM 的读操作。 由RD和WR信号作为扩展数据存储器和I/O口的读选通、写选通信号。 ALE/PROG: 当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在FLASH编程期间，此引脚用于输入编程脉冲。 在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 当访问外部存储器时，ALE作为锁存扩展地址的低8位字节的控制信号。 当访问外部数据存储器时，ALE以十二分之一振荡频率输出正脉冲，同时这个引脚也是EPROM编程时的编程脉冲输入端。] 当非访问外部数据存储器时，ALE以六分之一振荡频率固定输出正脉冲，8051一个机器周期=6个状态周期=12个振荡周期，若采用6MHz的晶体振荡器，则ALE会发出1MHz的固定的正脉冲。因此它可以用来做外部时钟或定时。如果我们把这个功能应用与实际，可能给我们的设计带来简化，降低生产成本。 ALE脚是在使用MOVX、MOVC指令时才会变成有效（这些指令都使用到外部RAM或ROM 的地址。这些指令都有一个特点：地址和数据分时出现在P0口）。使用Ｃ写程序时，要使用它有效，可用访问内部RAM地址的方法。如：uVariable=*((char *)0x12C),把0x12C地址的内容给uVariable变量。这个过程有效的脚为ALE、RD。 这个信号线的信号生成是MCU硬件电路实现的，不可以人工控制。 在某些内置TOM的MCU里，可以关闭ALE信号输出，以降低EMI。
存储器知识点小结
CPU工作的实质即为不断从存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．C PU部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU地址加法器的作用，理解指令队列的作用。 2．掌握CPU部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址围用16进制表示为00000H～0FFFFFH，如图1所示。
地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。 地址低端 地址高端 图2 字数据在存储器中的存放
3．单元地址与容 内容 单元地址 图3 如图3，地址是00100H的字节单元的容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段
5 内存储器
第四课内存储器 第一节内存的类型 内存是一组，或多组具有数据输入/输出和数据存储功能的集成电路。存根据其存储信息的特点，主要有两种基本类型： 第一种类型是只读存储器ROM（Read Only Memory），只读存储器强调其只读性，这种内存里面存放一次性写入的程序和数据，只能读出，不能写入； 第二种类型是随机存取存储器RAM（Random Access Memory），它允许程序通过指令随机地读写其中的数据。 1. 只读存储器ROM 存储在ROM中的数据理论上是永久的，既使在关机后，保存在ROM中的数据也不会丢失。因此，ROM中常用于存储微型机的重要信息，如主板上的BIOS等。常见类型如下： (1) ROM 这是标准ROM，用于存储不随外界的因素变化而永久性保存的数据。在ROM中，信息是被永久性融刻在ROM单元中的，这使得ROM在完成融刻工作之后，不可能将其中的信息改变。 (2) PROM（Programmable Rom）
即可编程ROM，它的工作情况与CD-R相似，允许一次性地写入其中的数据，一旦信息被写入PROM后，数据也将被永久性地融刻其中了，其他方面与上面介绍的ROM就没有什么两样了。 (3) EPROM（Erasable Programmable Rom） 即可擦写、可编程ROM，它可以通过特殊的装置（通常是紫外线）反复擦除，并重写其中的信息。 (4) EEPROM（Electrically Erasable Programmable Rom） 即电可擦写、可编程ROM，可以使用电信号来对其进行擦写。因此便于对其中的信息升级，常用于存放系统的程序和数据。 (5) Flash Memory Flash Memory 即闪存存储器，又称闪存，是目前取代传统的EPROM和EEPROM的主要非挥发性存储器，目前主板上的BIOS 都是使用Flash Memory。它的存取时间仅为30ns，并具有体积小，高密度，低成本和控震性能好的优点，是目前为数不多的同时具有大容量、高速度、非易失性、可在线擦写特性的存储器。Flash Memory 除用于系统的BIOS外，在移动存储器和HUB、路由器等网络设备中也得到了广泛的应用。 2. 随机存取存储器RAM
微机原理实验---存储器的扩展实验
深圳大学实验报告 课程名称：_____________ 微机计算机设计__________________ 实验项目名称：静态存储器扩展实验______________ 学院：_________________ 信息工程学院____________________ 专业：_________________ 电子信息工程____________________ 指导教师：____________________________________________ 报告人：________ 学号：2009100000班级：＜1＞班 实验时间：_______ 2011.05. 05 实验报告提交时间：2011. 05. 31 教务处制 一、实验目的 1. 了解存储器扩展的方法和存储器的读/ 写。 2. 掌握CPU寸16位存储器的访问方法。 二、实验要求
编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K字节。本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BH即有效，访问奇字节；第二个时钟周期BLE#有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BH四或BLE#有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8OOOH ; MOV DS, AX AAO: MOV SI, OOOOH ; MOV CX, OO1OH MOV AX, OOOOH AA1: MOV [SI], AX