实验一 PID运算电路的设计

实验一PID运算电路的设计

一、实验目的

1. 熟悉模拟式PID控制器的工作原理和构成。

2. 掌握电路仿真与波形观察方法。

二、实验原理

PID控制器其主要构成方式有：

1．由放大器和PID反馈电路构成

放大器由晶体管(或集成运算放大器)组成的直流放大器PID反馈电路由RC微分、积分环节串联组成的复合电路。

特点：电路结构简单、互相干扰系数大。

2．由PD和PI电路串联构成

特点：给定值不经过微分，故在改变定值时，控制器输出不会发生大幅度的变化，从而避免了给定值扰动。

此种电路稍加改动即可变为测量微分先行的控制器。

3．由P、I、D电路并联构成

特点：避免了级间误差累积放大，对保证整机精度有利

4．由P、I、D电路串、并联构成

特点：消除了K P、T I、T D变量的相互干扰。

三、实验步骤

1. 采用P、I、D电路并联方式构成PID运算电路。

2. 在仿真软件中绘制所设计的电路，在阶跃信号的作用下进行仿真。

四、观察实验现象

分别观察P电路、I电路、D电路、PID电路的输出波形。

五、实验报告要求

绘制出采用P、I、D电路并联方式构成PID运算电路，记录仿真结果。

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法

实验六 集成运算放大器的应用模拟运算

实验六 集成运算放大器的应用（一） 模拟运算电路 预习部分 一、实验目的 1. 研究由集成运算放大器组成的比例、加法、减法和积分等基本运算电路的功能。 2. 掌握运算放大器的使用方法，了解其在实际应用时应考虑的一些问题。 二、实验原理 集成运算放大器是一种具有高电压放大倍数的直接耦合多级放大电路。本实验采用的集成运放型号为μA741，引脚排列如图2-7-1所示。它是八脚双列直插式组件，②脚和③脚为反相和同相输入端，⑥脚为输出端，⑦脚和④脚为正，负电源端，①脚和⑤脚为失调调零端，①⑤脚之间可接入一只几十K Ω的电位器并将滑动触头接到负电源端。 ⑧脚为空脚。 当外部接入不同的线性或非线性元器件组成输入和负反馈电路时，可以灵活地实现各种特定的函数关系。在线性应用方面，可组成比例、加法、减法、积分、微分、对数等模拟运算电路。 1) 反相比例运算电路 电路如图2-7-2所示。对于理想运放， 该电路 的输出电压与输入电压之间的关系为 Uo ＝－（R F / R 1）Ui 为了减小输入级偏置电流引起的运算误差，在 同相输入端应接入平衡电阻 R 2＝R 1‖R F 。 2) 反相加法电路 图2-7-2 反相比例运算电路 图2-7-3反相加法运算电路 电路如图2-7-3所示，输出电压与输入电压之间的关系为 F i F i F O //R //R R R U R R U R R U 2132211 =??? ? ??+-= 图2-7-1 μA741管脚图

3) 同相比例运算电路 图2-7-4(a)是同相比例运算电路，它的输出电压与输入电压之间的关系为 Uo ＝（1＋R F / R 1）Ui R 2＝R 1 // R F 当R 1→∞时，Uo ＝Ui ，即得到如图2-7-4(b)所示的电压跟随器。图中R 2＝R F ，用以减小漂移和起保护作用。一般R F 取10K Ω，R F 太小起不到保护作用，太大则影响跟随性。 (a) 同相比例运算电路 (b) 电压跟随器 图2-7-4 同相比例运算电路 4) 差动放大电路（减法器） 对于图2-7-5所示的减法运算电路，当R 1＝R 2，R 3＝R F 时， 有如下关系式 图2-7-5 减法运算电路 图2-7-6 积分运算电路 5) 积分运算电路 反相积分电路如图2-7-6所示。在理想化条件下，输出电压uo 等于 ()()01 C t i O U dt U RC t U +-=? 式中 Uc(o)是t ＝0时刻电容C 两端的电压值，即初始值。 如果u i (t)是幅值为E 的阶跃电压，并设Uc(o)＝0，则 ()RC E Edt RC t U t O -=-=?01 即输出电压 Uo(t)随时间增长而线性下降。显然R C 的数值越大，达到给定的Uo 值所需的时间就越长。积分输出电压所能达到的最大值受集成运放最大输出范围的限值。 ()121 i i F O U U R R U -=

集成电路设计实验报告

集成电路设计 实验报告 时间：2011年12月

实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的

东南大学 数字电路实验 第4章_时序逻辑电路

东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路设计实践 第 4 次实验 实验名称：基本时序逻辑电路 院（系）：信息科学与工程学院专业：信息工程姓名：学号： 实验室: 实验组别： 同组人员：无实验时间： 评定成绩：审阅教师：

时序逻辑电路 一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。

运算放大电路实验报告

实验报告 课程名称：电子电路设计与仿真实验名称：集成 运算放大器的运用班级：计算机18-4班姓名： 祁金文 学号：5011214406 实验目的 1. 通过实验，进一步理解集成运算放大器线性应用电路的特点。 2. 掌握集成运算放大器基本线性应用电路的设计方法。 3. 了解限幅放大器的转移特性以及转移特性曲线的绘制方法。 集成运算放大器放大电路概述 集成电路是一种将“管”和“路”紧密结合的器件，它以半导体单晶硅为芯片，采用专门的制造工艺，把晶体管、场效应管、二极管、电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起，使之具有特定的功能。集成放大电路最初多用于各种模拟信号的运算（如比例、求和、求差、积分、微分）上，故被称为运算放大电路，简称集成运放。集成运放广泛用于模拟信号的处理和产生电路之中，因其高性价能地价位，在大多数情况下，已经取代了分立元件放大电路。 反相比例放大电路

输入输出关系：V o「^V i R i 输入电阻：Ri=R1 反相比例运算电路 R f 反相加法运算电路 反相比例放大电路仿真电路图

输入输出 出关系 : 输入电阻： H O —_- ~~ 输出电阻： 同相比例放大电路仿真电路图 压输入输出波形图 同相比例放大电路 Ri= g %

差动放大电路电路图ANALOGU匚ANALySIE 电压输入输出波形图

五：实验步骤： 1. 反相比例运算电路 (1)设计一个反相放大器，Au=-5V, Rf=10K「,供电电压为 -12V。 (2)输入f=1kHz、ui=100mV的正弦交流信号，测量相应的uo, 并用示波

时序逻辑电路实验报告

时序逻辑电路实验报告 一、实验目的 1. 加深理解时序逻辑电路的工作原理。 2. 掌握时序逻辑电路的设计方法。 3. 掌握时序逻辑电路的功能测试方法。 二、实验环境 1、PC机 2、Multisim软件工具 三、实验任务及要求 1、设计要求： 要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 2、实验内容： （1）按要求完成上述电路的功能。 （2）验证其功能是否正确。 四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程） 首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方 程；

然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会 1、设计过程中遇到过哪些问题？是如何解决的？ 在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。 2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。 通过这次时序逻辑电路实验，我最大的感触就是实验设计的思路与步骤一定要清晰，思路与步骤的清晰与否真的是造成实验设计是否困难的最重要的因素。清晰的话，做起实验来如同顺水推舟，毫不费力，不清晰的话则如入泥潭，寸步难行。

电路原理图设计及Hspice实验报告

电子科技大学成都学院 （微电子技术系） 实验报告书 课程名称：电路原理图设计及Hspice 学号： 姓名： 教师： 年06月15日 实验一基本电路图的Hspice仿真 实验时间：同组人员： 一、实验目的 1.学习用Cadence软件画电路图。 2.用Cadence软件导出所需的电路仿真网表。 3.对反相器电路进行仿真，研究该反相器电路的特点。 二、实验仪器设备 Hspice软件、Cadence软件、服务器、电脑 三、实验原理和内容 激励源：直流源、交流小信号源。 瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。 分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。这类语句以一个“.”开头，故也称为点语句。其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。 基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|> |UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平. (2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。此时UO=UOL≈0，即输出为低电平。可见，CMOS反相器实现了逻辑非的功能. 四、实验步骤

1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。 2.修改网表，仿真出图。 3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。 4.对5个首尾连接的反相器组成的振荡器进行波形仿真。 5.分析仿真结果，得出结论。 五、实验数据 输入输出仿真： 网表： * lab2c - simple inverter .options list node post .model pch pmos .model nch nmos *.tran 200p 20n .dc vin 0 5 1m sweep data=w .print v(1) v(2) .param wp=10u wn=10u .data w wp wn 10u 10u 20u 10u 40u 10u 40u 5u .enddata vcc vcc 0 5 vin in 0 2.5 *pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75p m1 vcc in out vcc pch l=1u w=wp m2 out in 0 0 nch l=1u w=wn .alter vcc vcc 0 3 .end 图像： 瞬态仿真： 网表： * lab2c - simple inverter .options list node post .model pch pmos .model nch nmos .tran 200p 20n .print tran v(1) v(2) vcc vcc 0 5 vin in 0 2.5 pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75p m1 vcc in out vcc pch l=1u w=20u

数字逻辑电路实验报告

数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计

二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：

（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1

数字电路与系统设计实验报告

数字电路与系统设计实验报告 学院： 班级： 姓名：

实验一基本逻辑门电路实验 一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片 三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。 五、实验过程 1、测试74LS00逻辑关系 （1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯） （2）真值表 2、测试74LS02逻辑关系

（1）接线图 （2）真值表 3、测试74LS86逻辑关系接线图 （1）接线图 （2）真值表 六、实验结论与体会 实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验 一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。 二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。 三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。 四、实验方法 按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。 五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。 从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表

运算放大电路实验报告

实验报告 课程名称：电子电路设计与仿真 实验名称：集成运算放大器的运用 班级：计算机18-4班 姓名：祁金文 学号：5011214406

实验目的 1.通过实验，进一步理解集成运算放大器线性应用电路的特点。 2.掌握集成运算放大器基本线性应用电路的设计方法。 3.了解限幅放大器的转移特性以及转移特性曲线的绘制方法。 集成运算放大器放大电路概述 集成电路是一种将“管”和“路”紧密结合的器件，它以半导 体单晶硅为芯片，采用专门的制造工艺，把晶体管、场效应管、 二极管、电阻和电容等元件及它们之间的连线所组成的完整电路 制作在一起，使之具有特定的功能。集成放大电路最初多用于各 种模拟信号的运算（如比例、求和、求差、积分、微分……）上， 故被称为运算放大电路，简称集成运放。集成运放广泛用于模拟 信号的处理和产生电路之中，因其高性价能地价位，在大多数情 况下，已经取代了分立元件放大电路。 反相比例放大电路 输入输出关系: i o V R R V 12-=i R o V R R V R R V 1 212)1(-+=

输入电阻:Ri=R1 反相比例运算电路 反相加法运算电路 反相比例放大电路仿真电路图

压输入输出波形图 同相比例放大电路 输入输出关系: i o V R R V )1(12+=R o V R R V R R V 1 2i 12)1(-+=

输入电阻:Ri=∞ 输出电阻:Ro=0 同相比例放大电路仿真电路图 电压输入输出波形图

差动放大电路电路图 差动放大电路仿真电路图 五：实验步骤： 1.反相比例运算电路 （1）设计一个反相放大器，Au=-5V，Rf=10KΩ，供电电压为±12V。

《单片机系统设计》实验报告

短学期实验报告 （单片机系统设计） 题目： 专业： 指导教师： 学生姓名： 学号： 完成时间： 成绩：

基于单片机的交流电压表设计 目录 1系统的设计要求 (2) 2系统的硬件要求 (2) 2.1真有效值转换电路的分析 (2) 2.2放大电路的设计 (3) 2.3A/D转换电路的设计 (3) 2.4单片机电路的分析 (4) 2.5显示电路 (4) 3 软件设计 (5) 3.1 软件的总流程图 (5) 3.2 初始化定义与定时器初始化流程图 (5) 3.3 A/D转换流程图 (6) 3.4 数据处理流程图 (6) 3.5 数据显示流程图 (7) 4 调试 (7) 4.1 调试准备 (7) 4.2 关键点调试 (7) 4.3 测试结果 (8) 4.4 误差分析 (8) 5结束语 (8) 5.1 总结 (9) 5.2 展望 (9) 附录1 总原理图 (10) 附录2 程序 (10) 附录3 实物图 (14)

基于单片机的交流电压表设计 ****学院 ****专业 姓名 指导老师：******* 1 设计要求 （1）运用单片机实现真有效值的检测和显示。 （2）数据采集使用中断方式，显示内容为有效值与峰值交替进行。 2 硬件设计 本系统是完成一个真有效值的测量和显示，利用AD737将交流电转换成交流电压的有效值，用ADC0804实现模数转换，再通过单片机用数码管来显示。系统原理框图如图2-1所示。系统框图由真有效值转换电路、放大电路、A/D 转换电路、单片机电路、数码管显示电路五部分。 图2-1 原理框图 2.1 真有效值转换电路 真有效值转换电路主要是利用AD737芯片来实现真有效值直流变换的，即将输入的交流信号转换成直流信号的有效值，其原理图如图2-2所示。 图2-2 真有效值转换电路 由于AD737最大输入电压为200mV, 所以需要接两个二极管来限制输入电压，起到限幅的作用。如图中D1、D2，由IN4148构成，电容C6是耦合电容，电阻R1是限流电阻。 2.2 放大电路设计 放大电路主要是利用运放uA741来进行放大，电路原理图如图2-3所示。 A/D 转换 单片机 电路 显示 电路 转换 电路 交流 信号 放大 电路

电子电工综合实验报告

电工电子综合试验——数字计时器实验报告 学号： 姓名： 学院： 专业：通信工程

目录 一，实验目的及要求 二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图五，各单元电路原理及逻辑设计 1. 脉冲发生电路 2. 计时电路和显示电路 3. 报时电路 4. 较分电路 六引脚图及真值表

七收获体会及建议 八设计参考资料 一，实验目的及要求 1，掌握常见集成电路实现单元电路的设计过程。 2，了解各单元再次组合新单元的方法。 3，应用所学知识设计可以实现00’00”—59’59”的可整点报时的数字计时器 二，设计容简介： 1，设计实现信号源的单元电路。（ KHz F Hz F Hz F Hz F1 4 , 500 3 , 2 2 , 1 1≈ ≈ ≈ ≈ ） 2，设计实现00’00”—59’59”计时器单元电路。 3，设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。4，加入任意时刻复位单元电路（开关K2）。 5，设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过十二级分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间，将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计

时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在60进制控制上加入任意时刻复位电路。报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。 五，各单元电路原理及逻辑设计 （1）脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生1HZ的脉冲信号。用NE555集成电路和CD4040构成。555定时器用来构成多谐振荡器，CD4040产生几种频率为后面电路使用。 实验电路如下（自激多谐振荡电路,周期矩形波发生电路） 震荡周期T=0.695(R1+2*R2)C，其中R1=1KΩ，R2=3KΩ，C=0.047uf，计算T=228.67*10-6 s ，f=4373.4Hz产生的脉冲频率为4KHz,脉冲信号发生电路 和CD4040连接成如图所示的电路，则从Q12输出端可以得到212分频信号F1,即1Hz的信号，Q11可以得到F2即2Hz的信号提供给D触发器CP和校分信号，Q3输出分频信号500Hz，Q2输出1KHz提供给报时电路 二，秒计时电路 应用CD4518及74LS00可以设计该电路，CD4518是异步清零，所以在进行分和秒十位计数的时候，需要进行清零，而在个位计数的时候不需要清零。所以Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为1001时，秒十位要实现进位，此时需要EN2=1Qd，同理分的个位时钟EN3=2Qc，分十位时钟端EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示

电工电子实验报告实验4.6运算放大器的线性应用

一、实验目的 1．进一步理解运算放大器线性应用电路的结构和特点。 2．掌握电子电路设计的步骤，学会先用电子设计软件进行电路性能仿真和优化设计，再进行实际器件构成电路的连接与测试方法。 3．掌握运算放大器线性应用电路的设计及测试方法。 二、实验仪器与器件 1.双路稳压电源1台 2.示波器 1台 3. 数字万用表1台 4. 集成运算放大器μA741 2块 5. 定值电阻若干 6.电容若干 信号源3块 8.电位器2只 三、实验原理及要求 运算放大器是高放大倍数的直流放大器。当其成闭环状态时，其输入输出在一定范围内为线性关系，称之为运算放大器的线性应用。运放线性应用时选择合理的电路结构和外接器件，可构成各种信号运算电路和具有各种特定功能的应用电路。选择适当个数的运算放大器和阻容元件构成电路实现以下功能： 1. U o=Ui 2．U O= 5U i1+U i2（R f=100k）； 3．U O= 5U i2-U i1（R f=100k）； 4．U O= - +1000∫u idt）（C f=μF）； 5．用运放构成一个输出电压连续可调的恒压源(要求用一个运放实现 )； 6．用运放构成一个恒流源(要求用一个运放实现 )； 7. 用运放构成一个RC正弦波振荡器（振荡频率为500Hz）。 四、实验电路图及实验数据 1. U o=Ui 2．U O= 5U i1+U i2（R f=100k）

3．U O= 5U i2-U i1（R f=100k）； 4．U O= - +1000∫u idt）（C f=μF）； 5．用运放构成一个输出电压连续可调的恒压源(要求用一个运放实现 )； 6．用运放构成一个恒流源(要求用一个运放实现 )； 7. 用运放构成一个RC正弦波振荡器（振荡频率为500Hz） 五. 分析实验数据和波形可知：电路仿真得到的结果要比实测结果更接近于理论计算值，可能原因有1. 实验室中的电子元件有误差 2. 一些电阻在实验室中没有，遂用阻值接近的电阻代替 六. 试验中遇到的故障：在实物搭建第二个电路的时候输入正确的电压值却得不到应得的输出电压，经检查发现第二个运算放大器未接15V的电源 七. 心得体会 在进行电子电路设计的时候，应首先用电子设计软件进行电路性能仿真和优化设计，再进行实际器件构成电路的链接与测试，以缩短设计时间，减少设计成本，并提高成功率。

实验五时序逻辑电路实验报告

实验五时序逻辑电路（计数器和寄存器）-实验报告一、实验目的 1掌握同步计数器设计方法与测试方法。 2 ?掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20 等。 三、实验原理和实验电路 1计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2. （1）四位二进制（十六进制）计数器74LS161 （74LS163） 74LS161是同步置数、异步清零的4位二进制加法计数器，其功能表见表。 74LS163是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LS161相同。二者的外部引脚图也相同，如图所示。 3.集成计数器的应用一一实现任意M进制计数器

Eft CR IK rh th Ih ET 7-I1A C1M /( 制扭环计数 同步清零法器 同步置数法 般情况任意M 进制计数器的结构分为 3类，第一类是由触发器构成的简单计数器。 第 二类是 由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。 第一类，可利用时序逻辑电路的设计方法步骤进行设计。 第二类，当计数器的模 M 较小时用 一片集成计数器即可以实现，当 M 较大时，可通过多片计数器级联实现。两种实现方法：反 馈置数法和反馈清零法。第三类，是由移位寄存器构成的移位寄存型计数器。 4?实验电路： 十进制计数器 1

图74LS161 (74LS163)外部引脚图 四、实验内容及步骤 1 .集成计数器实验 （1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00,连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。 （2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二 极管的变化，记录得到电路计数过程和状态的转换规律。注意观察电路是否能自启，若不能自启，则将电路置位有效状态。接下来再用D触发器74LS7474构成一个能自启的六进制扭环 形计数器，重复上述操作。 2?分频实验 依据实验原理图用74LS163及74LS00组成一个具有方波输出的六分频电路。选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。 五、实验结果及数据分析 1 .集成计数实验同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示: 0000 ： 0001 ： 0010 ： 0011 ； 0100 爲00*卄庇爲爲卄yh 六进制扭环形计数器的状态转换过程如下:

中山大学数字电路与逻辑设计实验报告

中山大学数字电路与逻辑设计实验报告 院系信息科学与技术学院学号 专业计算机科学类实验人 3、实验题目：AU(Arithmetic Unit,算术单元）设计。 实验内容： 设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。 S 输入1 输入2 输出Y 进/借位Cn 0 A B A+B 进位 1 A B A-B 借位 利用三种方法实现。 （1）利用卡诺图简化后只使用门电路实现。 （2）使用74LS138实现。 （3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。 实验分析： 真值表 S A B Y Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 卡诺图： S AB 0 1 通过卡诺图可得：Y=A B+A B 00 01 11 100 0 1 1 0 0 1 1

S AB 0 1 00 Cn=AB S +A BS 01 =(A S +A S)B 11 10 实验设计： （1）利用门电路实现。 ①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。 ②用异或门74LS86实现输出Y. ③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。 （2）利用74LS138实现 ①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。 ②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。 ③ 将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。 0 0 0 1 1 0 0 0

电子电路设计实验报告

电子电路设计实验报告 电子线路专题实验Ⅱ 一、实验要求: 1. 认真阅读学习系统线路及相关资料 2. 将键盘阵列定义为0. 1. 2------ E. F，编程实现将键盘输入内容显示在LCD显示器上。 3. 编程实现将日历、时钟显示在LED显示屏上（注意仔细阅读PCF8563资料），日历、时钟轮回显示。 4. 利用D/A转换通道（下行通道）实现锯齿波发生器；输出（1~5V）固定电压转换成（4~20mA）电流。 5. 利用A/D转换通道（上行通道）实现数据采集，将采集信号显示在LED屏上。程序要求分别具有平均值滤波、中值滤波和滑动滤波功能。 6. 将按键阵列定义成与16个语音段对应，编写程序，实现按键播放不同的语音段。 二、实验设计思路： 本次实验用c语言实现，主要包括LCD，LED，AD，DA，日历芯片，测温传感芯片。受到嵌入式系统实验的启发，将LCD，LED，I2C总线协议，键盘扫描模块接口写成一个文件库（放在library文件夹下），尽量做到调用时与底层硬件无关。通过调用库文件中的函数，实现代码的重用性。键盘，LCD的代码由于与嵌入式实验具有相通之处，因此可将高层的函数（与底层硬件无关的函数）方便地移植过来。 三、实验设计： 1.矩阵键盘扫描模块 4×4的矩阵键盘，通过扫描可得到按下键的行列值，将行列值转换为相应的对应数字0～F。函数GetKey()实现获得按键的键值。对于键盘模块对于对按键的键值识别主要是通过两次扫描而取得。对于第一次扫描，给四行键全部赋予1，然后读回键盘值，对于第二次扫描，逐行为键盘送1，每次送1后再读回键盘值，若非零，说明此行有键按下，最终确定键值。 通过调用GetKey函数构造GetChar()函数，实现获取键盘字符（’0’～’F’）的功能。

[VIP专享]EDA 实验2简单分频时序逻辑电路设计 实验报告

时序电路设计 实验目的: 1．掌握条件语句在简单时序模块设计中的使用。 2．学习在Verilog模块中应用计数器。 实验环境: Windows 7、MAX+PlusⅡ10等。 实验内容: 1．模为60的8421BCD码加法计数器的文本设计及仿真。 2．BCD码—七段数码管显示译码器的文本设计及仿真。 3．用For语句设计和仿真七人投票表决器。 4．1/20分频器的文本设计及仿真。 实验过程: 一、模为60的8421BCD码加法计数器的文本设计及仿真： （1）新建文本：选择菜单File下的New，出现如图5.1所示的对话框，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。 图5.1 新建文本 （2）另存为Verilog编辑文件，命名为“count60.v”如图5.2所示。 （3）在编辑窗口中输入程序，如图5.3所示。

图5.2 另存为.V编辑文件图5.4 设置当前仿真的文本设计 图5.3 模为60的8421BCD码加法计数器的设计代码

（4）设置当前文本：在MAX+PLUS II中，在编译一个项目前，必须确定一个设计文件作为当前项目。按下列步骤确定项目名：在File菜单中选择Project 中的Name选项，将出现Project Name 对话框：在Files 框内，选择当前的设计文件。选择“OK”。如图5.4所示。 （5）打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler 项，即出现如图5.5的编译器窗口。 图5.5 编译器窗口 选择Start即可开始编译，MAX+PLUS II编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera 器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。 （6）建立波形编辑文件：选择菜单File下的New选项，在出现的New对话框中选择“Waveform Editor File”，单击OK后将出现波形编辑器子窗口。 （7）仿真节点插入：选择菜单Node下的Enter Nodes from SNF选项，出现如图5.6所示的选择信号结点对话框。按右上侧的“List”按钮，在左边的列表框选择需要的信号结点，然后按中间的“=>”按钮，单击“OK”，选中的信号将出现在波形编辑器中。 图5.6 仿真节点插入

北京邮电大学数字电路实验报告

北京邮电大学数字电路实验报告

北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：

一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器能够由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表 示式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)(

集成运算放大器的应用实验报告

集成运算放大器的应用实验报告一、实验目的 1．了解运算放大器的特性和基本运算电路的组成； 2．掌握运算电路的参数计算和性能测试方法。 二、实验仪器及器件 1．数字示波器； 2．直流稳压电源； 3．函数信号发生器； 4．数字电路实验箱或实验电路板； 5．数字万用表； 6．集成电路芯片uA741 2块、电容0.01uF2个,各个阻值的电阻若干个。 三、实验内容 1、在面包板上搭接μA741的电路。首先将+12V和-12V直流电压正确接入μA741的Vcc+(7脚)和Vcc-（4脚）。 2、用μA741组成反比例放大电路，放大倍数自定，用示波器观察输入和输出波形，测量放大器的电压放大倍数。 3、用μA741组成积分电路，用示波器观察输入和输出波形，并做好记录。 四、实验原理 （1）集成运放简介 集成电路运算放大器（简称集成运放或运放）是一个集成的高增益直接耦合放大器，通过外接反馈网络可构成各种运算放大电路和其它应用电 路。集成运放uA741

uA741电路符号及引脚图 任何一个集成运放都有两个输入端，一个输出端以及正、负电源端，有的品种还有补偿端和调零端等。 （a ）电源端：通常由正、负双电源供电，典型电源电压为±15V 、 ±12V 等。如：uA741的7脚和4脚。 （b ）输出端：只有一个输出端。在输出端和地（正、负电源公共端）之间获得输出电压。如：uA741的6脚。最大输出电压受运放所接电源的电压大小限制，一般比电源电压低1～2V ；输出电压的正负也受电源极性的限制；在允许输出电流条件下，负载变化时输出电压几乎不变。这表明集成运放的输出电阻很小，带负载能力较强。 （c ）输入端：分别为同相输入端和反相输入端。如：uA741的3脚和2脚。输入端有两个参数需要注意：最大差模输入电压V id max 和最大共模输入电压 V ic max 。 两输入端电位差称为“差模输入电压”V id ：id V V V +-=- 。 两输入端电位的平均值，称为“共模输入电压”V ic ： 任何一个集成运放，允许承受的V id max 和V ic max 都有一定限制。 两输入端的输入电流 i + 和 i - 很小，通常小于1?A ，所以集成运放的 输入电阻很大。 （2）集成运放的主要参数 集成运放的主要参数有：输入失调电压、输入失调电流、开环差模电压放大倍数、共模抑制比、输入电阻、输出电阻、增益－带宽积、转换速率和最大共模输入电压。其中最重要的是增益－带宽积、转换速率和最大共模输入电压三个参数，在应用集成运放时应特别注意。