当前位置：文档库 › 数电(加法器应用)

数电(加法器应用)

3.4.4 加法器应用举例

例 3.4.6 试用全加器实现8421BCD码到余三码的转换。

解：知余三码等于8421BCD码加3，由此得到：

所以用一片4位加法器74LS283便可接成所要求的电路，如图3.3.17。

例 3.4.7 试采用四位全加器完成8421BCD码到余3 代码的转换。

解由于8421BCD码加0011 即为余3 代码，所以其转换电路就是一个加法电路，如图 3.3.18 所示。

例 3.4.8 试用全加器完成二进制的乘法功能。

解以两个二进制数相乘为例。乘法算式如下：

例 3.4.9 试用四位全加器构成一位8421 码的加法电路。

解两个8421 码相加，其和仍应为8421 码，如不是8421 码则结果错误。如

产生错误的原因是8421BCD码为十进制，逢十进一，而四位二进制是逢十六进一，二者进位关系不同，当和数大于9 时，8421BCD应产生进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运算结果小于等于9 时，不需修正或加“0”，但当结果大于9 时，应修正让其产生一个进位，加0110即可。如上述后两种情况：

故修正电路应含一个判9 电路，当和数大于9 时对结果加0110，小于等于9 时加0000。

除了上述大于9 时的情况外，如相加结果产生了进位位，其结果必定大于9，所以大于9 的条件为

例 3.4.10 用全加器实现BCD/B的变换。

解现以两位8421BCD码转换为二进制码为例，设十位数的8421BCD码为B80, B40, B20, B10，个位数的BCD码为B8, B4, B2, B1，则两位十进制数的8421BCD码为

式中B为二进制的数符(0，1)；下标为权值。将上式按权展开，则

为找出与二进制数的关系将上式整理得

考虑低位相加时会向高位产生进位位，2#+n前的系数有如下关系：

3.4.5 数值比较器应用举例

例 3.4.11 试用两片CC14585组成一个8位数值比较器。

解：将两片四位比较器扩展为八位比较器。可以将两片芯片串联连接，即将低位芯片的输出端FA>B, FAB, A

实验一-加法器的设计与实现讲解

实验项目二：简单计算器设计与实现基本要求： 1. 能够实现加减运算 2. 能够实现乘法运算扩展要求： 1.能够实现除法运算一、实验目的利用原件例化语句完成一个8位加法器的设计。二、实验环境 Quartus II 开发系统三、实验内容 1、掌握层次化设计的方法； 2、掌握一位全加器工作原理； 3、掌握用VHDL文本输入法设计电子线路的详细流程； 4、掌握元件例化语句用法； 5、熟悉软硬件设计验证方法。四、实验过程设计思想： 8位二进制加法器可以由8个全加器通过级联的方式构成。根据全加器级联的原理，用VHDL设计一个8位二进制数的加法器，可以先设计一个一位全加器，然后利用一位全加器采用元件例化的方式实现加法器。实验步骤： 1、设计一个全加器新建工程，建立源文件，输入VHDL设计文件，如下图所示：

完成设计文件输入后，保存文件，对文件进行编译、仿真，以下是仿真结果，如图所示：由图可知仿真结果正确。 2、元件例化把VHDL设计文件转为原理图中使用的元件。在文件菜单File中选择Creat/Update选项，单击Create Symbol File for Current File 选项，系统自动生成相应的元件标号。重复新建文件的操作，选择Block Diagram/Schmatic File 选项，新建一个原理图文件，在添加元件列表中可以看到自动生成的元件，选择full_adder这个元件添加到原理图中，如下图所示：

3、完成顶层图的设计用生成的元件标号，完成顶层图的设计。这里有两种方法，一种是直接用原理图设计，根据原理图设计工具的使用方法，完成顶层文件的设计，这个方法比较复杂，所以这里选择另一种方法，通过VHDL设计文件。继续建立源文件，输入VHDL设计文件，如下图所示：依照上述步骤，保存文件，对文件进行编译、仿真，以下是仿真结果，如图所示：

加法器功能测试及设计

实验三加法器功能测试及设计一、实验目的 1、掌握全加器的工作原理]逻辑功能及应用。 2、了解多种加法器型号的选择及功能。二、实验仪器设备与主要器件实验箱一个；双踪示波器一台，稳压电源一台。 4位二进制超前进位全加器74LS283、74HC283；74LS00 三、实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运算单元电路。一位加法器有三个输入端n A 、n B 、1n C -，即被加数、加数及低一位向本位的进位，有两个输出端n S 、n C ，即相加的和以及向高一位的进位输出。全加器的符号图1所示。 Sn C n-1 A n B n Cn 图1 图2 1 11 n n n n n n n n n n n S A B C C A B A C B C ---=⊕⊕=++ 本实验主要采用4位超前进位全加器74LS283 逻辑符号如图所示 U1 74LS283N S U M _410S U M _313S U M _1 4 S U M _21C 4 9B 411A 412B 315A 314B 22A 23B 16 A 1 5 C 0 7 四、全加器的功能 An Bn Cn-1 Sn Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

1、用于数值运算，如习题1的图。 2、可实现组合逻辑函数，完成4位二进制数向 BCD 码的转换。如习题3的图。 3、还可以实现十进制加法的形式，如习题2的图。五、实验内容 1、验证74LS283的功能，观察现象分析用4位全加器完成1位全加器或2位、3位全加器相加时电路应如何连接？进位输出的位置是否在C 0 处显示？将结果填下表中。解：电路图连接如下图 74LS283N 经过观察得：完成1位全加器或2位、3位全加器时，其进位输出总是在比其高一位的输出中显示，只有在4位全加器运算时进位输出才在C 0处显示。 2、设计电路，完成1位十进制数的相加运算，实现2+3=5，4+6=10，7+9=16，用数码管显示结果，画出完整的电路图并记录数据解根据二进制与BCD 码的关系得该电路的进位输出C 为 4342O C A A A A C 在此必须注意进位输出已不再是原来的C 0而是C ，这是这个实验的关键所在。电路图如下：

数电实验触发器及其应用

数电实验触发器及其应用数字电子技术实验报告实验三: 触发器及其应用一、实验目的: 1、熟悉基本RS触发器，D触发器的功能测试。 2、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点 3、熟悉触发器的实际应用。二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“ 1 ”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门” ）组成的触发器。按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器

也可以用二个“或非门”组成，此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。因此，它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端，不需要强迫置“ 0”和置“ 1”时，都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果：设计实验： 1、一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时

实验五全加器的设计与应用

实验五全加器的设计及应用一、实验目的（1）进一步加深组和电路的设计方法。（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。（3）掌握用数据选择器和译码器设计全加器的方法。二、预习要求（1）根据表5-1利用与非门设计半加器电路。（2）根据表5-2利用异或门及与非门设计全加器电路。三、实验器材（1）实验仪器：数字电路实验箱、万用表；（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；四、实验原理 1.半加器及全加器电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。（1）半加器只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。框图如图5-1所示。一位半加器的真值表如表5-1所示。表5-1 半加器真值表

1位半加器S C i A i B i 和数向高位进位加数被加数图5-1 半加器框图由真值表写逻辑表达式： ? ? ?=⊕=+=i i i i i i i i i i B A C B A B A B A S '' 画出逻辑图，如图5-2所示：（a ）逻辑图（b ）逻辑符号图5-2 半加器（2）全加器能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端：i A （被加数）、i B （加数）、1-i C （低位向本位的进位）；2个输出端：i S （和数）、i C （向高位的进位）。下面给出了用基本门电路实现全加器的设计过程。 1）列出真值表，如表5-2所示。表5-2 全加器真值表从表5-2中看出，全加器中包含着半加器，当01=-i C 时，不考虑低位来的进位，就是半加器。而在全加器中1-i C 是个变量，其值可为0或1。 2）画出i S 、i C 的卡诺图，如图5-3所示。半加器全加器

加法器实验报告示范文本

加法器实验报告示范文本 After completing the work or task, record the overall process and results, including the overall situation, progress and achievements, and summarize the existing problems and future corresponding strategies. 某某管理中心 XX年XX月

加法器实验报告示范文本使用指引：此报告资料应用在完成工作或任务后，对整体过程以及结果进行记录，内容包含整体情况，进度和所取得的的成果，并总结存在的问题，未来的对应策略与解决方案。，文档经过下载可进行自定义修改，请根据实际需求进行调整与使用。篇一：加法器实验报告实验__一__ 【实验名称】 1位加法器【目的与要求】 1. 掌握1位全加器的设计 2. 学会1位加法器的扩展【实验内容】 1. 设计1位全加器 2. 将1位全加器扩展为4位全加器 3. 使4位的全加器能做加减法运算【操作步骤】 1. 1位全加器的设计

（1）写出1位全加器的真值表（2）根据真值表写出表达式并化简（3）画出逻辑电路（4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此（5）如果电路设计正确，将该电路进行封装以用于下一个环节2. 将1位全加器扩展为4位全加器（1）用1位全加器扩展为4位的全加器，画出电路图（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3. 将4位的全加器改进为可进行4位加法和减法的运

一位加法器(数电)

《电子技术课程设计报告》题目：一位加法器学院：工程学院专业：07级电气工程及其自动化班级：07级1班23号姓名：王晓龙指导教师：李斌李芝兰 2009年12月9 日

目录 1.课程设计目的 (2) 2.课程设计题目描述和要求 (2) 3.1课程设计报告内容 (2) 3.2论述方案的各部分工作原理 (2) 3.3设计方案的图表 (9) 3.4编写设计说明书 (9) 4.总结 (10) 1.课程设计目的课程设计是培养我们学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.随

着科学技术发展的日新日异，数字电子技术已经成为当今计算机应用中重要的基础领域，在生活中可以说得是无处不在。因此作为二十一世纪的大学来说掌握运用数字电子技术及逻辑电路的开发技术是十分重要的。（1）了解基本的逻辑门电路。（1）在实际应用中学会编码器译码器的作用和工作方式。（1）提高自己的动手动脑能力，将在课堂上学到的知识应用到实际当中。 2.课程设计题目描述和要求题目：一位加法器要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路（2）用LED管显示 3.课程设计报告内容 3.1 设计方案的选定与说明；利用逻辑门电路实现两个二进数相加并求出和的组合线路。键盘输入数字，编码器，逻辑门电路，计数器，译码器驱动器，使其达到一位数加法运算。我设计的数字系统中输入数字，所以需要编码功能的逻辑电路实现编码，因为为一位加法，所以输入为0~9十个按键。通过8421BCD编译，利用基本逻辑门电路实现加法运算，因为没有小数部分运算，无小数点，因此我选用74HC4511译码驱动器连接7段式LED显示管读出结果。 3.2论述方案的各部分工作原理；编码器部分盘输入逻辑电路就是由编码器组成。图1是用十个按键和门电路组成的8421码编码器，其功能如表1所示，其中S0～S9代表十个按键，即对应十进制数0～9的输入键，它们对应的输出代码正好是8421BCD 码，同时也把它们作为逻辑变量，ABCD 为输出代码(A为最高位)，GS为控制使能标志。对功能表和逻辑电路进行分析，都可得知：①该编码器为输入低电平有效； ②在按下S0～S9中任意一个键时,即输入信号中有一个为有效电平时，GS ＝1，代表有信号输入，而只有S0～S9均为高电平时GS＝0，代表无信号输入,此时的输出代码0000为无效代码。由此解决了前面提出的如何区分两种情况下输出都是全0的问题。优先编码器：允许同时输入两个以上的有效编

半加器和全加器及其应用

实验二半加器和全加器及其应用一、实验目的 1.掌握全加器和半加器的逻辑功能。 2.熟悉集成加法器的使用。 3.了解算数运算电路的结构。二、实验设备 1.数字电路试验箱； 2.74LS00，74SL86。三、实验原理半加器(m =0半加，m=1为半减）能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路。它有两个输入端，两个输出端。半加器电路是指对两个输入数据位进行加法，输出一个结果位和高位的进位，不考虑输入数据的进位的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入A 被加数、B加数，数据输出S和数（半加和）、进位C0。同理,能对两个1位二进制数进行相减不考虑低位来的借位求得差及借位的逻辑电路称为半减器.设减数和被减数分别用A和B,表示差用S，表示向高位的借位用C0。

全加器，全减器(m =0为全加，m=1为全减) 全加器是实现两个一位二进制数及低位来的进位数相加（即将三个一位二进制数相加），求得和数及向高位进位的逻辑电路。根据全加器功能，其真值表如下表所示。表中A及B分别代表被加数及加数，C1是低位来的进位，S代表相加后得到的和位，C0代表向高位的进位。图中C1是进位输入端，C0是进位输出端。同理,能对两个1位二进制数进行相减并考虑低位来的借位求得差及借位的逻辑电路称为全减器.设减数和被减数分别用A和B表示低位来的借位用C1,表示差用S，表示向高位的借位用C0。四、实验内容实验一、实现半加器，半减器，当M为0时实现逻辑变量A、B的半加功能，当M为1时实现逻辑变量A、 B的半减功能。实验二、实现全加器，全减器，当M为0时实现逻辑变量A、B的全加功能，C i为进位值。当M为1时实现逻辑变量A、B的全减功能，C i为借位值。五、实验数据 1实现半加、半减器（1）真值表

触发器是数字电路中的一种基本单元

第5章触发器 5.1 概述触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。一个触发器具有如下的特点： ①两个互补的输出端Q和Q；②“O”和“1”两个稳态； ③触发器翻转的特性；④记忆能力。 1．对触发器的基本要求 1）应该具有两个稳定状态——0状态和1状态 2）能够接收、保存和输出信号 2．触发器的现态和次态现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。 3．触发器的分类 1）按照电路结构和工作特点分基本触发器、同步触发器、主从触发器和边沿触发器 2）按照（在时钟控制下的）功能分 RS型触发器、D触发器、JK触发器、T触发器和T′触发器4．时序逻辑电路组合逻辑电路的特点是电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。由现在的输入状态和现在的输出状态共同决定下一次的输出状态。电路特点 ①输入、输出之间至少有一条反馈路径； ②电路中含有贮存单元。时序电路的一般结构如图。 X为输入变量； Z为输出变量； Q为触发器的输出，称为状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的输输C 触发器的状态输出控制输入

一个重要概念。 W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式： ①输出方程：Z =F 1 (X ，Q n ) ②驱动方程：W =F 2 (X ，Q n ) ③状态方程：Q n +1= F 3 (W ，Q n ) (2)状态表反映输入、输出、现态、次态之间的关系的表格。 (3)状态图反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图表示各信号，电路状态等的取值在时间上的对应关系。构成时序逻辑电路常用存储单元是触发器。 5.2 基本RS 触发器 5.2.1 由与非门组成直接置0、置1，是构成各种不同功能触发器的基本单元。用与非门构成的RS 触发器及逻辑符号如图。 1．功能分析触发器的状态指Q 端的状态。 (1)R D =0，S D =1，则触发器置0。在R D 端加一负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状态，并保持下来。 Q =0态，称为“复位状态”。 R D 端称为“复位端”或称直接置0端。 (2)R D =1，S D =0，则触发器置1。在S D 端加一负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状态，并保持下来。 Q =1态，称为“置位状态”。 S D 端称为“置位端”或称直接置1端。 (3)R D =1，S D =1，则触发器保持原来的状态。例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。同理，若Q =0，则触发器将保持另一个稳态—0态。 S Q R Q S Re

加法器的设计与仿真

加法器的设计与仿真 1.实验目的 a.用逻辑图和VHDL语言设计全加器； b.利用设计的全加器组成串行加法器； c.用逻辑图和VHDL语言设计并行加法器。 2.实验内容的详细说明 2.1 全加器 2.1.1 设计思想先定义三个输入两个输出的实体，再定义结构体，一端输出等于三个输入信号之间的异或，另一个输出端等于三个输入信号每两个的乘积之和。 2.1.2 实验原理 1）全加器逻辑图全加器逻辑图 2）全加器真值表

2.1.3 VHDL程序（详见附录1） 2.1.4 仿真结果全加器VHDL仿真波形图全加器画图仿真波形图 2.2 四位串行加法器 2.2.1 设计思想利用四个全加器，每一个全加器对应二进制的一个位数的计算，上一个位数的进位输出接入下一个的进位输入。 2.2.2 实验原理 1）四位串行加法器逻辑图

四位串行加法器逻辑图 2）四位串行加法器真值表（略） 2.2.3 VHDL程序（略） 2.2.4 仿真结果四位串行加法器功能仿真波形图

2.3 74283：4位先行进位全加器（4-Bit Full Adder） 2.3.1 设计思想使用74283芯片，CIN=0时，每一个S等于对应A和B以及上一个位的进位相加。 2.3.2 实验原理 1）4位先行进位全加器逻辑图 4位先行进位全加器逻辑图 2）4位先行进位全加器逻辑功能表 2.3.3 VHDL程序（略） 2.3.4 仿真结果

4位先行进位全加器仿真波形图 3.实验总结：通过本次实验，我对三态门和OC门的逻辑功能有进一步的了解，觉得三态门用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用，而OC门则可以实现线与的功能。 4.附录（VHDL程序） 4.1 附录1 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT( x,y,cin : IN STD_LOGIC; s,cout : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE bhv OF f_adder IS BEGIN s<=x XOR y XOR cin; cout<=(x AND y)OR(x AND cin)OR(y AND cin); END ARCHITECTURE bhv;

实验六：加法器的使用

实验六：加法器的使用 1．实验目的 1) 熟悉加法器的工作原理与逻辑功能； 2) 掌握加法器的使用。 2．理论准备 1）二进制并行加法器是一种能并行产生两个二进制数算术和的逻辑部件，按其进位方式的不同可分为串行进位和超前进位二进制并行加法器； 2）串行进位二进制并行加法器是由全加器级联而成的。其特点是：被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。显然，这种加法器运算速度较慢，而且位数越多，速度就越低； 3）为了提高加法器的运算速度，必须设法减小或去除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。超前进位4位二进制并行加法器有74283。 3．实验内容用4位并行加法器(74283)设计一个可以做加法和减法的电路。当控制信号M=0时，将两个无符号的4位二进制数相加，当M=1时它将两个无符号数相减。 4．设计过程 1）输入：a[4..1]为被加数（或被减数，b[4..1]为加数（或减数），a[4..1]和b[4..1]为4位二进制数，控制信号M，当M=0时，电路实现加法运算，即执行a[4..1]+b[4..1]，当M=1时，电路实现减法运算，即执行a[4..1]-b[4..1]。减法采用补码运算。 2）用一个4位二进制并行加法器（74283）和4个异或门实现上述逻辑功能。将4位二进制a[4..1]直接加到并行加法器的A4、A3、A2和A1输入端，4位二进制b[4..1]通过异或门加到并行加法器的B4、B3、B2和B1输入端，并将功能变量M作为异或门的另一个输入且同时加到并行加法器的CIN进位输入端。 3）当M=0时，CIN=0，b[4..1]⊕M= b[4..1]⊕0= b[4..1]，加法器实现a[4..1]+b[4..1]；当M=1时，CIN=1，b[4..1]⊕M= b[4..1]⊕1 = b[4..1]’，加法器实现a[4..1]+b[4..1]’+1，即a[4..1]-b[4..1]。 4）根据真值表和逻辑函数画逻辑图。根据上式可以画出如图一所示的逻辑图。

加法器实验报告文档2篇

加法器实验报告文档2篇 Adder experiment report document 编订：JinTai College

加法器实验报告文档2篇小泰温馨提示：实验报告是把实验的目的、方法、过程、结果等记录下来，经过整理，写成的书面汇报。本文档根据实验报告内容要求展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意修改调整及打印。本文简要目录如下：【下载该文档后使用Word打开，按住键盘Ctrl键且鼠标单击目录内容即可跳转到对应篇章】 1、篇章1：加法器实验报告文档 2、篇章2：加法器的基本原理实验报告文档篇章1:加法器实验报告文档【实验名称】【目的与要求】 1.掌握1位全加器的设计 2.学会1位加法器的扩展【实验内容】 1.设计1位全加器

2.将1位全加器扩展为4位全加器 3.使4位的全加器能做加减法运算【操作步骤】 1.1位全加器的设计（1）写出1位全加器的真值表（2）根据真值表写出表达式并化简（3）画出逻辑电路（4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此（5）如果电路设计正确，将该电路进行封装以用于下一个环节 2.将1位全加器扩展为4位全加器（1）用1位全加器扩展为4位的全加器，画出电路图（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。

3.将4位的全加器改进为可进行4位加法和减法的运算器（1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加法运算而且还能进行减法运算。画出该电路（2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个数之和必须在4位补码的数的范围内），用quartusII 进行功能仿真并对仿真结果进行截图。【附录】篇章2:加法器的基本原理实验报告文档【按住Ctrl键点此返回目录】一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理

运放篇--之求和电路应用

加法器概念加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加运算。随着微电子技术突飞猛进的发展,电路设计技术也由计算机辅助设计逐渐进入自动设计时代。随着加法器在集成电路中被大量的用到,研究加法器成了人们改进现有技术,发展集成电路产业的另一个重要部分。加法器简介加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。对于32位的二进制加法，相关的也有五个量：1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32 次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN 都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。加法器电路运算原理

计组-加法器实验报告

半加器、全加器、串行进位加法器以及超前进位加法器一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器

4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker）四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位

⑶超前进位加法器将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。

二、实验器材 QuartusII仿真软件，实验箱三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果

四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致

实验五全加器的设计及应用

实验五全加器的设计及应用 The following text is amended on 12 November 2020.

能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端：i A （被加数）、i B （加数）、1-i C （低位向本位的进位）；2个输出端：i S （和数）、i C （向高位的进位）。下面给出了用基本门电路实现全加器的设计过程。 1）列出真值表，如表5-2所示。从表5-2中看出，全加器中包含着半加器，当01=-i C 时，不考虑低位来的进位，就是半加器。而在全加器中1-i C 是个变量，其值可为0 或1。 i S 、i C 的卡 2）画出诺图，如图5-3所示。（a ） i S （b ） i C 图5-3 全加器的卡诺图 3）由卡诺图写出逻辑表达式：如用代数法写表达式得：即： 4）画出逻辑图，如图5-4（a ）所示；图5-4（b ）是全加器的逻辑符号。（a ）逻辑图（b ）逻辑符号图5-4 全加器五、实验内容 1．利用异或门及与非门实现一位全加器，并验证其功能。答：逻辑电路图如下： 2. 试用全加器实现四位二进制全减器。 3. 试用一片四位二进制全加器将一位8421BCD 码转换成余3码，画出电路图，并测试其功能。 4. 试用一片3—8线译码器及四输入与非门设计一位全加器，要求电路最简，画出设计电路图，并测试其功能。 5. 试用74LS86组成二个四位二进制数的比较电路，要求两数相等时其输出为“1” ，反之为“0”。 6. 试用双四选一数据选择器和与非门分别构成全加器及全减器，写出表达式，画出逻辑图，要求电路最简，并测试其功能。半加器全加器

加法器实验报告

加法器实验报告篇一：加法器实验报告实验 _＿一＿＿【实验名称】 1位加法器【目的与要求】 1. 掌握1位全加器的设计 2. 学会1位加法器的扩展【实验内容】 1. 设计1位全加器 2. 将1位全加器扩展为4位全加器 3. 使4位的全加器能做加减法运算【操作步骤】 1. 1位全加器的设计（1）写出1位全加器的真值表（2）根据真值表写出表达式并化简（3）画出逻辑电路（4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此（5）如果电路设计正确，将该电路进行封装以用于下一个环节 2. 将1位全加器扩展为4位全加器（1）用1位全加器扩展为4位的全加器，画出电路图

（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3. 将4位的全加器改进为可进行4位加法和减法的运算器（1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加法运算而且还能进行减法运算。画出该电路（2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个数之和必须在4位补码的数的范围内），用quartusII进行功能仿真并对仿真结果进行截图。【附录】篇二：加法器的基本原理实验报告一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。

计算机组成原理实验proteus的应用

南京理工大学紫金学院计算机组成原理实验报告

实验报告一：加法器实验操作一、实验目的： 1.掌握 proteus 软件常用命令的使用方法 2.掌握加法器的基本使用二、实验内容： 1． proteus 软件命令使用 2．串联加法器的连接 3．并联加法器的连接三、实验步骤： (一 )proteus 软件界面的基本使用 ①通过 File 界面创建新文件或打开已有文件 ②所用的原件模型必须在蓝方框内放置

③Proteus 工具栏功能如上图 ④Proteus 中共有 36 种大的类别元件库，及超过 8000 种以上的具体元件库文件添加 Proteus 中的元件并不是很全，有时需要添加第三方库文件才可进行仿真，可以通过以下俩种方式进行添加 1、将第三方库文件拷贝至Proteus 程序目录下的LIBRARY 目录下，相应的元件模型文件也要

拷贝到 MODELS 目录下 2、将第三方库文件统一放至一个文件夹中，同时元件模型文件也要统一放至一个文件夹中，打开Proteus 菜单 SYSTEM 下的 SET PATH?在弹出的 Path Configuration 对话框的 Library folders 中添加库文件目录,在 Simulation and folders 中添加元件模型文件目录 ⑤点击左侧工具栏按钮进入元件模式，再次点按钮，即可调出元件库库元件分类说明： Analog Ics 模拟电路集成库 Capacitors 电容库 CMOS 4000 series CMOS 4000 库 Connectors 插座，插针，等电路接口连接库 Data Converters ADC,DAC 数 /模、模 /数库 Debugging Tools 调试工具 Diodes 二极管库 ECL 10000 Series ECL 10000 库 Electromechanica l 电机库 Inductors 电感库 Laplace Primitives 拉普拉斯变换库 Memory ICs 存储元件库 Microprocessor ICs CPU 库 Miscellaneous 元件混合类型库 Modeling Primitives 简单模式库 Operational Amplifiers 运放库 Optoelectroni cs 光电元件库 PLDs & FPGAs 可编程逻辑器件 Resistors 电阻库

数字电路练习题及答案--施密特触发器

一、简答题： 1、获取矩形脉冲波形的途径有哪两种？（1）一种方法是利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲。（2）另一种方法是通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲。其前提条件是，能够找到频率和幅度都符合要求的一种已有的电压信号。 2、施密特触发器在性能上有哪两个重要特点？（1）输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。（2）在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。 3、施密特触发器有哪些用途？（1）可以将边沿变化缓慢的信号波形整型为边沿陡峭的矩形波。（2）可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。 4、单稳态触发器的工作特性具有哪些显著特点？（1）它具有稳态和暂稳态两个不同的工作状态。单稳只有一个稳定的状态。这个稳定状态要么是0，要么是1。在没有受到外界触发脉冲作用的情况下，单稳态触发器保持在稳态；（2）在外界触发脉冲作用下，能从稳态翻转到暂稳态，（假设稳态为0，则暂稳态为1）。在暂稳态维持一段时间以后，再自动返回稳态。（3）单稳态触发器在暂稳态维持的时间长短仅仅取决于电路本身的参数，与触发脉冲的宽度和幅度无关。二、计算题：

1、如图所示为一个用CMOS 门电路构成的施密特触发器，已知电源电压为10V ， Ω=k R 101；Ω=k R 202；求其正向阈值电压、负向阈值电压及回差电压。（本题 6分）解：（1）正向阈值电压为：（2分）（2）负向阈值电压为：（2分）（3）回差电压为：（2分）解：（1）正向阈值电压为：V V R R V TH T 5.7210 )20101()1(21=+=+ =+（2分）（2）负向阈值电压为：V V R R V TH T 5.22 10 )20101()1(21=-=- =-（2分）（3）回差电压为：V V V V V V T T T 55.25.7=-=-=?-+（2分） 2、在图示的施密特触发器电路中，若G1和G2为74LS 系列与非门和反相器，它

加法器与减法器

电子设计自动化大作业题目加法器与减法器学院泉城学院班级电气09Q2班姓名李文建学号 20093005034 二O一一年十一月六日

加法器和减法器一、设计要求：（1）构造一个四位二进制加法器和一个四位二进制减法器，完成各自的功能仿真。（2）利用四个按键输入四位加数(或减数)和被加数(或被减数)。（3）用七段数码管显示四位和(或差)，用一只发光二极管指示进位(或借位)信号。（4）利用个开关控制，确定是四位二进制加法器还是一个四位二进制减法器。二、总体设计： 1、总体结构图

2、各模块功能（1）第一个4-16译码器实现输入四位加数（或减数）和被加数（或被减数）。（2）开关模块：控制B0、B1、B2、B3,当M=0时，执行A+B,当M=1时，执行A-B。（3）加法（减法）器模块：加法器：采用全加器的串行进位，本四位二进制加法器由四个一位二进制加法器组成，输入A i、B i、C i，输出S i、C i+1。减法器：与加法器的区别仅仅在于最后的和数为两数相减。 (4)LED灯：加法器：灯亮表示有进位，灯灭表示无进位。减法器：灯亮表示有借位，灯灭表示无进位。（5）第二个4-16译码器：输入为四为加法器的和S0、S1、S2、S3，输出为Y0—Y6分别控制七段数码管的a1、b1、c1、d1、e1、f1、g1，输出Y9—Y15分别控制第二个七段数码管的a2、b2、c2、d2、e2、f2、g2。（6）数码管：显示输出结果。三、单元模块设计 1、第一个4—16译码器（1）模块功能通过四个按键输入四位二进制数，由译码器得到四位加数（或减数）和被加数(或被减数)的所有组合，从而实现加法器（或减法器）的输入。（2）端口定义

加法器的基本原理实验报告

一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。 4、掌握半加器设计方法 5、掌握全加器的工作原理和使用方法二、实验内容 1、建立一个Project。 2、图形输入设计：要求用VHDL结构描述的方法设计一个半加器 3、进行编译，修改错误。 4、建立一个波形文件。（根据真值表） 5、对该VHDL程序进行功能仿真和时序仿真Simulation 三、实验步骤 1、启动QuartusⅡ 2、建立新工程NEW PROJECT 3、设定项目保存路径＼项目名称＼顶层实体名称 4、建立新文件Blok Diagram/Schematic File 5、保存文件FILE /SA VE 6、原理图设计输入元件符号放置通过EDIT_>SYMBOL 插入元件或点击图标元件复制元件移动元件转动元件删除管脚命名PIN_NAME 元件之间连线（直接连接，引线连接） 7、保存原理图 8 、编译：顶层文件设置，PROJECT_>Set as Top_Level 开始编译processing_>Start Compilation 编译有两种：全编译包括分析与综合（Analysis&Synthesis）、适配(Fitter)、编程（assembler）时序分析（Classical Timing Analysis）4个环节，而这4个环节各自对应相应菜单命令，可单独发布执行也可以分步执行