试验五：考核试验(基于FPGA的实现)

试验五：考核试验（基于FPGA的实现）

一、实验目的

1 、了解可编程数字系统设计的流程

2 、掌握Quartus II 软件的使用方法

3、掌握原理图输入方式设计数字系统的方法和流程

4、熟练掌握74LS161构成任意进制计数器的方法

二、实验设备

1、计算机：Quartus II 软件

2、Altera DE0 多媒体开发平台

3、集成电路：74LS161

74LS161：异步清零、同步置数四位二进制计数器

引脚的定义：

三、实验内容

实现22进制计数，计数器用74LS161（2片），其它器件任选：

00、01、02、03 、…、19、20、21

要求：

1用原理图输入方式完成；

2给出仿真波形；

3计数脉冲CLK接BUTTON0，计数结果接7段码HEX1和HEX0显示（DE0板）四、试验结果

五、试验心得

这次用QuartusⅡ软件做了74LS161的仿真,对各种芯片的逻辑功能及使用方法有了基本了解，并充分的意识到仿真软件在实际工程中的巨大作用。感觉如果要真正用QuartusⅡ做好实际问题的仿真，首先要将电路图准确绘制，然后设定各输入应接的电平及时钟信号，一步一步的来不出一点错误，才能正确的进行编译，然后才能设定参数进行波形仿真。实验是一个反复试验并磨合成结果的过程，在本次试验中我遇到了不少困难，导致仿真波形结果出不来，波形不准确，我改了又改没有出现预期结果，后来经过和同学讨论，终于编译成功，虽然结果不是很准确，但终究是完成实验。

最后这段时间做FPGA的试验我得出一个结论，作为大学生，只有对学习软件抱着一个认真的态度，对学习实验时进行多次尝试研究，深入了解其原理和步骤，才能掌握相关知识，达到最终目的。在以后的日子里，我会常用此软件进行仿真，提高自己的实践能力，理论和实践相结合，更好的学习数字电子技术。