当前位置：文档库 › [VIP专享]msp430F149管脚功能列表

[VIP专享]msp430F149管脚功能列表

引脚名称编号I/O描述

Avcc 64模拟电源电压，正端。提供模拟部分模拟

数字的变换器

AVSS 62模拟电源电压，负极。提供模拟部分模拟

数字的变换器。

DVCC 1数字电源电压，正端。供应所有数字部分。

DVSS 63数字电源电压，负极。供应所有数字部分。

P1.0/TACLK 12I / O通用数字I / O引脚/ Timer_A，时钟输入

信号TACLK输入

P1.1/TA0 13 I / O通用数字I / O引脚/Timer_A，捕捉：

CCI0A输入，比较：OUT0的输出/ BSL传

输

P1.2/TA1 14I / O通用数字I / O引脚/ Timer_A，捕捉：

CCI1A输入，比较：输出1输出

P1.3/TA2 15 I / O通用数字I / O引脚/，Timer_A捕捉：

CCI2A输入，比较：OUT2的输出

P1.4/SMCLK 16I / O通用数字I / O引脚/ SMCLK信号输出

P 1.5/TA0 17 I / O通用数字I / O引脚/ Timer_A，比较：

OUT0的输出

P1.6/TA1 18I / O通用数字I / O引脚/ Timer_A，比较：输出

1输出

P1.7/TA2 19I / O通用数字I / O引脚/ Timer_A，比较：

OUT2的输出

P2.0/ACLK 20I / O通用数字I / O引脚/ ACLK输出

P2.1/TAINCLK 21I / O通用数字I / O引脚/ Timer_A，时钟信号

INCLK

P2.2/CAOUT/TA0 22 I / O通用数字I / O引脚/ Timer_A，捕捉：

CCI0B输入/比较器输出/ BSL接收

P2.3/CA0/TA1 23 I / O通用数字I / O引脚/ Timer_A，比较：输

出1输出/比较器输入

P2.4/CA1/TA2 24I / O通用数字I / O引脚/ Timer_A，比较：

OUT2的输出/比较器输入

P2.5/ROSC 25I / O通用数字I / O引脚/定义DCO标称频率的

外部电阻输入

P2.6/ADC12CLK 26I / O通用数字I / O引脚/转换时钟- 12位ADC P2.7/TA0 27I / O通用数字I / O引脚/ Timer_A，比较：

OUT0的输出

P3.0/STE0 28I / O通用数字I / O引脚/从发送使能-

USART0/SPI模式

P3.1/SIMO0 29I / O通用数字I / O引脚/USART0/SPI方式的从

输入/主输出。

P3.2/SOMI0 30 I / O通用数字I / O引脚/USART0/SPI 方式的

从输出/主输入。

P3.3/UCLK0 31I / O通用数字I/O/USART0时钟：外部输入-

UART或SPI模式下，输出- SPI模式

P3.4/UTXD0 32I / O通用数字I / O引脚/发送数据输出-

USART0/UART模式

P3.5/URXD0 33 I / O通用数字I / O引脚/接收数据-

USART0/UART模式

P3.6/UTXD1+ 34I / O通用数字I / O引脚/发送数据输出-

USART1/UART模式

P3.7/URXD1+ 35I / O通用数字I / O引脚/接收数据-

USART1/UART模式

P4.0/TB0 36I / O通用数字I / O引脚/ Timer_B，捕捉：

CCI0A或CCI0B输入，比较：OUT0的输

出

P4.1/TB1 37I / O通用数字I / O引脚/ Timer_B，捕捉：

CCI1A或CCI1B输入，比较：OUT1输出P4.2/TB2 38 I / O通用数字I / O引脚/Timer_B，捕捉：

CCI2A或CCI2B输入，比较：OUT2的输

出

P4.3/TB3+ 39I / O通用数字I / O引脚/Timer_B，捕捉：

CCI3A或CCI3B输入，比较：Out3输出

P4.4/TB4+ 40 I / O通用数字I / O引脚/ Timer_B，捕捉：

CCI4A或CCI4B输入，比较：Out4输出

P4.5/TB5+ 41 I / O通用数字I / O引脚/ Timer_B，捕捉：

CCI5A或CCI5B输入，比较：Out5输出

P4.6/TB6+ 42 I / O通用数字I / O引脚/ Timer_B，捕捉：

CC I6A或CCI6B输入，比较：Out6输出

P4.7/TBCLK 43I / O通用数字I / O引脚/ Timer_B，时钟输入信

号TBCLK

P5.0/STE1+ 44I / O通用数字I / O引脚/从发送使能-

USART1/SPI模式

P5.1/SIMO1+ 45I / O通用数字I / O引脚/从入主出

USART1/SPI模式

P5.2/SOMI1+ 46I / O通用数字USART1/SPI方式的从输出/主

输入

P5.3/UCLK1+ 47I / O通用数字I / O外部时钟输入

USART1/UART或SPI方式，时钟输出

USART1/SPI方式

P5.4/MCLK 48 I / O通用数字I / O引脚/主系统时钟MCLK输

出

P5.5/SMCLK 49 I / O通用数字I / O引脚/次主系统时钟SMCLK

输出

P5.6/ACLK 50I / O通用数字I / O引脚/辅助时钟ACLK输出

P5.7/TBOUTH 51I / O通用数字I / O引脚/切换所有PWM数字

输出端口到高阻抗 - Timer_B7TB0到 TB6 P6.0/A0 59I / O通用数字I / O引脚/模拟输入a0的- 12

位ADC

P6.1/A1 60I / O通用数字I / O引脚/模拟输入格a1 - 12位

ADC

P6.2/A2 61 I / O通用数字I / O引脚/模拟输入a2的- 12

位ADC

P6.3/A3 2I / O通用数字I / O引脚/模拟输入a3的- 12

位ADC

P6.4/A4 3 I / O通用数字I / O引脚/模拟输入a4的- 12

位ADC

P6.5/A5 4I / O通用数字I / O引脚/模拟输入a5的- 12

位ADC

P6.6/A6 5 I / O通用数字I / O引脚/模拟输入a6的- 12

位ADC

P6.7/A7 6I / O通用数字I / O引脚/模拟输入a7 - 12位

ADC

RST / NMI 58I 复位输入，不可屏蔽中断输入端口，或者

引导装载程序启动（在Flash设备）。TCK 57I 测试时钟TCK是用于器件编程测试和引导

装载程序启动（Flash器件）时钟输入端口TDI / TCLK 55I 测试数据输入或测试时钟输入。该设备保

护用保险丝连接到的TDI / TCLK的。TDO / TDI 54I / O测试数据输出端口。TDO / TDI的数据输

出或编程数据输入端子

TMS 56I 选择测试模式。TMS用作一个器件的编程

和测试输入端口。

VeREF+ 10I/P ADC外部参考电压输入

VREF+ 7O ADC输内参考电压正端输出

VREF-/VeREF- 11O 内部ADC参考电压和外部施加的ADC参

考电压负端

XIN 8I 晶体振荡器XT1的输入端口。可以连接标

准晶体或手表晶体

XOUT/TCLK 9I/O晶体振荡器XT1的输出端或测试时钟输入XT2IN 53I晶体振荡器XT2的输入端口。只能连接标

准晶体

XT2OUT 52O 晶体振荡器XT2O输出端子

元器件封装及基本管脚定义说明(精)知识讲解

元器件封装及基本管脚定义说明以下收录说明的元件为常规元件 A: 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。包括了实际元件的外型尺寸，所占空间位置，各管脚之间的间距等，是纯粹的空间概念。因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装. 普通的元件封装有针脚式封装(DIP与表面贴片式封装(SMD两大类. (像电阻，有传统的针脚式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD ）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD 元件放上，即可焊接在电路板上了。元件按电气性能分类为:电阻, 电容(有极性, 无极性, 电感, 晶体管(二极管, 三极管, 集成电路IC, 端口(输入输出端口, 连接器, 插槽, 开关系列, 晶振,OTHER(显示器件, 蜂鸣器, 传感器, 扬声器, 受话器 1. 电阻: I.直插式 [1/20W 1/16W 1/10W 1/8W 1/4W] AXIAL0.3 0.4 II. 贴片式 [0201 0402 0603 0805 1206] 贴片电阻 0603表示的是封装尺寸与具体阻值没有关系但封装尺寸与功率有关通常来说 0201 1/20W 0402 1/16W 0603 1/10W

0805 1/8W 1206 1/4W 电容电阻外形尺寸与封装的对应关系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5 III. 整合式 [0402 0603 4合一或8合一排阻] IIII. 可调式[VR1~VR5] 2. 电容: I.无极性电容[0402 0603 0805 1206 1210 1812 2225] II. 有极性电容分两种: 电解电容 [一般为铝电解电容, 分为DIP 与SMD 两种] 钽电容 [为SMD 型: A TYPE (3216 10V B TYPE (3528 16V C TYPE (6032 25V D TYP E (7343 35V] 3. 电感: I.DIP型电感 II.SMD 型电感

常用电子器件管脚排列图

常用电子器件管脚排列图附录1 逻辑符号对照示例附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例）附录表1.2 几种常用逻辑门的逻辑符号比较示例附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC390为例）

附录2 集成电路 1. 集成电路命名方法集成电路命名方法见附录表2.1 附录表2.1 国产半导体集成电路型号命名法（GB3430-82） 2．集成电路介绍集成电路IC 是封在单个封装件中的一组互连电路。装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。把全部元件和电路成型在单片晶体硅材料上称单片集成电路。单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。通用集成电路分为模拟(线性)和数字两大类。模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。有时候集成电路标有LM (线性类型) 或DM(数字类型)符号。集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。这是一般应用所需要的。双列直插式是集成电路最通用的封装形式。其引脚标记有半圆形豁口、标志线、标志圆点等，一般由半圆形豁口就可以确定各引脚的位置。双列直插式的引脚排列图如附录图2.1所示。 3．使用TFL 集成电路与CMOS 集成电路的注意事项 (1) 使用TYL 集成电路注意事项 ① TYL 集成电路的电源电压不能高于V 5.5+。使用时，不能将电源与地颠倒错接，否则将会因为过大电流而造成器件损坏。附录图 2.1双列直插式集成电路的引脚排列

三极管的封装及引脚识别

三极管的封装及引脚识别三极管的封装形式是指三极管的外形参数，也就是安装半导体三极管用的外壳。材料方面，三极管的封装形式主要有金属、陶瓷和塑料形式；结构方面，三极管的封装为TO×××，×××表示三极管的外形；装配方式有通孔插装（通孔式）、表面安装（贴片式）和直接安装；引脚形状有长引线直插、短引线或无引线贴装等。常用三极管的封装形式有TO－92、TO－126、TO－3、TO－220TO等。国产晶体管按原部标规定有近30种外形和几十种规格，其外形结构和规格分别用字母和数字表示，如TO－162、TO－92等。晶体管的外形及尺寸如图1所示。

图1 晶体管的外形及尺寸 1 封装 1.金属封装（1）B型：B型分为B－1、B－2、…、B－6共6种规格，主要用于1W及1W以下的高频小功率晶体管，其中B－1、B－3型最为常用。引脚排列：管底面对自己，由管键起，按顺时针方向依次为E、B、C、D（接地极）。其封装外形如图2（a）所示。（2）C型：引脚排列与B型相同，主要用于小功率。其封装外形如图2（b）所示。（3）D型：外形结构与B型相同。引脚排列：管底面对自己，等腰三角形的底面朝下，按顺时针方向依次为E、B、C。其封装外形如图2（c）所示。（4）E型：引脚排列与D型相同，封装外形如图3（d）所示。（5）F型：该型分为F－0、F－1～F－4共5种规格，各规格外形相同而尺寸不同，主要用于低频大功率管封装，使用最多的是F－2型封装。引脚排列：管底面对自己，小等腰三角形的庵面朝下，左为E，右为B，两固定孔为C。其封装外形如图2（e）所示。¨ （6）G型：分为G－1～G－6共6种规格，主要用于低频大功率晶体管封装，使用最多的是G－3、G－4型。其中G－1、G－2为圆形引出线，G－3～G－6为扁形引出线。引脚排列：管底面对自己，等腰三角形的底面朝下，按顺时针方向依次为E、B、C。其封装外形如图2（f）所示。 2.塑料封装（1）S－1型、S－2型、S－4型：用于封装小功率三极管，其中以S－1型应用最为普遍。S－1、S－2、S－3型管的封装外形如图2（g）、（h）、（i）所示。引脚排列：平面朝外，半圆形朝内，引脚朝上时从左到右为E、B、C。（2）S－5型：主要用于大功率三极管。引脚排列：平面朝外，半圆形朝内，引脚朝上时从左到右为E、B、C。S－5型的封装外形如图2（j）所示。（3）S－6lA、S－6B、S－7、S－8型：主要用于大功率三极管，其中以S－7型最为常用。S－6A 引脚排列：切角面面对自己，引脚朝下，从左到右依次为B、C、E。它们的引脚排列与外形分别如图5.12（k）、（l）、（m）、（n）所示。（4）常见进口管的外形封装结构：TO－92与部标S－1相似，TO－92L与部标S－4相似，TO126与S－5相似，TO-202与部标S－7相似。

电子元件识别大全附图简体

1.0目的制订本指南，规范公司的各层工作人员认识及辨别日常工作中常用的各类元件。 2.0范围公司主要产品（电脑主机板）中的电子元件认识： 2.1工作中最常用的的电子元件有：电阻、电容、电感、晶体管（包括二极管、发光二极管及三极管）、晶体、晶振（振荡器）和集成电路（IC）。 2.2连接器元件主要有：插槽、插针、插座等。 2.3其它一些五金塑胶散件：散热片、胶针、跳线铁丝等。 4.0电子元件 4.1电阻电阻用“R”表示，它的基本单位是欧姆（Ω） 1MΩ（兆欧）=1，000KΩ（千欧）=1，000，000Ω 公司常用的电阻有三种：色环电阻、排型电阻和片状电阻。色环电阻的外观如图示：图1五色环电阻图2四色环电阻较大的两头叫金属帽，中间几道有颜色的圈叫色环，这些色环是用来表示该电阻的阻值和范围的，共有12种颜色，它们分别代表不同的数字（其中金色和银色表误差）：我们常用的色环电阻有四色环电阻（如图2）和五色环电阻（如图1）： 1).四色环电阻（普通电阻）：电阻外表上有四道色环：这四道环，首先是要分出哪道是第一环、第二环、第三环和第四环：标在金属帽上的那道环叫第一环，表示电阻值的最高位，也表示读值的方向。如黄色表示最高位为四，紧挨第一环的叫第二环，表示电阻值的次高位，如紫色表示次高位为7；紧挨第2环的叫第3环，表示次高位后“0”的个数，如橙色表示后面有3个0；最后一环叫第4环，表示误差范围，一般仅用金色或银色表示，如为金色，则表示误差范围在±10%之间。例如：某电阻色环颜色顺序为：黄-紫-橙-银，表示该电阻的阻值为：47，000Ω=47KΩ，误差范围：±10%之间。

封装及管脚定义(精)

管脚定义

1. LCM参数： 1.1 屏幕大小：240*RGB*302 dots，262144色（2的（R(6位数+G(6位数+B(6位数）次方） 1.2 控制器：HX8347-A 1.2.1最低供电电压：1.65V ，内置升压器， 1.2.2三种接口模式： ①命令参数接口模式 ②寄存器内容接口模式 ③RGB 接口模式 1.2.3工作温度：-40~85℃ 1.3显示：

1.3.1正常显示模式 ①命令参数接口模式：262144(R(6,G(6,B(6色 ②寄存器内容接口模式：a262144(R(6,G(6,B(6，b 65536(R(5,G(6,B(5色 1.3.2空闲显示模式①8(R(1,G(1,B(1色 1.4显示组件 1.4.1 VCOM 控制组件：-2V~5.5V 1.4.2 DC/DC转换 ①DDVDH ：3.0V~6.0 ②VGH ：+9.0V~16.5V ③VGL ：-6.0V~-13.5V 1.4.3 帧存储区域240（水平）*320（垂直）*18bit 1.5显示/控制接口 1.5.1显示接口模式 ①命令参数接口模式 A ．8/16bit并行总线接口 B ．串行总线接口 C ．16/18bit并行RGB 总线 ②寄存器内容接口模式 A ．8/16/18bit并行接口 B ．串行总线接口

C ．16/18bit并行RGB 总线 1.5.2控制接口模式 IFSEL0=0：命令参数接口模式 IFSEL0=1：寄存器内容接口模式 1.5.3电压 ①逻辑电压（IOVCC ）：1.65V~3.3V ②驱动电压（VCI ）：2.3V~3.3V 1.5.4颜色模式 A ．16Bit ：R(5,G(6,B(5 A ．18Bit ：R(6,G(6,B(6 接口模式选择：写寄存器：

芯片引脚图及引脚描述

555芯片引脚图及引脚描述 555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。 1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平； 2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。 4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。 5脚是控制端。 7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。 555集成电路管脚,工作原理,特点及典型应用电路介绍. 1 555集成电路的框图及工作原理 555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。 2. 555芯片管脚介绍 555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。其中6脚称阈值端(TH)，是上比较器的输入；2脚称触发端(TR)，是下比较器的输入；3脚是输出端(Vo)，它有O和1两种状态，由输入端所加的电平决定；7脚是放电端(DIS)，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；4脚是复位端(MR)，加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端，1脚是地端。图2 555集成电路封装图我们也可以把555电路等效成一个带放电开关的R-S触发器，如图3(A)所示，这个特殊的触发器有两个输入端：阈值端(TH)可看成是置零端R，要求高电平，触发端(TR)可看成是置位端S，要求低电平，有一个输出端Vo，Vo可等效成触发器的Q端，放电端(DIS)可看成是由内部放电开关控制的一个接点，由触发器的Q端控制：Q=1时DIS端接地，Q=0时DIS 端悬空。另外还有复位端MR，控制电压端Vc，电源端VDD和地端GND。这个特殊的触发器有两个特点： (1)两个输入端的触发电平要求一高一低，置零端R即阈值端(TH)要求高电平，而置位端s 即触发端(TR)则要求低电乎; (2)两个输入端的触发电平使输出发生翻转的阈值电压值也不同，当V c端不接控制电压时，对TH(R)端来讲，>2/3VDD是高电平1,<2/3VDD是低电平0：而对TR(S)端来讲，>1/3VDD是

USB3.0连接器引脚定义及封装尺寸

USB 3.0采用的双总线结构，在速率上已经达到4.8Gbps，所以称为Super speed，在USB 3.0的LOGO上显示为SS，由于接口变化太大，再加上把USB 3.0协议集成到相关芯片组肯定也需要时间，所以USB 3.0的普及应该至少再需三年以上。说明：本文插图及封装尺寸来源，USB 3.0-final.pdf（Date:November/12/2008），USB 3.0协议可在USB官方下载到。 USB 3.0中定义的连接器包括（本文不包含连接线缆）： USB 3.0 A型插头和插座 USB 3.0 B型插头和插座 USB 3.0 Powered-B型插头和插座 USB 3.0 Micro-B型插头和插座 USB 3.0 Micro-A型插头 USB 3.0 Micro-AB型插座 1、USB 3.0 A型USB插头（plug）和插座（receptacle）引脚顺序（左侧为Plug，右侧为Receptacle）：引脚定义：封装尺寸（单PIN Receptacle）：

2、USB 3.0 B型USB插头（plug）和插座（receptacle）引脚顺序（左侧为Plug，右侧为Receptacle，注意箭头所指斜口向上，USB端口朝向自己）：引脚定义：封装尺寸（单PIN Receptacle）： 3、USB 3.0 Powered-B型USB插头（plug）和插座（receptacle）

引脚顺序（左侧为Plug，右侧为Receptacle，注意宽边在上，USB端口朝向自己）：引脚定义：封装尺寸（Receptacle）： 4、USB 3.0 Micro USB插头和插座 USB 3.0 Micro USB插头和插座变化相当大，而官方的协议文档中，涉及该部分的插图仍然存在模糊情况，这里不再抓图，前面文章介绍过Micro USB接口主要是用于蜂窝电话和便携设备的，体积相比Mini-USB更小。 Micro USB插头和插座分为三种： USB 3.0 Micro-B型插头和插座 USB 3.0 Micro-A型插头 USB 3.0 Micro-AB型插座 USB 3.0 Micro-B连接器引脚定义：

器件管脚图及功能表

1 附录6 器件管脚图及功能表 74LS74双D 正沿触发器 74LS273八D 触发器 74LS377八D 触发器 74LS374八D 触发器（三态输出） 74LS175双输出四D 触发器 74LS245 74LS161四位二进制同步计数器 74LS139双2：4译码器

2 74LS151 八选一选择器 74LS157 四个二选一选择器 74LS257 四个二选一选择器（非反相三态输出）注：i 等于d 2d 1d 0对应的十进制数 6116 2K*8 RAM 2716 2K*8 ROM 2732 4K*8 ROM 74LS138 3：8译码器 74LS148 8：3八进制优先编码器 74LS85 四位幅度比较器

附录9微指令寄存器的各字段微操作信号输出去向及功能指令字段IR7~0 3

附录10 联机通讯指南一、准备 1、准备一台PC机。 2、把TEC-2机在实验台上放好打开，将TEC-2的随机电源放在TEC-2的左侧，并确认电源开关处在关断的位置。二、连接电源线 1、将TEC-2机电源的直流输出插头P8插在TEC-2机垂直板左侧的插座P8上；将TEC-2机电源的直流输出插头P9插在TEC-2水平板左侧的插座P9上。特别提醒注意：不要接反P8和P9，否则会烧机器或电源。 2、将TEC-2电源的电源线一端接电源的交流输入插孔，另一端接220V交流电源接线盒。注意：TEC-2电源的交流电源线必须和计算机的电源线接在同一个有地线的电源接线盒上，以保证两设备共地，否则可能烧毁电源或机器。三、连接TEC-2和PC 1、准备好随机提供的TEC-2和PC的串口通讯电缆。该电缆一端是9孔的插头，另一端是25孔的插头。注意：TEC-2随机提供多条通讯电缆，请务必正确选用，以免错误连接造成联机失败。 2、把串口通讯电缆的9孔插头接在TEC-2机的上板左下角V70插座上，25孔插头插在计算机的串口上（COM1或COM2）。如果PC上没有25针的串口或者25针的串口已被其它设备占用，TEC-2 随机提供一个9转25的转换器可以把25孔的插头转换成9孔的插头，接在9针的串口上。四、TEC-2的初始设置将TEC-2大板下方钮子开关S2~S0拨成100（向上为“1”，向下为“0”）； FS1~FS4拨成1010（向上为“1”，向下为“0”）；将CONT/STEP钮子开关拨到CONT位置。五、开机 1、打开计算机电源开关，使计算机正常启动。 2、打开TEC-2电源开关，TEC-2大板左上角一排指示灯亮。六、加载通讯软件 1、用户可以根据联机PC的软件配置情况选择以下三种方法之一运行联机通讯软件。4

基本元器件的规范化图形

基本元器件的规范化图形。 1 2 3 4 5 6、继电器

7、二极管类 8、三极管类

9 10

5.4电源、地的命名要求、规范化图形及注意事项 1、电源、地的命名和规范化图形建议电源使用图标，方便修理人员查找其他地名称统一标识为实际的地的名称。 2、注意事项如果需要使用符号，请注意使用的“SYMBOL”的“NAME”是否与设计中的网络名相同，如果不同，在生成网表时会产生两个网络名。例如通常我们放置的“GND”符号都是

而实际这个符号的“NAME”可能是“GND”也可能是“GND_POWER”、,而系统通常默认的都是“GND_POWER”。如果设计中没有将“GND”与“GND_POWER”连接在一起，网表中就会出现“GND”、“GND_POWER”两个网名，很显然不同的网名在EDA设计时是不能被连接在一起的。对于有可焊接管脚的金属壳体器件，如：复位按钮、拨码开关、连接器等，在原理图中应该明确表示金属壳体是接哪一种地，如：工作地，还是接ESD防护及屏蔽地。 CMOS电路的不用的输入端不能悬空。第二部分元器件原理图建库规范 1.目的。对绘图者在CaptureV10.0平台上建立元器件原理图符合进行规范要求，增加电路图的可读性及确保库资源共享。 2.范围。本标准规定了在CaptureV10.0平台上元器件原理图符号建库规范。本标准适用于公司在CaptureV10.0平台上的元器件原理图符号建库和审核。 3.管理建议。 1、由绘图人员来负责Cadence元器件原理图模型的建立和该元器件资料的查询。 2、由EDA元器件库维护人员负责Cadence元器件原理图符号模型的审核。 3、由EDA元器件库维护人员负责将审核通过的元器件原理图符号模型分类加入到Cadence元器件原理图符号库中，如果元器件并不符合已有的库类别，将其加入其它类中。 4.CADENCE元器件建库步骤和要求。 4.1 CADENCE元器件原理图库器件模型的建造总体要求。库模型根据实际情况权衡制作，遵循的一个原则是通俗易懂。以下提出几点约定须共同遵守： 1、只要元器件上有的管脚，图形库都应体现出来，不允许使用隐含管脚的方式（包括未使用的管脚）。 2、对IC器件，在空间允许的情况下尽量做成矩形或方形；对于管脚的安排，可根据功能模块和管脚号的顺序综合考虑管脚的排列，原则输入放置在左边，输出放置在右边，电源放置在上边，地放置在下面。 3、对连接器、插针等有2列的接插件，管脚号的命名顺序应该和板片中的命名保持一致。 4、对于CPLD/FPGA器件，做成矩形或方形；对于管脚的安排，原则上要求按照管脚顺序号进行排列。 5、对电阻、电容、电感、二极管、发光二极管、三极管、保险丝、过压保护器、复位开关、电池等分立器件及小封装器件，图形使用常见的简易图形表示。 4.2 CADENCE元器件建库步骤和具体要求。 4.2.1 N e w Part Proterties 的设置。当需要添加一个新的元器件库的时候，首先我们会在capturev16.5中遇到下面这个New Part Properties窗口：

器件管脚图及功能表上课讲义

器件管脚图及功能表

收集于网络，如有侵权请联系管理员删除附录6 器件管脚图及功能表 74LS74双D 正沿触发器 74LS273八D 触发器 74LS377八D 触发器 74LS374八D 触发器（三态输出） 74LS175双输出四D 触发器 74LS245 74LS161四位二进制同步计数器 74LS139双2：4译码器

收集于网络，如有侵权请联系管理员删除 74LS151 八选一选择器 74LS157 四个二选一选择器 74LS257 四个二选一选择器 210 6116 2K*8 RAM 2716 2K*8 ROM 2732 4K*8 ROM 74LS138 3：8译码器 74LS148 8：3八进制优先编码器

附录9微指令寄存器的各字段微操作信号输出去向及功能收集于网络，如有侵权请联系管理员删除

74ls138管脚图及功能真值表

74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出

由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

LM339引脚图与功能简介

LM2901/LM339/LM239/LM139的引脚和原理参数完全一样，只是使用温度不一样。 LM339引脚图与功能简介 LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是： 1）失调电压小，典型值为2mV； 2）电源电压范围宽，单电源为2-36V，双电源电压为±1V-±18V； 3）对比较信号源的内阻限制较宽； 4）共模范围很大，为0~（Ucc-1.5V）Vo； 5）差动输入电压范围较大，大到可以等于电源电压； 6）输出端电位可灵活方便地选用。 LM339集成块采用C-14型封装，图1为外型及管脚排列图。由于LM339使用灵活，应用广泛，所以世界上各大IC生产厂、公司竟相推出自己的四比较器，如IR2339、ANI339、SF339等，它们的参数基本一致，可互换使用。 LM339类似于增益不可调的运算放大器。每个比较器有两个输入端和一个输出端。两个输入端一个称为同相输入端，用“+”表示，另一个称为反相输入端，用“-”表示。用作比较两个电压时，任意一个输入端加一个固定电压做参考电压（也称为门限电平，它可选择LM339输入共模范围的任何一点），另一端加一个待比较的信号电压。当“+”端电压高于“-”端时，输出管截止，相当于输出端开路。当“-”端电压高于“+”端时，输出管饱和，相当于输出端接低电位。两个输入端电压差别大于10mV就能确保输出能从一种状态可靠地转换到另一种状态，因此，把LM339用在弱信号检测等场合是比较理想的。LM339的输出端相当于一只不接集电极电阻的晶体三极管，在使用时输出端到正电源一般须接一只电阻（称为上拉电阻，选3-15K）。选不同阻值的上拉电阻会影响输出端高电位的值。因为当输出晶体三极管截止时，它的集电极电压基本上取决于上拉电阻与负载的值。另外，各比较器的输出端允许连接在一起使用。

各个引脚的封装

1、BGA(ballgridarray) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为3 1mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC和GPAC)。 2、BQFP(quadflatpackagewithbumper) 带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。 3、碰焊PGA(buttjointpingridarray) 表面贴装型PGA的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cer dip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad 用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。

常用电子器件管脚排列

常用电子器件管脚排列图附录1 逻辑符号对照示例附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例）逻辑符号逻辑功能逻辑非 A Y 逻辑极性附录表1.2 几种常用逻辑门的逻辑符号比较示例标准非门与门与非门或门或非门异或门国标 GB4728.12 ---85（IEC 617—12）美国一些公司的标准附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC390为例）项目逻辑符号框图管脚排列图形功能功能标注清晰，但烦琐。用于原理图中简单易用，但功能有时提示不全。多用于原理电路图中管脚位置确切，但功能可能提示不全。用于装配电路图、接线图

附录2 集成电路 1. 集成电路命名方法集成电路命名方法见附录表2.1 附录表 2.1 国产半导体集成电路型号命名法（GB3430-82）第零部分第一部分第二部分第三部分第四部分用字母表示器件符合国家标准用字母表示器件的类型用阿拉伯数字和用字母表示器件的系列品种代号用字母表示器件的工作温度范围用字母表示器件的封装形式符号意义符号意义符号意义符号意义 C 中国制造 T H E C F D W J B M μ TTL HTL ECL CMOS 线性放大器音响、电视电路稳压器接口电路非线性电路存储器微型电路 C E R M 0 ~70℃ -48 ~75℃ -55 ~85℃ -55 ~125℃ W B F D P J K T 陶瓷封装塑料封装全密封扁平陶瓷直插塑料直插黑陶瓷扁平金属菱形金属圆形 2．集成电路介绍集成电路IC 是封在单个封装件中的一组互连电路。装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。把全部元件和电路成型在单片晶体硅材料上称单片集成电路。单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。通用集成电路分为模拟(线性)和数字两大类。模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。有时候集成电路标有LM (线性类型) 或DM(数字类型)符号。集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。这是一般应用所需要的。双列直插式是集成电路最通用的封装形式。其引脚标记有半圆形豁口、标志线、标志圆点等，一般由半圆形豁口就可以确定各引脚的位置。双列直插式的引脚排列图如附录图2.1所示。 3．使用TFL 集成电路与CMOS 集成电路的注意事项 (1) 使用TYL 集成电路注意事项附录图 2.1双列直插式集成电路的引脚排列

元件封装及基本脚位定义说明

元件封裝及基本腳位定義說明 PS:以下收录说明的元件为常规元件 A: 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。包括了实际元件的外型尺寸，所占空间位置，各管脚之间的间距等，是纯粹的空间概念。因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装.普通的元件封装有针脚式封装(DIP)与表面贴片式封装(SMD)两大类. (像电阻，有传统的针脚式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD 元件放上，即可焊接在电路板上了。) 元件按电气性能分类为:电阻,电容(有极性,无极性),电感,晶体管(二极管,三极管),集成电路IC,端口(输入输出端口,连接器,插槽),开关系列,晶振,OTHER(显示器件,蜂鸣器,传感器,扬声器,受话器) 1.电阻: I.直插式[1/20W 1/16W 1/10W 1/8W 1/4W] II.贴片式[0201 0402 0603 0805 1206] III.整合式[0402 0603 4合一或8合一排阻] IIII.可调式[VR1~VR5] 2.电容: I.无极性电容[0402 0603 0805 1206 1210 1812 2225] II.有极性电容分两种: 电解电容[一般为铝电解电容,分为DIP与SMD两种] 钽电容[为SMD型: A TYPE (3216 10V) B TYPE (3528 16V) C TYPE (6032 25V) D TYPE (7343 35V)] 3.电感: 型电感型电感 4.晶体管: I.二极管[1N4148 (小功率) 1N4007(大功率) 发光二极管(都分为SMD DIP两大类)]

器件管脚图及功能表

附录6 器件管脚图及功能表 74LS74双D 正沿触发器 74LS273八D 触发器 74LS377八D 触发器 74LS374八D 触发器（三态输出） 74LS175双输出四D 触发器 74LS245 74LS161四位二进制同步计数器 74LS139双2：4译码器

74LS151 八选一选择器 74LS157 四个二选一选择器 74LS257 四个二选一选择器（非反相三态输出）注：i等于d2d1d0对应的十进制数 6116 2K*8 RAM2716 2K*8 ROM2732 4K*8 ROM 74LS138 3：8译码器 74LS148 8：3八进制优先编码器 74LS85 四位幅度比较器

附录9微指令寄存器的各字段微操作信号输出去向及功能指令字段IR7~0

74LS74内部结构-引脚图-管脚-逻辑图(双D触发器)、原理图和真值表以及波形图分析

74LS74内部结构引脚图管脚逻辑图(双D触发器)、原理图和真值表以及波形图分析下面介绍一下74ls74，74ls74内部结构，74ls74引脚图，74ls74管脚图，74ls74逻辑图。在TTL电路中，比较典型的d触发器电路有74ls74。74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发d触发器电路。 (图点击，或下载后可放大)

(图点击，或下载后可放大) ---------------------- 原理图和真值表以及波形图分析边沿D 触发器: 负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。

工作原理: SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD =0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下： 1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6 =Q5=D。 2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本RS触发器的逻辑功能可知，Q =D。 3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q 3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，

器件管脚图及功能表

. 附录6 器件管脚图及功能表 74LS74双D 正沿触发器 74LS273八D 触发器 74LS377八D 触发器 74LS374八D 触发器（三态输出） 74LS175双输出四D 触发器 74LS245 74LS161四位二进制同步计数器 74LS139双2：4译码器

74LS151 八选一选择器 74LS157 四个二选一选择器 74LS257 四个二选一选择器（非反相三态输出）注：i等于d2d1d0对应的十进制数 6116 2K*8 RAM 2716 2K*8 ROM2732 4K*8 ROM 74LS148 8：3八进制优先编码器 74LS85 四位幅度比较器 .

附录9微指令寄存器的各字段微操作信号输出去向及功能指令字段IR7~0 .