摩尔定律与集成电路

从摩尔定律看集成电路

所谓摩尔定律，就是指当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18个月翻一倍以上。它是由英特尔公司创始人之一戈登·摩尔提出来的。

这一定律揭示了信息技术进步的速度。尽管这种趋势已经持续了超过半个世纪，摩尔定律仍应该被认为是观测或推测，而不是一个物理或自然法。预计定律将持续到至少2015年或2020年。然而，2010年国际半导体技术发展路线图的更新增长已经放缓在2013年年底，之后的时间里晶体管数量密度预计只会每三年翻一番。1965年4月19日，《电子学》杂志（Electronics Magazine）第114页发表了摩尔（时任仙童半导体公司工程师）撰写的文章〈让集成电路填满更多的组件〉，文中预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。

1975年，摩尔在IEEE国际电子组件大会上提交了一篇论文，根据当时的实际情况对摩尔定律进行了修正，把“每年增加一倍”改为“每两年增加一倍”，而现在普遍流行的说法是“每18个月增加一倍”。但1997年9月，摩尔在接受一次采访时声明，他从来没有说过“每18个月增加一倍”，而且SEMATECH路线图跟随24个月的周期。大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩尔定律延伸，IC技术每隔一年半推进一个世代。摩尔定律是简单评估半导体技术进展的经验法则，其重要的意义在于长期而言，IC制程技术是以一直线的方式向前推展，使得IC产品能持续降低成本，提升性能，增加功能。1998年时，台积电董事长张忠谋曾表示，摩尔定律在过去30年相当有效，未来10到15年应依然适用。但最新的一项研究发现，摩尔定律的时代将会退出，因为研究和实验室的成本需求十分高昂，而有财力投资在创建和维护芯片工厂的企业很少。而且制程也越来越接近半导体的物理极限，将会难以再缩小下去。由于高纯硅的独特性，集成度越高，晶体管的价格越便宜，这样也就引出了摩尔定律的经济学效益，在20世纪60年代初，一个

晶体管要10美元左右，但随着晶体管越来越小，直小到一根头发丝上可以放1000个晶体管时，每个晶体管的价格只有千分之一美分。据有关统计，按运算10万次乘法的价格算，IBM704计算机为85美分，IBM709降到17美分，而60年代中期IBM 耗资50亿研制的IBM360系统计算机已变为3.0美分。摩尔定律的定义归纳起来，主要有以下三种版本：集成电路芯片上所集成的电路的数目，每隔18个月就翻一倍。微处理器的性能每隔18个月提高一倍，或价格下降一半。用一个美元所能买到的计算机性能，每隔18个月翻两倍。以上几种说法中，以第一种说法最为普遍，第二、三两种说法涉及到价格因素，其实质是一样的。三种说法虽然各有千秋，但在一点上是共同的，即翻倍的周期都是18个月，至于翻倍的是集成电路芯片上所集成的电路的数目，是整个计算机的性能，还是“一个美元所能买到的性能”就见仁见智了。

摩尔第二定律：摩尔定律提出30年来，集成电路芯片的性能的确得到了大幅度的提高；但另一方面，Intel高层人士开始注意到芯片生产厂的成本也在相应提高。1995年，Intel董事会主席罗伯特·诺伊斯预见到摩尔定律将受到经济因素的制约。同年，摩尔在《经济学家》杂志上撰文写道：“现在令我感到最为担心的是成本的增加，这是另一条指数曲线”。他的这一说法被人称为摩尔第二定律。

新摩尔定律：中国IT专业媒体上出现了“新摩尔定律”的提法，指的是中国Internet联网主机数和上网用户人数的递增速度，大约每半年就翻一番。而且专家们预言，这一趋势在未来若干年内仍将保持下去。“摩尔定律”归纳了信息技术进步的速度。在摩尔定律应用的40多年里，计算机从神秘不可近的庞然大物变成多数人都不可或缺的工具，信息技术由实验室进入无数个普通家庭，因特网将全世界联系起来，多媒体视听设备丰富着每个人的生活。

由于高纯硅的独特性，集成度越高，晶体管的价格越便宜，这样也就引出了摩尔定律的经济学效益。在20世纪60年代初，一个晶体管要10美元左右，但随着晶体管越来越小，直到小到一根头发丝上可以放1000个晶体管时，每个晶体管的价格只有千分之一美分。据有关统计，按运算10万次乘法的价格算，IBM704电脑为1美元，IBM709降到20美分，而60年代中期IBM耗资50亿研制的IBM360系统电脑已变为3.5美分。

“摩尔定律”对整个世界意义深远。在回顾40多年来半导体芯片业的进展并展望其未来时，信息技术专家们认为，在以后“摩尔定律”可能还会适用。但随着晶体管电路逐渐接近性能极限，这一定律终将走到尽头。40多年中，半导体芯片的集成化趋势一如摩尔的预测，推动了整个信息技术产业的发展，进而给千家万户的生活带来变化。

微电子和集成电路：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。

目前，集成电路在整机中的应用，以计算机最大，通讯次之，第三位则是消费类电子。集成电路枝术是一种使其他所有工业黯然失色，又使其他工业得以繁荣发展的技术，其设计规格从1959年以来40多年间缩小为原来的140分之一，而晶体管的平均价格降低为原来的百万分之一。如果小汽车也按照此速度进步的活，那么现在小汽车的价格只需1美分。难怪日本人认为控制了超大规模集成电路技术，就控制了世界产业。

中国的集成电路产业起步于1965年，经过30多年的发展，现已初步形成了包括设计、制造、封装业共同发展的产业结构。芯片生产技术已达到8英寸、0.25微米-0.18微米水平。但总体来讲，我国集成电路产业比较弱小，1999年销售额仅占国际市场份额的0.7%，只能满足国内市场需求的16%。要提高我国微电子技术的整体水平，我们还需要长期的艰苦努力。

半导体工艺：半导体工艺主要内容就是讲芯片的制作工艺，通过氧化、扩散、光刻等工艺方法，在芯片上做成我们想要的电路。

集成电路工艺：电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）

集成电路版图复习课答案总结

1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。 ⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 ⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。 ⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。 ⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 2、简述集成电路发展的摩尔定律。 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？ 集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。

4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。 CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。 BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。 5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延 微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。

半导体封装制程简介

（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二

（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

半导体清洗设备制程技术及设备市场分析

半导体清洗设备制程技术与设备市场分析 （台湾）自?動?化?產?業?技?術?與?市?場?資?訊?專?輯 关键词 ?多槽全自动清洗设备Wet station ?单槽清洗设备Single bath ?单晶圆清洗设备Single wafer ?微粒particle 目前在半导体湿式清洗制程中，主要应用项目包含晶圆清洗与湿式蚀刻两项，晶圆(湿式) 清洗制程主要是希望藉由化学药品与清洗设备，清除来自周遭环境所附着在晶圆表面的脏污，以达到半导体组件电气特性的要求与可靠度。至于脏污的来源，不外乎设备本身材料产生、现场作业员或制程工程师人体自身与动作的影响、化学材料或制程药剂残留或不纯度的发生，以及制程反应产生物的结果，尤其是制程反应产生物一项，更成为制程污染主要来源，因此如何改善制程中所产生污染，便成为清洗制程中研究主要的课题。 过去RCA 多槽湿式清洗一直是晶圆清洗的主要技术，不过随着近年来制程与清洗设备的演进，不但在清洗制程中不断产生新的技术，也随着半导体后段封装技术的演进，清洗设备也逐渐进入封装厂的生产线中。以下本文即针对清洗设备与技术作一深入介绍，并分析清洗设备发展的关键机会及未来的发展趋势。 晶圆表面所残留脏污的种类非常多，约略可分成微粒、金属离子、有机物与自然氧化物。而这些污染物中，以金属离子对半导体组件的

电气特性有相当的影响力，其中尤其是重金属离子所引发的不纯度，将严重影响闸氧化层的临界崩溃电压、起始电压漂移与P-N 接合电压，进而造成制程良率的降低。所以，针对制程所使用的化学品与纯水，必须进行严格的纯度控制以有效降低生产过程所产生的污染源。由于集成电路随着制作集积度更高的电路，其化学品、气体与纯水所需的纯度也将越高，为提升化学品的纯度与操作良率，各家厂商无不积极改善循环过滤与回收系统，如FSI 公司提出point-of-generation （点产生）与point-of-use （点使用）相结合，比起传统化学瓶的供应方式，有着更佳的纯度。（注：POUCG点再生） 在半导体制程中，无论是在去光阻、化学气相沈淀、氧化扩散、晶圆研磨以后等各阶段制程都需反复清洗步骤，而在晶圆清洗部分也概略分为前后段清洗两部分(在晶圆生产处理过程中大致可区分为 前段与后段制程，前后段以金属制作蒸镀、溅镀为分界)，在前段制程清洗方面，如Preclean、扩散、氧化层与氮化层的去除、复晶硅蚀刻与去除。后制程段清洗方面，包含金属间介电层与金属蚀刻后之清洗、光阻去除前后的清洗、CMP 制程后之清洗等。 由于晶圆污染来源除一般微粒(particle) 附着于晶圆表面上，并可能是污染物与晶圆表面之间产生连接，包含如多种化学键结，甚至于脏污被氧化层或有机物薄膜所深埋，即使经过多次的物理力洗濯或冲刷，均无法彻底去除此脏污，并有可能产生回污或交互污染。因此，清洗的方法除了物理力或溶解的洗净外，对于晶圆表面施予微量蚀刻(Micro-etching) 的化学清洗方式(如下表一)，便成了不可或缺的关键

半导体制程及摩尔定律

神秘的处理器制程工艺 摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。 你能准确说出45nm是什么宽度吗？ 得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。而要理解这个问题，就要从超大规模集成电路中最基本的单元 —MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。 我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。这便是MOS最基本的工作原理。

在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。 上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。 在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。 CMOS的电路结构

摩尔定律知识汇总

摩尔定律知识汇总 已经稳固运行了 50 年之久的摩尔定律就将迎来终结，但这背后也蕴藏着大量的机会。原文来自 Rodney Brooks 的博客。 摩尔定律到底从何而来 Moore, Gordon E., Cramming more components onto integrated circuits, Electronics, Vol 32, No. 8, April 19, 1965. Electronics 是一本 1930 年到 1995 年期间出刊的贸易期刊。1965 年，戈登·摩尔(Gordon Moore)发表于上的一篇长达四页半的文章可能是这本期刊最著名的文章了。这篇文章不仅阐明了一个趋势的开始，而且这种趋势逐渐成为一个目标/法则，统治了硅基电路产业(这是我们的世界中每一个数字设备的基础)五十年。摩尔是加州理工学院博士，是 1957 年成立的仙童半导体公司的创始人之一，同时自1959 年起担任该公司的研发实验室主任。仙童是以制造硅基半导体起家的，当时大多数半导体还是以锗为材料的，这种半导体工艺非常缓慢。

你可以从网络上搜到大量声称其原稿复印件的文件，但是我注意到其中有一些所谓的原稿中的图是重新画上去的，与我一直看到的原稿有些不同。下面我将再现原稿中的两张图表，据我所知，我的这份复制版是该杂志原稿的唯一复制版本，没有手动/人工的痕迹。 首先我要再现的是摩尔定律起源精华。然而，该论文中还有一个同样重要的早期图表，预测可能出现的硅基功能电路的未来产量。它的实际数据比这个少，而且正如我们所看到的，这张图表包含了真实的未来。 这是一张关于集成电路上元件数量的图。集成电路是经由一个类似于印刷的过程生产出来的。光以数种不同的模式打到薄薄的硅晶圆(wafer)上，同时会有不同的气体填充进它的气囊中。不同的气体会在硅晶圆表面引起不同的光致化学反应，有时会沉积某些类型的材料，有时会腐蚀材料。有了能塑造光线的精确光掩模(mask)，精确控制好温度和曝光时间，就能打印出一个二维电路。该电路上有晶体管、电阻和其它元件。其中很多可能是在单个晶圆上一次成型的，就像许多字母在一页纸上一次性印刷一样。在任意一个做好的晶圆上电路上，其良率是质量合格的芯片占一个晶圆上芯片总数的比例。然后这块硅晶圆会被切成几块，每一块上都包含了一个芯片，而且每一个电路都放在自己的塑料封装中，只露出几只小「腿」作为连接线，如果

摩尔定律的未来

摩尔定律的未来The future of Moore's Law 湖北师范学院 计算机科学与技术学院 文理学院 0704班 *** 20074152101**

摩尔定律的未来 计算机科学与技术学院 0704班蔡文慧 摘要：摩尔定律已经延续了43年，随着半导体芯片上晶体管数量的增长，芯片密度越来越大，继续维持摩尔提出的增长率将越来越难。但是，摩尔定律不会被终结。摩尔定律面临的挑战使得芯片工业不断发展，随着技术的进步，摩尔定律未来将会在不同领域得到更多的横向应用。 关键词：摩尔定律，半导体技术，石墨烯晶体管 The future of Moore's Law Name:Cai Wenhui College：Hubei Normal University Academy of Computer Science and Technology Class：0704 Number: 2007415210124 Abstract: The Moore's law has last with fourty-three years,as the chip on semiconductor's number increacing .But,Moore's law wasn't be dead. As tecloledge growing,it has be used more and more. Key words: Moore's Law , semiconductor , Graphene transistor 1.引言 到底什么是“摩尔定律”？归纳起来，主要有以下三种“版本”： （1）集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。 （2）微处理器的性能每隔18个月提高一倍，而价格下降一倍。 （3）用一个美元所能买到的电脑性能，每隔18个月翻两番。 它是英特尔公司创始人之一戈登?摩尔（Gordon Moore）总结的存储器芯片的增长规律。当然这种表述没有经过什么论证，只是一种现象的归纳。 2.摩尔定律的产生 1965年4月19日《电子学杂志》刊登了一位36岁的工程师的文章——《往集成电路里塞进更多元件》，这位名叫戈登·摩尔的工程师以一个拗口的句子，对芯片业作了一个预言。他说，为了求得最低成本，集成电路的复杂性大约每一年就会翻一番。摩尔的文章不长，算上几张图片和表格，也只有3页。而且，被安排在了毫不起眼的第114页。为了更加形象地表述，摩尔把自己的预言归结为:每过1

摩尔定律

摩尔定律概述 摩尔定律是指IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。摩尔定律是由英特尔(Intel)名誉董事长戈登·摩尔（Gordon Moore）经过长期观察发现得之。 计算机第一定律——摩尔定律Moore定律1965年，戈登·摩尔（GordonMoore）准备一个关于计算机存储器发展趋势的报告。他整理了一份观察资料。在他开始绘制数据时，发现了一个惊人的趋势。每个新芯片大体上包含其前任两倍的容量，每个芯片的产生都是在前一个芯片产生后的18-24个月内。如果这个趋势继续的话，计算能力相对于时间周期将呈指数式的上升。Moore的观察资料，就是现在所谓的Moore定律，所阐述的趋势一直延续至今，且仍不同寻常地准确。人们还发现这不光适用于对存储器芯片的描述，也精确地说明了处理机能力和磁盘驱动器存储容量的发展。该定律成为许多工业对于性能预测的基础。在26年的时间里，芯片上的晶体管数量增加了3200多倍，从1971年推出的第一款4004的2300个增加到奔腾II处理器的750万个。 由于高纯硅的独特性，集成度越高，晶体管的价格越便宜，这样也就引出了摩尔定律的经济学效益，在20世纪60年代初，一个晶体管要10美元左右，但随着晶体管越来越小，直小到一根头发丝上可以放1000个晶体管时，每个晶体管的价格只有千分之一美分。据有关统计，按运算10万次乘法的价格算，IBM704电脑为1美元，IBM709降到20美分，而60年代中期IBM耗资50亿研制的IBM360系统电脑已变为3.5美分。到底什么是"摩尔定律'"？归纳起来，主要有以下三种"版本"： 1、集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。 2、微处理器的性能每隔18个月提高一倍，而价格下降一半。 3、用一个美元所能买到的电脑性能，每隔18个月翻两番。 以上几种说法中，以第一种说法最为普遍，第二、三两种说法涉及到价格因素，其实质是一样的。三种说法虽然各有千秋，但在一点上是共同的，即"翻番"的周期都是18个月，至于"翻一番"（或两番）的是"集成电路芯片上所集成的电路的数目"，是整个"计算机的性能"，还是"一个美元所能买到的性能"就见仁见智了。 [编辑本段]

半导体工艺要点(精)

半导体工艺要点 1、什么是集成电路 通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能 2、集成电路设计与制造的主要流程框架 设计-掩模板-芯片制造-芯片功能检测-封装-测试 3、集成电路发展的特点 特征尺寸越来越小 硅圆片尺寸越来越大 芯片集成度越来越大 时钟速度越来越高 电源电压/单位功耗越来越低 布线层数/I/0引脚越来越多 4、摩尔定律 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸(多晶硅栅长)倍，这就是 摩尔定 5、集成电路分类 6、半导体公司 中芯国际集成电路制造有限公司（SMIC） 上海华虹(集团)有限公司 上海先进半导体制造有限公司 台积电(上海)有限公司 上海宏力半导体制造有限公司TI 美国德州仪器 7、直拉法生长单晶硅 直拉法法是在盛有熔硅或锗的坩埚内，引入籽晶作为非均匀晶核，然后控制温度场，将籽晶旋转并缓慢向上提拉，晶体便在籽晶下按籽晶的方向长大。

1.籽晶熔接: 加大加热功率，使多晶硅完全熔化，并挥发一定时间后，将籽晶下降与液面接近，使籽晶预热几分钟，俗称“烤晶”，以除去表面挥发性杂质同时可减少热冲击 2.引晶和缩颈：当温度稳定时，可将籽晶与熔体接触。此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这一步骤叫“引晶”，又称“下种”。“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长于20mm 3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。这称为“放肩”。在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。单晶体外形上的特征—棱的出现可帮助我们判别，<111>方向应有对称三条棱，<100>方向有对称的四条棱。 4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。收肩后保持晶体直径不变，就是等径生长。此时要严格控制温度和拉速不变。 5.收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。 8、直拉法的两个主要参数：拉伸速率，晶体旋转速率悬浮区熔法 倒角是使晶圆边缘圆滑的机械工艺 9、外延层的作用 EpitaxyPurpose 1、Barrier layer for bipolar transistor 2、Reduce collector resistance while keep high breakdown voltage. 3、Improve device performance for CMOS and DRAM because much lower oxygen, 4、carbon concentration than the wafer crystal Epitaxy application,bipolar transistor Epitaxy application, CMOS

半导体工艺原理 思 考 题

第一章思考题 1、晶格、晶胞、原胞、单晶体、多晶体、晶向、晶面（表示方法）。 2、已知硅晶体晶格常数为a，根据硅晶体结构的特点，求硅晶体中原子密度、最小原子间距、空间利用率、<100><110><111>晶向原子线密度、(100)(110)(111)晶面原子面密度。 3、为什么硅晶体中的晶格为复式晶格？ 4、为什么硅单晶在生长、化学腐蚀、解理、扩散速度等方面具有各向异性的特点? 5、晶体中缺陷的种类？ 6、半导体材料中的杂质类型？ 7、固溶体？固溶体主要可分为哪两类，各自特点？固溶度（最大溶解度）？ 1.IC的性能及制造IC对半导体硅材料的要求有哪些？ 2.高纯硅制备过程？ 3.直拉法单晶生长过程（每步工艺）？ 4.硅片加工过程？ 第二章思考题 ?IC中SiO2的作用有哪些？ ?SiO2结构，桥键氧，非桥键氧，为什么无定形SiO2无固定熔点。 ?为什么热氧化过程中是氧等氧化剂穿过SiO2而不是Si穿过SiO2发生氧化反应？ ?了解SiO2的主要性质（密度、折射率、电阻率、介电常数、腐蚀）？ ?杂质在SiO2中的存在形式及其对SiO2性质的影响。 ?SiO2为什么可作为扩散掩蔽膜？IC工艺中为何要尽量避免Na污染？?SiO2扩散掩蔽层厚度的确定？计算题 制备SiO2的方法，其中热氧化可分为几种，说明各自的特点 ?热氧化经历的几个步骤。 ?氧化层厚度与时间关系。计算题 影响氧化速率的各种因素。何谓位阻现象？氧化过程中水汽的来源？氧化过程中加入氯可使二氧化硅性质得到哪些改善？ 热氧化过程中决定杂质再分布的因素有哪几方面？何为分凝现象、系数。热氧化过程中的杂质再分布的几种可能情况？再分布后硅表面杂质浓度与哪些因素有关？ ?在ULSI中，薄栅氧化层（<10nm）应满足哪些要求？如何制备高质量的薄栅氧化层 在SiO2内和Si- SiO2界面有哪些电荷，对器件的性能有何影响？改进方法。 ?氧化膜厚度的检测方法？ 第三章思考题 扩散工艺，扩散在集成电路制造中的应用 杂质在硅中的两种扩散机构，间隙式杂质，间隙式扩散、替位杂质，替位式扩散、为什么替位杂质比间隙杂质运动困难。菲克第一定律、表达式，决定扩散系数的基本量。扩散方程（菲克第二定律）表达式。

半导体设备和材料国产化机遇(上)

半导体设备和材料国产化机遇(上) 一、设备和材料是半导体产业的上游核心环节 集成电路占半导体总市场的八成,是半导体的主要构成部分。美国半导体产业协会(SIA) 最新发布的数据显示,2015年全球半导体市场规模为3,352亿美元,比2014年略减0.2%。半导体可以分为四类产品,分别是集成电路、光电子器件、分立器件和传感器。其中规模最大的是集成电路,达到2,753亿美元,占半导体市场的81%。由于半导体产品中大部分是集成电路,因此二者常常被混为一谈,在此特别说明二者的异同,以免混淆。 1、设备和材料在半导体产业链中位于上游,是半导体制造所需的工具和原料 经过50多年的发展,如今的半导体产业已经高度专业化。我们以集成电路(IC)产业为例来说明产业的分工。集成电路产业经过了几十年不断的发展与演变,在1970年代以前,由系统厂商(System)和IDM厂商主导,之后演变为IC设计、晶圆代工和封装测试为主导的垂直分工模式。随着IC产业规模的壮大,产业竞争加剧,分工模式进一步细化,从封装测试环节中分出测试,从IC设计环节分出了专门提供IP的厂商(如ARM)。 半导体设备和材料处于IC产业的上游,为IC产品的生产提供必要的工具和原料。当前IC 产业的商业模式可以简单描述为,IC设计公司根据下游客户(系统厂商)的需求设计芯片,然后交给晶圆代工厂进行制造,之后再由封装测试厂进行封装测试,最后将性能良好的IC产品出售给系统厂商。IC设计、晶圆制造、封装测试是IC产业的核心环节,除此之外,IC设计公司需要从IP/EDA公司购买相应的IP和EDA工具,而IC制造和封装测试公司需要从设备和材料供应商购买相应的半导体设备和材料化学品。因此, 在核心环节之外,集成电路产业链中还需IP/EDA、半导体设备、材料化学品等上游供应商。 2、半导体生产工艺复杂,对半导体设备和材料的要求极高 集成电路产业按照摩尔定律持续发展,制程节点不断缩小,今年将量产10纳米。摩尔定律是由英特尔(Intel)创始人之一戈登?摩尔(Gordon Moore)于1965年提出来的。其内容为:当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。几十年来,集成电路产业沿着摩尔定律发展,1971年集成电路的制程节点是10微米(百分之一毫米),今年台积电将开始量产10纳米(十万分之一毫米),技术节点缩小 到千分之一,意味着晶体管面积缩小百万分之一。 82平方毫米的集成电路产品中有超过十亿颗晶体管,制造工艺极其复杂。英特尔在2015年CES展会上发布的第五代酷睿处理器系列,采用14nm 3D三栅极晶体管技术打造,U系列核心面积相比采用 22nm 3D三栅极集体管技术的第四代酷睿U系列处理器缩小了37%,但所集成的晶体管数量提升了35%,达到13亿个!这使得第五代酷睿处理器与同级别第四

摩尔定律及其局限性对微处理器的影响

摩尔定律及其局限性对微处理器的影响 一摩尔定律的来历 摩尔定律是指集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。“摩尔定律”是由英特尔名誉董事长戈登·摩尔提出来的。 1965年，戈登·摩尔在准备一个关于计算机存储器发展趋势的报告时，整理了一份数据资料，结果却意外的发现了一个惊人的趋势。每个新芯片大体上包含其之前版本的容量的晶体管，而且每个芯片的产生都是在前一个芯片产生后的18到24个月内。这个趋势如果继续，计算能力相对于时间周期将会呈指数上升。摩尔的观察资料，就是现在所谓的Moore定律，所阐述的趋势一直延续至今，且仍依然十分的准确。人们还发现这不光适用于对存储器芯片的描述，也精确地说明了处理机能力和磁盘驱动器存储容量的发展。该定律成为许多工业对于性能预测的基础。在过去的三十余年的时间里，芯片上的晶体管数量增加了上万倍，1971年推出的第一款4004仅仅拥有2300个晶体管，而在今天45纳米级的“上海”处理器已经出现。 由于高纯硅的独特性，集成度越高，晶体管的价格越便宜，这样也就引出了摩尔定律的经济学效益，在20世纪60年代初，一个晶体管要10美元左右，但随着晶体管越来越小，直小到一根头发丝上可以放1000个晶体管时，每个晶体管的价格只有千分之一美分。据有关统计，按运算10万次乘法的价格算，IBM704电脑为1美元，IBM709降到20美分，而60年代中期IBM耗资50亿研制的IBM360系统电脑已变为3.5美分。到底什么是"摩尔定律'"？归纳起来，主要有以下三种"版本"： 1、集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。 2、微处理器的性能每隔18个月提高一倍，而价格下降一半。 3、用一个美元所能买到的电脑性能，每隔18个月翻两番。 以上几种说法中，以第一种说法最为普遍，第二、三两种说法涉及到价格因素，其实质是一样的。三种说法虽然各有千秋，但在一点上是共同的，即"翻番"的周期都是18个月，至于"翻一番"（或两番）的是"集成电路芯片上所集成的电路的数目"，是整个"计算机的性能"，还是"一个美元所能买到的性能"就见仁见智了。 晶体管是一种简单的开关装置，利用通断路状态来处理0／1电子数据。在栅电极电压的影响下电流从晶体管内通过，而栅电极下存在栅介质，它主要用于隔离栅电极和沟道，保证

半导体技术-半导体制程

半导体制程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1．内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2．为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3．所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4．所有建材均以不易产生静电吸附的材质为主。 5．所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6．人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7．除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染MOS晶体管的载子信道（channel），影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M?-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8．洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向 (orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关) 三、半导体制程设备 半导体制程概分为三类：(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类：(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程，而新近发展的第(d)项机台，则分别应用于制程(1)与(3)。

半导体全制程介绍

半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。

默克：3D芯片是摩尔定律物理极限的最佳解答

默克：3D芯片是摩尔定律物理极限的最佳解答 随着半导体先进制程持续往5奈米、3奈米逼近的同时，摩尔定律也正逐渐走向物理极限。制程的微缩不只越来越困难，耗用的时间也越来越长，成本也越走越高。这使得半导体也必须从材料端与封装端来打破制程技术的限制，并达到技术上的突破。也由于台湾的半导体实力在全世界有目共睹，这使得默克决定在台湾高雄成立其亚洲地区集成电路材料应用研究与开发中心。 默克研发中心的重点领域，包括用于薄膜制程的CVD/ALD材料，和用 于后段封装连接和黏晶的导电胶。默克对此研发中心的投资超过280万欧元(约1亿新台币)，此研发中心同时与默克全球的研发部门全面整合，以协助台 湾本地和亚洲的客户开发集成电路先进制程。 目前默克在其亚洲区集成电路材料应用研发中心设有两个独立的实验室，一个致力于前段原子层沉积(ALD)和化学气相沉积(CVD)的材料与制程开发， 另一个则侧重于IC封装应用。ALD/CVD实验室旨在顺应新兴的半导体趋势，为本地及亚洲区半导体企业开发薄膜前驱物材料，并与客户协作共同解决下一代先进制程的相关挑战。 IC封装实验室将针对其烧结型导电(conductivesinteringpaste)材料与地区内的客户建立合作关系，协助客户实现封装制程中电子基板、组件和系统级封装(SiP)的电极连接和热管理效能。本产品具有无铅性能、界面电阻低、导热性高等特性，适用于先进IC应用制程技术材料，为半导体胶连接市场确立最佳 方案。这些独特的性能将进一步缩小IC封装的尺寸，提高效率并保护环境。 半导体封装实验室将为台湾地区和邻近的亚洲国家客户提供服务，包括东南亚、韩国、日本和中国大陆。 成立ALD/CVD材料研发实验室将促进默克与台湾半导体客户之间更紧

集成电路的现状和后摩尔时代

摘要:集成电路是信息社会经济发展的基石。通过对集成电路发展规律的分析，从集成电路的设计、制造、新产品研发和市场动态等方面，描述了集成电路的最新动态；探讨了集成电路的发展趋势；指出集成电路与其它学科、技术的结合，不断形成新的研究方向；新材料、新结构、新器件不断涌现，特征尺寸继续缩小，摩尔定律仍然起作用。 关键词:集成电路；微电子技术；摩尔定律；标准加工线；系统集成芯片中Abstract:Integrated circuit is the base of economic development of an informati on society. By analyzing the development law of IC’s, recent progresses in t he design and fabrication of IC’s are described, as well as the R & D of new products and market trends. The latest development trend of IC’s is discussed. It is pointed out that, by combining with other subjects and technologies, new research topics are emerging. With the advent of novel materials structures and devices, the feature size of integrated circuits ke eps scaling down, and the Moore’s law still works. Key words: Integrated c ircuit; Microelectronics; Moore’s law; Foundry; SOC 1 引言 集成电路和软件是信息社会经济发展的基石和核心。正如美国工程技术界最近评出20世纪世界20项最伟大工程技术成就中第五项电子技术时提到，/从真空管到半导体、集成电路，已成为当代各行各业智能工作的基石。集成电路是最能体现知识经济特征的典型产品之一。目前，以集成电路为基础的电子信息产业已成为世界第一大产业。随着集成电路技术的发展，整机与元器件之间的明确界限被突破，集成电路不仅成为现代产业和科学技术的基础，而且正创造着代表信息时代的硅文化[1]。

《集成电路原理与设计》重点内容总结

集成电路原理与设计重点容总结 第一章 绪论 摩尔定律：(P4) 集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。 集成度提高原因： 倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。 等比例缩小定律：(种类 优缺点)(P7-8) 1.恒定电场等比例缩小规律（简称CE 定律） a.器件的所有尺寸都等比例缩小K 倍，电源电压也要缩小K 倍，衬底掺杂浓度增大K 倍，保证器件部的电场不变。 b.集成度提高K 2倍，速度提高K 倍，功耗降低K 2倍。 c.改变电源电压标准，使用不方便。阈值电压降低，增加了泄漏功耗。 2.恒定电压等比例缩小规律（简称CV 定律） a.保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K 倍，衬底掺杂浓度增加K 2倍。 b.集成度提高K 2倍，速度提高K 2倍。 c.功耗增大K 倍。部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。 3.准恒定电场等比例缩小规则(QCE) 器件尺寸将缩小K 倍，衬底掺杂浓度增加lK （1

半导体简介

《晶柱成长制程》 硅晶柱的长成，首先需要将纯度相当高的硅矿放入熔炉中，并加入预先设定好的金属物质，使产生出来的硅晶柱拥有要求的电性特质，接着需要将所有物质融化后再长成单晶的硅晶柱，以下将对所有晶柱长成制程做介绍。 长晶主要程序︰ 融化（MeltDown） 此过程是将置放于石英坩锅内的块状复晶硅加热制高于摄氏1420度的融化温度之上，此阶段中最重要的参数为坩锅的位置与热量的供应，若使用较大的功率来融化复晶硅，石英坩锅的寿命会降低，反之功率太低则融化的过程费时太久，影响整体的产能。 颈部成长（Neck Growth） 当硅融浆的温度稳定之后，将<1.0.0>方向的晶种渐渐注入液中，接着将晶种往上拉升，并使直径缩小到一定（约6mm），维持此直径并拉长10-20cm，以消除晶种内的排差（dislocation），此种零排差（dislocation-free）的控制主要为将排差局限在颈部的成长。 晶冠成长（Crown Growth） 长完颈部后，慢慢地降低拉速与温度，使颈部的直径逐渐增加到所需的大小。 晶体成长（Body Growth） 利用拉速与温度变化的调整来迟维持固定的晶棒直径，所以坩锅必须不断的上升来维持固定的液面高度，于是由坩锅传到晶棒及液面的辐射热会逐渐增加，此辐射热源将致使固业界面的温度梯度逐渐变小，所以在晶棒成长阶段的拉速必须逐渐地降低，以避免晶棒扭曲的现象产生。 尾部成长（Tail Growth） 当晶体成长到固定（需要）的长度后，晶棒的直径必须逐渐地缩小，直到与液面分开，此乃避免因热应力造成排差与滑移面现象。

《晶柱切片后处理》 硅晶柱长成后，整个晶圆的制作才到了一半，接下必须将晶柱做裁切与检测，裁切掉头尾的晶棒将会进行外径研磨、切片等一连串的处理，最后才能成为一片片价值非凡的晶圆，以下将对晶柱的后处理制程做介绍。 切片（Slicing） 长久以来经援切片都是采用内径锯，其锯片是一环状薄叶片，内径边缘镶有钻石颗粒，晶棒在切片前预先黏贴一石墨板，不仅有利于切片的夹持，更可以避免在最后切断阶段时锯片离开晶棒所造的破裂。切片晶圆的厚度、弓形度（bow）及挠屈度（warp）等特性为制程管制要点。影响晶圆质量的因素除了切割机台本身的稳定度与设计外，锯片的张力状况及钻石锐利度的保持都有很大的影响。 圆边（Edge Polishing） 刚切好的晶圆，其边缘垂直于切割平面为锐利的直角，由于硅单晶硬脆的材料特性，此角极易崩裂，不但影响晶圆强度，更为制程中污染微粒的来源，且在后续的半导体制成中，未经处理的晶圆边缘也为影响光组与磊晶层之厚度，固须以计算机数值化机台自动修整切片晶圆的边缘形状与外径尺寸。 研磨（Lapping） 研磨的目的在于除去切割或轮磨所造成的锯痕或表面破坏层，同时使晶圆表面达到可进行抛光处理的平坦度。 蚀刻（Etching） 晶圆经前述加工制程后，表面因加工应力而形成一层损伤层（damaged layer），在抛光之前必须以化学蚀刻的方式予以去除，蚀刻液可分为酸性与碱性两种。 去疵（Gettering） 利用喷砂法将晶圆上的瑕疵与缺陷感到下半层，以利往后的.. IC制程。 抛光（Polishing） 晶圆的抛光，依制程可区分为边缘抛光与表面抛光两种