基于单路FIFO的多通道同步采集存储系统的研究

．１０２．电力系统保护与控羽

电平时才开始发生变化。在ＲＤ为低电平期间，以ＣＬＫ上升沿为敏感信号，ＣＬＫｌ的电平开始发生高低电平的变化，在ＲＤ为高电平期间，ＣＬＫｌ时钟为高电平，按照此方式最终得到一个初始为高电平的新时钟ＣＬＫｌ。第二步，时钟的提取。在ＲＤ为低电平期间，编写记录８个时钟的计数器，从ＣＬＫＩ中再提取８个时钟得到ＷＣＬＫ。仿真结果如图４所示。

图４时序仿真

Ｆｉｇ．４Ｔｉｍｅｓｅｑｕｅｎｃｅｓｉｍｕｌａｔｉｏｎ

２．２．２ＦＩＦ０自适应性

从上面的时序设计中可以看出，随着采样频率的变化ＷＣＬＫ的频率也在跟着变化，也就是说ＦＩＦＯ存储的速率在发生变化。那么ＣＰＬＤ时钟频率为石和采样频率五之间要满足一定的条件，才能从中提取出这稳定的８个时钟。

在ＡＤ采样频率允许的条件下，为了确保能够提取８个时钟，在ＲＤ为低电平期间，二分频信号ＣＬＫＩ也最少应该有８个时钟，那么ＣＰＬＤ时钟频率为．ｆ最少应该包括１６个脉冲信号，假设ＡＤＣ转换时钟ＣＯＮＶＳＴ模数转换所需最长时间六ｓ，则可以得出

彳和五之间的约束关系：

五≤古（１）

了＋‘

Ｚ‘

整理得：ｆ２≤些坦（２）

彳

同时这个频率也应该小于ＡＤ的采样频率．ｆ，

从而得到满足系统的采样频率的范围为：

五＜＿ｍｉｎｆ华，厂１（３）

＼，－／

上述过程实现了四路数据从ＡＤ存入ＦＩＦＯ中，实际的存储系统都是以某个触发信号作为控制信号，实现数据最终存储，因此本系统利用单片机检钡ｉＪＦＩＦＯ的近满标志位ＰＡＦ，每３２（４次采样的数据）ＦＩＦＯ地址为一组数据，释放ＦＩＦＯ的空间，避免ＦＩＦＯ写满，直至触发信号有效，才开始把数据存入ＦＬＡＳＨ存储器中。

２．３ＦＩＦ０数据存储至ＩＪＦＬＡＳＨ存储器的工作原理数据存储剑ＦＬＡｓＨ存储器的关键有两点：１）兀ＦＯ读时钟ＲＣＬＫ和写时钟ＷＣＬＫ的频率的配合，若是读取速度比写入的速度快，那么ＦＩＦＯ会被读空，导致写入闪存中的数据不连续，无法完成后续的数据处理，若是读取的速度比写入的速度慢，ＦＩＦＯ会被写满，使得从ＣＰＬＤ输出的数据丢失。２）闪存是按页写入的，一页为２Ｋｂｉｔ的存储单元，每写完一页需要换页配置地址，要保证在配置地址期间数据不丢失（ＦＩＦＯ不被写满）。

２．３．１单片机控ＮＦ［．ＡＳｒｔ存储器的存储原理

考虑到上述两个问题，本系统使用ＦＩＦＯ的近满标志位ＰＡＦ作为从ＦＩＦＯ往ＦＬＡＳＨ中写数据的控制标志位。单片机控制数据写入ＦＬＡＳＨ的流程图如图５所示。

判断ＦＩＴＯ

古几乎满？一数据开始存储到ＦＬＡＳＨ，同时开始记录读时钟个数Ｎ

图５单片机控制流程图

Ｆｉｇ．５Ｓｉｎｇｌｅｃｈｉｐｃｏｍｐｕｔｅｒｃｏｎｔｒｏｌｆｌｏｗｃｈａｒｔ

当单片机检测到ＰＡＦ为低电平时，代表近满标志位有效，发送读时钟ＲＣＬＫ给ＦＩＦＯ，同时单片机控制闪存的写时钟ＷＥ开始启动，在此过程中，ＦＩＦＯ的读时钟ＲＣＬＫ的频率一定要比写时钟的频率ＷＣＬＫ快，单片机通过计数器记录ＦＩＦＯ的读时钟ＲＣＬＫ的个数，当计数器计满２ｋ个数时，ＦＩＦＯ的读时钟ＲＣＬＫ无效，此时ＦＩＦＯ中有距离近满指针一定

的存储空间为空，这段时间要足够单片机为闪存配

张耀政，等基于单路ＦＩＦＯ的多通道同步采集存储系统的研究．１０３一

置要写入的下一页地址，配置完成后，判断ＰＡＦ标志位再次为低时，循环上述操作，直至数据存储完毕。

２．３．２读写时钟的速率配合

为了防止由于读写时钟的快慢不同，所引起的ＦＩＦＯ读空和写满的问题，根据实际情况推导出下面的读写频率满足的公式。

本系统使用汇编语言编程，若单片机晶振的时

４

钟频率为．正，即每一条指令周期为二，配置ＦＬＡＳＨ

。

六

地址所需要的指令个数为ｎ，，写入ＦＩＦＯ的时钟的频３系统的实现及数据分析率（即采样频率的８倍）为无，读ＦＩＦＯ时钟的频率为．疋，则可得到下列不等式：

ｆ三一土１×２０４８≥鱼（４）

＼｛、｛ｓ１｛

整理得：‘≥五乏５１而２ｆ３ｆ４（５）

在满足式（５）的情况下，四路的数据能够不间断地，连续地存入ＦＬＡＳＨ存储器中，经过读取ＦＬＡＳＨ存储器中的数据，能够较好地还原原始信号。

图６实验数据展开图

Ｆｉｇ．６Ｅｘｐｅｒｉｍｅｎｔａｌｄａｔａｅｘｐａｎｓｉｏｎ

图７实验数据

Ｆｉｇ．７Ｅｘｐｅｒｉｍｅｎｔａｌｄａｔａ

３．１系统的实现

在满足式（３）和式（５）的条件下，本系统选择ＣＰＬＤ的时钟输入频率为８ＭＨｚ，ＡＤ的采样频率为５０ｋＨｚ，单片机的时钟频率为３２ＭＨｚ，从图４的仿真中看出，数据能顺序有效地进入ＦＩＦＯ中。由于出ＦＩＦＯ数据总线与单片机的ＰＲＯＴＣ相连，又与ＦＬＡＳＨ的数据／地址总线相连，本系统在实现读兀ＦＯ数据传输问题时采用了分时控制的方法。当给ＦＬＡＳＨ配置地址期间，单片机控制输出使能ＯＥ无效，ＦＩＦＯ的数据线为高阻态，实现单片机对ＦＬＡＳＨ的地址配置，当ＦＩＦＯ的数据需要存储到ＦＬＡＳＨ时，

单片机的ＰＯＲＴＣ口为输入态，同时发送读ＦＩＦＯ的数

基于单路FIFO的多通道同步采集存储系统的研究

作者：张耀政， 王文廉， 张志杰

作者单位：中北大学信息与通信工程学院,山西,太原,030051

刊名：

电力系统保护与控制

英文刊名：POWER SYSTEM PROTECTION AND CONTROL

年，卷(期)：2010,38(8)

被引用次数：2次

参考文献(7条)

1.周治良;刘俊;张斌珍基于 FPGA及 FLASH的数据采集存储系统设计 2007(03)

2.李曼多通道高速数据采集电路设计[期刊论文]-西安科技学院学报 2000(02)

3.文丰;赵小珍;甄国涌基于USB总线的高速数据采集存储测试系统的设计[期刊论文]-电测与仪表 2007(503)

4.黄霞;鲍慧;赵伟基于TMS320VC5509A的多路同步数据采集与存储系统[期刊论文]-继电器 2007(23)

5.沈伟;王军政;汪首坤基于FIFO的高速高精度数据采集技术研究[期刊论文]-电子器件 2007(05)

6.祁煜;李启炎;翁良科基于CPLD和FIF0的多通道高速数据采集系统的研究[期刊论文]-电子技术应用 2003(02)

7.李志军;李欣然;石吉银用CPLD实现多通道数据采集系统的A/D转换器控制电路设计[期刊论文]-继电器 2006(21)本文读者也读过(3条)

1.高礼忠.Gao Lizhong FIFO在高速数据采集系统中应用[期刊论文]-电子测量技术2005(1)

2.宋燕星.袁峰.丁振良.Song Yanxing.Yuan Feng.Ding Zhenliang应用同步FIFO的高速图像采集系统[期刊论文]-仪器仪表学报2006,27(z2)

3.伍微.倪少杰.王飞雪.WU Wei.NI Shao-jie.WANG Fei-xue基于FIFO循环缓冲区的DSP外围设备实时调度研究[期刊论文]-系统工程与电子技术2009,31(5)

引证文献(2条)

1.张晶威串行A/D与FPGA在微型数据记录仪中的应用[期刊论文]-山西电子技术 2011(3)

2.史瀚林.孙汉旭.叶平.魏楠哲一种基于FIFO机制的卡尔曼滤波新方法[期刊论文]-机电产品开发与创新 2012(1)本文链接：https://www.wendangku.net/doc/c51158081.html,/Periodical_jdq201008022.aspx