实验五 存储分配

实验五存储分配

[实验目的]

通过对页面、页表、地址转换和页面转换过程的模拟，加深对请求调页系统的原理和实现过程的理解。

[实验内容和步骤]

1．假设每个页面中可存放10条指令，分配给一个作业的内存块数为4

2．用C语言模拟一作业的执行过程。该作业共有320条指令，即它的地址空间为32页，目前它的所有页都还未调入内存。在模拟过程中，如果访

问的指令已在内存，则显示其物理地址，并转下一条指令。如果所访问

的指令还未装入内存，则发生缺页，此时需记录缺页的次数，并将相应

页调入内存。如果4个内存块中均已装入该作业，则需进行页面转换。

最后显示其物理地址，并转下一条指令。在所有320条指令执行完毕后，请计算并显示作业运行过程中发生的缺页率。

3．置换算法：请分别考虑OPT、FIFO和LRU算法。

4．作业中指令的访问次序按下述原则生成：

50%的指令是顺序执行的

25%的指令是均匀分布在前地址部分

25%的指令是均匀分布在后地址部分

具体的实施办法：

①在[0,319]之间随机选取一条起始指令，其序号为m

②顺序执行下一条指令，即序号为m+1的指令

③通过随机数，跳转到前地址部分[0,m-1]中的某条指令处，其序号为m1；

④顺序执行下一条指令，即序号为m1+1的指令

⑤通过随机数，跳转到后地址部分［m1+2,319］中的某条指令处，其序

号为m2;

⑥顺序执行下一条指令，即序号为m2+1的指令

⑦重复跳转到前地址部分、顺序执行、跳转到后地址部分、顺序执行的

过程，直至执行320条指令。

[问题讨论]

1．如果增加分配给作业的内存块数，将会对作业运行过程中的缺页率产生什么影响？

2．为什么一般情况下，LRU具有比FIFO更好的性能？

关键知识在进程运行过程中，若其所要访问的页面不在内存需把它们调入内存，但内存已无空闲空间时，为了保证该进程能正常运行，系统必须从内存中调出一页程序或数据，送磁盘的对换区中。但应将哪个页面调出，所以需要根据一定的算法来确定。在这一过程中，选择换出页面的算法称为页面置换算法。一个好的页面置换算法，应具有较低的页面更换频率。

页面置换算法的好坏，将直接影响到系统的性能。以下分别是实验要求的三个页面置换算法的介绍及设计思想。

⑴最佳置换算法（Optimal）：

最佳置换算法是Blady在理论上提出的一种算法。其所选择的被淘汰页是将来不再被使用，或者是在最远的将来才被访问的页面。采用这种页面置换算法，保证有最少的缺页率。但由于目前还无法预知一个进程在内存的若干个页面中，哪个在最长的时间内不会被访问，因而，现实中该算法是无法实现的。

因此在该算法的模拟过程中，页面访问次序必须是给定的，具体实现为：对每一个物理块设置一个整数型的访问标志位，当需要置换物理块中的某一页时，将每一个物理块中的页面号与当前需调入页以后的每一页面号进行比较，若物理块中的页面号与所有的页面号都不同，则该页即为将来不再使用的页，将访问标记设置为1000，表示将来不会用，设置为一个很大数；若找到页号相同的则将其访问次序记入访问标记，比较访问标记，最大的即为最久不会被访问的，将其换出。

⑵先进先出法（First In First Out）：

该算法总是淘汰最先进入内存的页面，既选择在内存中驻留时间最久的页面予以淘汰。

在该算法的模拟过程中，每当某一页面进入内存时（包括页面置换时页面的置入），物理块中各页面访问标记自动加一，置换后，将置换页面所在的物理块中访问标记减一；这样能防止当物理块访问标记出现两个以上相同的值的错误执行，更好地模拟了先进先出法；

⑶最近最久未使用（Least Recently Used）：

该算法以最近的过去作为不久将来的近似，将过去最长一段时间里不曾被使用的页面置换掉。

在该算法的模拟过程中，每当物理块中的页面被访问时，便将其访问标记置为－1

以后每执行一条指令，便将物理块中各页面的访问标记加一，需置换时访问标记最大的便是将要被置换的。

#include

#include

#include

#include

#define Bsize 4

typedef struct BLOCK//声明一种新类型——物理块类型{

int pagenum;//页号

int accessed;//访问字段，其值表示多久未被访问

}BLOCK;

int pc;//程序计数器，用来记录指令的序号

int n;//缺页计数器，用来记录缺页的次数

static int temp[320];//用来存储320条随机数

BLOCK block[Bsize]; //定义一大小为4的物理块数组

void init( ); //程序初始化函数

int findExist(int curpage);//查找物理块中是否有该页面

int findSpace( );//查找是否有空闲物理块

int findReplace( );//查找应予置换的页面

void display ( );//显示

void suijishu( );//产生320条随机数,显示并存储到temp[320] void pagestring( );//显示调用的页面队列

void OPT( );//OPT算法

void LRU( );// LRU算法

void FIFO( );//FIFO算法

void init( )

{

for(int i=0;i

{

block[i].pagenum=-1;

block[i].accessed=0;

pc=n=0;

}

}

int findExist(int curpage)

{

for(int i=0; i

{

if(block[i].pagenum == curpage )

return i;//检测到内存中有该页面，返回block中的位置

}

return -1;

}

int findSpace( )

{

for(int i=0; i

{

if(block[i].pagenum == -1)

return i;//找到空闲的block，返回block中的位置

}

return -1;

}

int findReplace( )

{

int pos = 0;

for(int i=0; i

{

if(block[i].accessed >block[pos].accessed)

pos = i;//找到应予置换页面，返回BLOCK中位置}

return pos;

}

void display( )

{

for(int i=0; i

{

if(block[i].pagenum != -1)

{ printf(" %02d",block[i].pagenum);} }

cout<

}

void suijishu( )

{ int flag=0;

cin>>pc;

cout<<"******按照要求产生的320个随机数：*******"<

for(int i=0;i<320;i++)

{

temp[i]=pc;

if(flag%2==0) pc=++pc%320;

if(flag==1) pc=rand( )% (pc-1);

if(flag==3) pc=pc+1+(rand( )%(320-(pc+1)));

flag=++flag%4;

printf(" %03d",temp[i]);

if((i+1)%10==0) cout<

}

}

void pagestring( )

{

for(int i=0;i<320;i++)

{

printf(" %02d",temp[i]/10);

if((i+1)%10==0) cout<

}

}

void OPT( )

{

int exist,space,position ;

int curpage;

for(int i=0;i<320;i++)

{

if(i%100==0) getch( );

pc=temp[i];

curpage=pc/10;

exist = findExist(curpage);

if(exist==-1)

{

space = findSpace ( );

if(space != -1)

{

block[space].pagenum = curpage;

display( );

n=n+1;

}

else

{

for(int k=0;k

{

for(int j=i;j<320;j++)

{

if(block[k].pagenum!= temp[j]/10)

{

block[k].accessed = 1000;

}//将来不会用，设置为一个很大数

else

{

block[k].accessed = j;

break;

}

}

}

position = findReplace( );

block[position].pagenum = curpage;

display( );

n++;

}

}

}

cout<<"缺页次数:"<

cout<<"缺页率:"<<(n/320.0)*100<<"%"<

//-------------------------------------------------------------

void LRU( )

{

int exist,space,position ;

int curpage;

for(int i=0;i<320;i++)

{

if(i%100==0) getch( );

pc=temp[i];

curpage=pc/10;

exist = findExist(curpage);

if(exist==-1)

{

space = findSpace( );

if(space != -1)

{

block[space].pagenum = curpage;

display( );

n=n+1;

}

else

{

position = findReplace( );

block[position].pagenum = curpage;

display( );

n++;

}

}

else block[exist].accessed = -1;//恢复存在的并刚访问过的BLOCK中页面accessed为-1

for(int j=0; j<4; j++)

{block[j].accessed++;}

}

cout<<"缺页次数:"<

cout<<"缺页率:"<<(n/320.0)*100<<"%"<

}

//-------------------------------------------------------------

void FIFO( )

{

int exist,space,position ;

int curpage;

for(int i=0;i<320;i++)

{

if(i%100==0) getch( );

pc=temp[i];

curpage=pc/10;

exist = findExist(curpage);

if(exist==-1)

{

space = findSpace( );

if(space != -1)

{

block[space].pagenum = curpage;

display( );

n=n+1;

}

else

{

position = findReplace( );

block[position].pagenum = curpage;

display( );

n++;

block[position].accessed--;

}

}

for(int j=0; j

block[j].accessed++;

}

cout<<"缺页次数:"<

cout<<"缺页率:"<<(n/320.0)*100<<"%"<

void main( )

{

int select;

cout<<"请输入第一条指令号(0~320)：";

suijishu( );

cout<<"*****对应的调用页面队列*******"<

do

{

cout<<"****************************************"<

cout<<"------1:OPT 2:LRU 3:FIFO 4:退出-----"<

cout<<"****************************************"<

cout<<" 请选择一种页面置换算法:";

cin>>select;

cout<<"****************************************"<

init( );

switch(select)

{

case 1:cout<<"最佳置换算法OPT:"<

cout<<"*****************"<

OPT( );

break;

case 2:cout<<"最近最久未使用置换算法LRU:"<

cout<<"**************************"<

LRU( );

break;

case 3:cout<<"先进先出置换算法FIFO:"<

cout<<"*********************"<

FIFO( );

break;

default: ;

}

}while(select!=4);

计算机原理实验二 静态随机存储器实验 操作步骤

2.1 静态随机存储器实验 2.1.1 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.1.2 实验设备 PC机一台，TD-CMA实验系统一套。 2.1.3 实验原理 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。 2.1.4 实验步骤 (1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 (2) 将时序与操作台单元的开关KK1、KK3臵为运行档、开关KK2臵为‘单步’档（时序单元的介绍见附录二）。 (3) 将CON单元的IOR开关臵为1（使IN单元无输出），打开电源开关，如果听到有

‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-1-4 实验接线图 (4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）： WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 1 T3= WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 1 RD = 0 IOM = 0 IOR = 0 LDAR = 0 T3= 图2-1-5 写存储器流程图 (5) 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）：

实验五 存储管理(二)

实验五存储管理（二） 学号：姓名：班级： 实验目的： 1. 了解虚拟存储器。 2. 掌握分页存储管理的原理，熟悉段式存储和段页式存储管理。 3. 掌握常用的页面置换算法。 实验内容： 一、选择： 1.可变分区方式常用的主存分配算法中，（）总是找到能满足作业要求的最大空闲区分配 A、最佳适应算法 B、首次适应算法 C、最坏适应算法 D、循环首次适应算法 2．下列（）存储方式不能实现虚拟存储器 A、分区 B、页式 C、段式 D、段页式 3．操作系统处理缺页中断时，选择一种好的调度算法对主存和辅存中的信息进行高效调度尽可能地避免（） A、碎片 B、CPU空闲 C、多重中断 D、抖动 4．分页式存储管理的主要特点是（） A、要求处理缺页中断 B、要求扩充主存容量 C、不要求作业装入到主存的连续区域 D、不要求作业全部同时装人主存 5．LRU页面调度算法淘汰（）的页 A、最近最少使用 B、最近最久未使用 C、最先进入主存 D、将来最久使用 6．分区管理要求对每一个作业都分配（）的主存单元 A、地址连续 B、若干地址不连续的 C、若干连续的页 D、若干不连续的帧 7．在存储管理中，采用覆盖与交换技术的目的是（）

A、节省主存空间 B、物理上扩充主存容量 C、提高CPU的效率 D、实现主存共享 8．分页虚拟存储管理中，缺页中断时，欲调度一页进入主存中，内存己无空闲块，如何决定淘汰已在主存的块时，（）的选择是很重要的 A、地址变换 B、页面调度算法 C、对换方式 D、覆盖技术 9．（）存储管理兼顾了段式在逻辑上清晰和页式在存储管理上方便的优点 A、分段 B、分页 C、可变分区方式 D、段页式 10．在固定分区分配中，每个分区的大小是（） A、随作业长度变化 B、相同 C、可以不同但预先固定 D、可以不同但根据作业长度固定 11．下述（）页面置换算法会产生Belady现象 A、最佳置换算法 B、先进先出算法 C、LRU算法 D、Clock算法 12．在一个分页式存储管理系统中，页表的内容为： 若页的大小为4KB，则地址转换机构将相对地址0转换成的物理地址是（）。 A．8192 B．4096 C．2048 D．1024 13．采用先进先出页面淘汰算法的系统中，一进程在内存占3块（开始为空），页面访问序列为1、2、3、4、1、2、5、1、2、3、4、5、6。运行时会产生（）次缺页中断。 A．7 B．8 C．9 D．10 二、填空： 1.在分页式存储管理的页表里，主要应该包含和两个信息。 2.在请求分页式存储管理中，页面淘汰是由于引起的。

实验十四 存储器扩展机读写实验

实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得

实验二 数据存储器和程序存储器实验

实验二数据存储器和程序存储器实验 实验目的： 了解DSP内部数据存储器和程序存储器的结构 了解DSP指令的几种寻址方式 实验要求： 主要是对外扩数据存储器进行数据的存储、移动。该实验所需要的硬件主要是DSP、CPLD、DRAM。实验过程是：让学生通过CCS5000的DSP仿真器对DSP 进行仿真，向DSP外扩DRAM写入数据、读数据、数据块的移动，其操作结果通过CCS5000仿真界面进行观察或通过发光二极管观察其正确性。 实验步骤： 经过了实验一以后，相信各位同学对于CCS的基本操作已经了解，故在此不再赘述。 1、以Simulator方式启动CCS，打开项目文件，编译程序，加载目标代码文件。 2、打开各个观察窗口，值得注意的是，本实验需要打开三个内存窗口：Data页的0x2000(.data段)起始处、Data页的0x3000(.stack段)起始处、以及Program页的0x1f00起始处 3、按照实验一的步骤设置断点，观察方法也基本相同，下面仅对各个小段程序进行简要说明： bk0: 通过对XF引脚的置位和复位实现发光二极管的闪烁 bk1: 立即数寻址方式 bk2: 绝对地址寻址方式-数据存储器地址寻址 bk3: 绝对地址寻址方式-程序存储器地址寻址 bk4: 累加器寻址方式 bk5: 直接寻址方式（DP为基准） bk6: 直接寻址方式（SP为基准） bk7: 间接寻址方式 bk8: 存储器映射寄存器寻址方式 bk9: 堆栈寻址方式 bk10: 将程序存储器0x2000为起始地址的0x100个字复制到数据存储器的0x4000为起始地址的空间中

************************************************ * FileName: ex2.asm * * Description: 数据存储器和程序存储器实验* ************************************************ CMD文件： MEMORY { PAGE 0: VECS: origin = 0xff80, length = 0x80 PROG: origin = 0x1000, length = 0x1000 PAGE 1: DATA: origin = 0x2000, length = 0x1000 STACK: origin = 0x3000, length = 0x1000 } SECTIONS { .vectors: {} > VECS PAGE 0 .text: {} > PROG PAGE 0 .data: {} > DATA PAGE 1 .stack: {} > STACK PAGE 1 } 5000系列DSP汇编语言： .title "ex2" ；在清单页头上打印标题 .global reset,_c_int00 ；定义reset和_c_int00两个全局（外部标号），_c_int00是C ; ；行环境的入口点，该入口点在连接的rtsxxx.lib库中，DSP ；复位后，首先跳到0地址，复位向量对应的代码必须跳转 ；到C运行环境的入口点_c_int00. .mmregs ；输入存储器映象寄存器进符号表 .def _c_int00 ；识别定义在当前模块和用在其它模块中的一个或多个符号DA T0 .set 00H ；给符号DAT0设置值为00H DA T1 .set 01H DA T2 .set 02H DA T3 .set 03H DDAT0 .set 2004H DDAT1 .set 2005H DDAT2 .set 2006H DDAT3 .set 2007H PDAT0 .set 1f00H PDAT1 .set 1f01H PDAT2 .set 1f02H PDAT3 .set 1f03H .sect ".vectors" ;中断向量表, 表示以下语句行汇编进名为.vectors的初始化段， ；若用户的程序是要写进EPROM并在上电之后直接运 ；行，则必须包含Vectors.asm文件，这个文件的代码将作为IST ；（中断服务表），并且必须被连接命令文件（.cmd）分配到0 ；地址，DSP复位后，首先跳到0地址，复位向量对应的代码

实验五 动态分区存储管理

实验五动态分区存储管理 一、实验目的 深入了解采用动态分区存储管理方式的内存分配回收的实现。通过编写和调试存储管理的模拟程序以加深对存储管理方案的理解，熟悉动态分区存储管理的内存分配和回收。 二、实验内容 编写程序完成动态分区存储管理方式的内存分配回收。 具体包括：确定内存空间分配表； 采用最优适应算法完成内存空间的分配和回收； 编写主函数对所做工作进行测试。 三、设计思路 整体思路： 动态分区管理方式将内存除操作系统占用区域外的空间看成一个大的空闲区。当作业要求装入内存时，根据作业需要内存空间的大小查询内存中的各个空闲区，当从内存空间中找到一个大于或等于该作业大小的内存空闲区时，选择其中一个空闲区，按作业需求量划出一个分区装人该作业，作业执行完后，其所占的内存分区被收回，成为一个空闲区。如果该空闲区的相邻分区也是空闲区，则需要将相邻空闲区合并成一个空闲区。 设计所采用的算法： 采用最优适应算法，每次为作业分配内存时，总是把既能满足要求、又是最小的空闲分区分配给作业。但最优适应算法容易出现找到的一个分区可能只比作业所需求的长度略大一点的情行，这时，空闲区分割后剩下的空闲区就很小以致很难再使用，降低了内存的使用率。为解决此问题，设定一个限值minsize，如果空闲区的大小减去作业需求长度得到的值小于等于minsize，不再将空闲区分成己分分区和空闲区两部分，而是将整个空闲区都分配给作业。 内存分配与回收所使用的结构体： 为便于对内存的分配和回收，建立两张表记录内存的使用情况。一张为记录作业占用分 区的“内存分配表”，内容包括分区起始地址、长度、作业名/标志（为0时作为标志位表示空栏目）；一张为记录空闲区的“空闲分区表”，内容包括分区起始地址、长度、标志（0表空栏目，1表未分配）。两张表都采用顺序表形式。

实验存储器部件实验(精品)

北京林业大学 11学年—12学年第 2 学期计算机组成原理实验任务书 专业名称：计算机科学与技术实验学时： 2 课程名称：计算机组成原理任课教师：张海燕 实验题目：实验四内存储器部件实验 实验环境：TEC-XP+教学实验系统、PC机 实验内容 1．设计扩展8K字存储器容量的线路图，标明数据线、地址线和控制信号的连接关系。 2．扩展教学机的存储器空间，为扩展存储器选择一个地址，并注意读写等控制信号的正确状态。 3．用监控程序的D、E命令对存储器进行读写，比较RAM（6116）、EEPROM （58C65）在读写上的异同。 4．用监控程序的A命令编写一段程序，对RAM（6116）进行读写，用D命令查看结果是否正确。 5．用监控程序的A命令编写一段程序，对扩展存储器EEPROM（58C65）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。 实验目的 1．熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处。 2．理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。 3．了解如何通过读、写存储器的指令实现对58C65ROM芯片的读、写操作。 4．加深理解存储器部件在计算机整机系统中的作用。 实验要求 1．实验之前认真预习，明确实验的目的和具体实验内容，做好实验之前的

必要准备。 2．想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果； 3．在教学实验过程中，要爱护教学实验设备，记录实验步骤中的数据和运算结果，仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。 4．实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，运算结果的分析讨论，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。 实验说明 内存储器是计算机中存放正在运行中的程序和相关数据的部件。在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括只读存储区（ROM、存放监控程序等）和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777H用于第一组ROM，固化监控程序，2000-2777H用于RAM，保存用户程序和用户数据，其高端的一些单元作为监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量（存储器的字、位扩展）的教学实验。 在这里还要说明如下两个问题。 第一，要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8K个单元、每个单元由8个二进制位组成）存储器芯片实现。 第二，当存储器选用58C65ROM芯片时，它属于电可擦除的EPROM器件，可以通过专用的编程器软件和设备向芯片的写入相应的内容，这是正常的操作方式。也可以通过写内存的指令向芯片的指定单元写入16位的数据，只是每一次的这种写操作需要占用长得多写入时间，例如几百个微秒，可以通过运行完成等待功能的子程序来加以保证。本次试验采用的是通过写内存的指令将数据写入芯片

实验一扩展存储器读写实验

实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读

写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:

实验二 I2C存储器实验

I2C存储器实验 实验目的 1、了解I2C总线的工作原理 2、掌握I2C总线驱动程序的设计和调试方法 3、掌握I2C总线存储器的读写方法 实验仪器 单片机开发板、稳压电源、计算机 实验原理 1、 I2C总线常识 I2C总线采用一个双线式漏极开路接口，可在一根总线上支持多个器件和主控器。所连接的器件只会把总线拉至低电平，而决不会将其驱动至高电平。总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。当总线空闲时，两条线路均为高电平。在标准模式中，I2C 总线上的数据传输速率高达100kbit/s，而在快速模式中则高达400kbit/s。 I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别，并可被用作一个发送器或接收器（视其功能而定）。除了发送器和接收器之外，在执行数据传输时，还可把器件视作主控器或受控器。主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。同时，任何被寻址的器件均被视作受控器。 CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM，内部含有128/256/512/1024/2048个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，CAT24WC01有一个8字节页写缓冲器，CAT24WC02/04/08/16有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作，有一个专门的写保护功能，并且器件能与400KHzI2C 总线兼容。 引脚名称和功能如图1所示。 图1 24系例I2C存储器引脚说明 通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。 2、I2C总线协议 （1）只有在总线空闲时才允许启动数据传送。 （2）在数据传送过程中，当时钟线为高电平时，数据线必须保持稳定状态，不允许有跳变。时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。 （3）起始信号 时钟线保持高电平期间，数据线电平从高到低的跳变作为I2C 总线的起始信号。 (4) 停止信号 时钟线保持高电平期间，数据线电平从低到高的跳变作为I2C 总线的停止信号。I2C 总线时序：

实验操作系统存储管理实验报告

实验四操作系统存储管理实验报告 一、实验目的 存储管理的主要功能之一是合理地分配空间。请求页式管理是一种常用的虚拟存储管理技术。 本实验的目的是通过请求页式管理中页面置换算法模拟设计，了解虚拟存储技术的特点，掌握请求页式存储管理的页面置换算法。 二、实验内容 （1）通过计算不同算法的命中率比较算法的优劣。同时也考虑了用户内存容量对命中率的影响。 页面失效次数为每次访问相应指令时，该指令所对应的页不在内存中的次数。 在本实验中，假定页面大小为1k，用户虚存容量为32k，用户内存容量为4页到32页。 （2）produce_addstream通过随机数产生一个指令序列，共320条指令。 A、指令的地址按下述原则生成： 1）50%的指令是顺序执行的 2）25%的指令是均匀分布在前地址部分 3）25%的指令是均匀分布在后地址部分 B、具体的实施方法是： 1）在[0，319]的指令地址之间随机选取一起点m； 2）顺序执行一条指令，即执行地址为m+1的指令； 3）在前地址[0，m+1]中随机选取一条指令并执行，该指令的地址为m’； 4）顺序执行一条指令，地址为m’+1的指令 5）在后地址[m’+2，319]中随机选取一条指令并执行； 6）重复上述步骤1）~5），直到执行320次指令 C、将指令序列变换称为页地址流

在用户虚存中，按每k存放10条指令排列虚存地址，即320条指令在虚存中 的存放方式为： 第0条~第9条指令为第0页<对应虚存地址为[0，9]）； 第10条~第19条指令为第1页<对应虚存地址为[10，19]）； 。。。。。。 第310条~第319条指令为第31页<对应虚存地址为[310，319]）； 按以上方式，用户指令可组成32页。 （3）计算并输出下属算法在不同内存容量下的命中率。 1）先进先出的算法

计算机组成原理实验报告二半导体存储器原理实验

半导体存储器原理实验 一、实验目的： 1、掌握静态存储器的工作特性及使用方法。 2、掌握半导体随机存储器如何存储和读取数据。 二、实验要求： 按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。 三、实验方案及步骤： 1、按实验连线图接线，检查正确与否，无误后接通电源。 2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。 3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。 4、比较实验结果和理论值是否一致，如果不一致，就分析原因， 然后重做。 四、实验结果与数据处理： （1）表2.1各控制端的状态

2）练习操作 数据1：（AA）16 =（10101010）2 写入操作过程： 1）写地址操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为00000000 即可。 ②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT ”中打开输入三态门控制端，即SW-B=0 ，打开地址寄存器存数控制信号，即LDAR=1, 关闭片选信号（CE ），写命令信号（WE ）任意，即CE=1,WE=0 或1。 ③应与T3 脉冲配合可将总线上的数据作为地址输入AR 地址寄存器中：按一下微动开关START 即可。 ④应关闭AR 地址寄存器的存数控制信号：LDAR=0 。 2）写内容操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为10101010 。 ②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT ”中打开输入三态门控制端， 即SW-B=O,关闭地址寄存器存数控制信号，即LDAR=O，打开片选信号（CE ）和写命令 信号（WE）,即CE=0,WE=1。 ③应与T3 脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下 微动开关START 即可。 ④应关闭片选信号和写命令信号：即CE=1,WE=0。 读出操作过程： 1 ）写地址操作：参考写入操作的写地址操作 2）读内容操作： ①关闭输入三态门控制端，即SW-B=1。 ②地址寄存器存数控制信号（LDAR）任意，不过最好关闭，即LDAR=0 ，防止误按脉冲信号存入数据。 ③关闭写命令信号（WE），即WE=0，打开片选信号（CE），即CE=0，不需要T3脉冲，即 不要按微动开关START。此时00000000地址的内容通过“ BUS UNIT ”中数据显示灯B7-B0 显示出来。 数据2：（55）16 =（01010101）2 写入操作过程： 1）写地址操作： ①设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为

实验五动态分区存储管理模拟

实验五动态分区存储管理模拟 一、实验目的 深入了解可变分区存储管理式主存分配回收的实现。 二、实验预备知识 可变分区存储管理式不预先将主存划分成几个区域，而把主存除操作系统占用区域外的空间看作一个大的空闲区。当进程要求装入主存时，根据进程需要主存空间的大小查询主存各个空闲区，当从主存空间找到一个大于或等于该进程大小要求的主存空闲区时，选择其中一个空闲区，按进程需求量划出一个分区装入该进程。进程执行完后，它所占的主存分区被回收，成为一个空闲区。如果该空闲区的相邻分区也是空闲区，则需要将相邻空闲区合并成一个空闲区。 这个实验主要需要考虑三个问题： (1)设计记录主存使用情况的数据表格，用来记录空闲区和进程占用的区域； (2)在设计的数据表格基础上设计主存分配算法； (3)在设计的数据表格基础上设计主存回收算法。 首先，考虑第一个问题：设计记录主存使用情况的数据表格，用来记录空闲区和进程占用的区域。 由于可变分区的大小是由进程需求量决定的，故分区的长度是预先不固定的，且分区的个数也随主存分配和回收而变动。总之，所有分区情况随时可能发生变化，数据表格的设计必须和这个特点相适应。由于分区长度不同，因此设计的表格应该包括分区在主存中的起始地址和长度。由于分配时空闲区有时会变成两个分区：空闲区和已分分区，回收主存分区时，可能会合并空闲分区，这样如果整个主存采用一表格记录已分分区和空闲区，就会使表格操作繁琐。主存分配

时查找空闲区进行分配，然后填写已分分区表，主要操作在空闲区；某个进程执行完成后，将该分区变成空闲区，并将其与相邻空闲区合并，主要操作也在空闲区。由此可见，主存分配和回收主要是对空闲区的操作。 这样，为了便于对主存空间的分配和回收，就建立两分区表记录主存使用情况，一表格记录进程占用分区的“已分分区表”；一是记录空闲区的“空闲区表”。这两表的实现法一般有两种，一种是链表形式，一种是顺序表形式。在实验中，采用顺序表形式，用数组模拟。由于顺序表的长度必须提前固定，所以无论是“已分分区表”还是“空闲区表”都必须事先确定长度。它们的长度必须是系统可能的最大项数，系统运行过程中才不会出错，因而在多数情况下，无论是“已分分区表”还是“空闲区表”都有空闲栏目。已分分区表中除了分区起始地址、长度外，也至少还要有一项“标志”，如果是空闲栏目，容为“空”，如果为某个进程占用分区的登记项，容为该进程的进程名；空闲区表中除了分区起始地址、长度外，也要有一项“标志”，如果是空闲栏目，容为“空”，如果为某个空闲区的登记项，容为“未分配”。在实际系统中，这两个表格的容可能还要更多，实验中仅仅使用上述必须的数据。为此，“已分分区表”和“空闲区表”在实验中有如下的结构定义： 已分分区表的定义： #define n 10 //假定系统允的进程数量最多为n struct { float address; //已分分区起始地址 float length; //已分分区长度，单位为字节

静态存储器实验报告

静态随机存储器实验 组员： 组号：21组 日期：周二5、6节

【实验目的】 掌握静态随机存储器RAM工作特性及数据的读/写方法。 【实验设备】 实验仪一台、PC机一台（观察波形） 【实验原理】 由一片6116（2K x 8）芯片、一片8位锁存器（74LS273）、一片8位三态门（74LS245）构成存储器原理图。 存储器实验原理图 由于存储器地址是由数据开关（input device）锁存在（273），存储器写数据也是由数据开关提供的，因此要分时给出地址和写数据。 因地址寄存器为8 位，所以接入6116 的地址为A7～A0，而高三位A8～A10 接地，所以其实际容量为256 字节。6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0 时进行读操作，WE=0 时进行写操作。本实验中将OE 常接地,在此情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。 实验时将T3 脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B 为低电平有效，LDAR 为高电平有效。 【实验步骤】 (1) 形成时钟脉冲信号T3。具体接线方法和操作步骤如下： ①接通电源，用示波器接入方波信号源的输出插孔H23，调节电位器W1 及W2 ，使H23 端输出 实验所期望的频率及占空比的方波。 ②将时序电路模块（STATE UNIT）单元中的ф和信号源单元（SIGNAL UNIT）中的H23 排针相连。 ③在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RUN”状

存储器扩展实验

实验5 存储器扩展实验 一、实验目的 1．掌握PC存储器扩展的方法。 2．熟悉6264芯片的接口方法。 3．掌握8031内部RAM和外部RAM的数据操作 二、实验设备 PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。 三、实验内容 1）向外部存储器的7000H到8000H区间循环输入00～0FFH数据段。设置断点，打开外部数据存储器观察窗口，设置外部存储器的窗口地址为7000H—7FFFH。全速运行程序,当程序运行到断点处时,观察7000H—7FFFH的内容是否正确。 四、实验原理 实验系统上的两片6264的地址范围分别为：4000H～5FFFH，6000H～7FFFH，既可作为实验程序区，也可作为实验数据区。6264的所有信号均已连好。（3000H~3FFFH也可用） 五、实验方法 1、运用PROTUES软件进行虚拟仿真实验。按照实验要求用PROTUES软件绘制电路，编制程序，并通过调试。 2、运用星研仿真系统进行实际系统仿真实验。将星研仿真器与微机和目标板相互连接构成完整的硬件仿真系统，按照实验要求在通用实验板上进行硬件系统连接，并用星研仿真器进行系统仿真运行调试。 3、实验说明 在采用星研仿真时，若CPU选型为8051则，应将P2、P3口修改为总线模式（默认为IO口模式）。若为8031CPU则无此选项，因此不必修改。 4、星研仿真器设置时，注意，在项目工作环境设置选项中的存储器借出方式中，不能借用仿真器的外部数据空间（直接选择默认方式即可），否则无法正确测试实验箱上的存储器。 5、利用星研仿真器，在选择用户板外部RAM方式下，可以在存储器窗口中，通过直接对外部存储器单元的内容进行修改来确定该单元是否可用，可以修改的单元，表明用户可用，如果无法修改（无论键盘输入任何数字与字符，始终显示FF），则表明该存储单元不可用。 六、实验电路 1、PROTEUS 仿真电路

实验五动态页式存储管理实现过程的模拟

实验五动态页式存储管理实现过程的模拟 一、实验目的与要求 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实验帮助学生理解在分页式存储管理中怎样实现虚拟存储器；掌握物理内存和虚拟内存的基本概念；掌握重定位的基本概念及其要点，理解逻辑地址与绝对地址；掌握动态页式存储管理的基本原理、地址变换和缺页中断、主存空间的分配及分配算法；掌握常用淘汰算法。 二、实验环境 VC++6.0集成开发环境或java程序开发环境。 三、实验内容 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 四、实验原理 1、地址转换 （1）分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业建立页表时，应说明哪些页已在主存，哪些页尚未装入主存，页表的格式如图10所示： 图10 页表格式 其中，标志----用来表示对应页是否已经装入主存，标志位=1，则表示该页已经在主存，标志位=0，则表示该页尚未装入主存。 主存块号----用来表示已经装入主存的页所占的块号。

在磁盘上的位置----用来指出作业副本的每一页被存放在磁盘上的位置。 （2）作业执行时，指令中的逻辑地址指出了参加运算的操作存放的页号和单元号，硬件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页已在主存，这时根据关系式： 绝对地址=块号×块长+单元号 计算出欲访问的主存单元地址。如果块长为2的幂次，则可把块号作为高地址部分，把单元号作为低地址部分，两者拼接而成绝对地址。若访问的页对应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号，有操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后再重新执行这条指令。 （3）设计一个“地址转换”程序来模拟硬件的地址转换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主存时，则输出“* 该页页号”，表示产生了一次缺页中断。该模拟程序的算法如图11。 图11 地址转换模拟算法 2、用先进先出（FIFO）页面调度算法处理缺页中断。

实验一 存储器实验

实验一存储器实验 1.FPGA中LPM_ROM定制与读出实验 一.实验目的 1、掌握FPGA中lpm_ROM的设置,作为只读存储器ROM的工作特性与配置方法。 2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于 lpm_ROM中; 3、在初始化存储器编辑窗口编辑mif文件配置ROM; 4、验证FPGA中mega_lpm_ROM的功能。 二.实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库,可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU 中的重要部件,如RAM、ROM可直接调用她们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,lpm_ROM就是其中的一种。lpm_ROM有5组信号:地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable,其参数都就是可以设定的。由于ROM就是只读存储器,所以它的数据口就是单向的输出端口,ROM中的数据就是在对FPGA现场配置时,通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号:inclk——输入时钟脉冲;q[23、、0]——lpm_ROM的24位数据输出端;a[5、、0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容: ⑴ lpm_ROM的参数设置; ⑵ lpm_ROM中数据的写入,即LPM_FILE初始化文件的编写; ⑶lpm_ROM的实际应用,在GW48_CP+实验台上的调试方法。 三.实验步骤 (1)用图形编辑,进入mega_lpm元件库,调用lpm_rom元件,设置地址总线宽度address[] 与数据总线宽度q[],分别为6位与24位,并添加输入输出引脚,如图3-1-1设置与连接。 (2)设置图3-1-1为工程。 (3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中(图3-1-2),用键盘输入 lpm_ROM配置文件的路径(rom_a、mif),然后设置在系统ROM/RAM读写允许,以便能

存储器和IO扩展实验,计算机组成原理

科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月

一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；

操作系统实验五虚拟存储器管理

. 操作系统实验 实验五虚拟存储器管理 学号 1115102015 姓名方茹 班级 11电子A 华侨大学电子工程系

实验五虚拟存储器管理 实验目的 1、理解虚拟存储器概念。 2、掌握分页式存储管理地址转换盒缺页中断。 实验内容与基本要求 1、模拟分页式存储管理中硬件的地址转换和产生缺页中断。 分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业 建立页表时，应说明哪些页已在主存，哪些页尚未装入主存。作业执行 时，指令中的逻辑地址指出了参加运算的操作存放的页号和单元号，硬 件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页 已在主存，这时根据关系式“绝对地址=块号×块长+单元号”计算出欲 访问的主存单元地址。如果块长为2 的幂次，则可把块号作为高地址部 分，把单元号作为低地址部分，两者拼接而成绝对地址。若访问的页对 应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号， 有操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后 再重新执行这条指令。设计一个“地址转换”程序来模拟硬件的地址转 换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执 行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主 存时，则输出“* 该页页号”，表示产生了一次缺页中断。 2、用先进先出页面调度算法处理缺页中断。 FIFO 页面调度算法总是淘汰该作业中最先进入主存的那一页，因此可以用一个数组来表示该作业已在主存的页面。假定作业被选中时， 把开始的m 个页面装入主存，则数组的元素可定为m 个。 实验报告内容 1、分页式存储管理和先进先出页面调度算法原理。 分页式存储管理的基本思想是把内存空间分成大小相等、位置固定

实验二：SRAM 静态随机存储器实验

《计算机组成原理》 实验报告 实验二：SRAM 静态随机存储器实验 学院： 专业： 班级学号： 学生姓名： 实验日期： 指导老师： 成绩评定： 计算机学院计算机组成原理实验室

实验二 一、实验名称：SRAM 静态随机存储器实验 二、实验目的： 掌握静态随机存储器RAM工作特性及数据的读写方法。 三、实验内容： 1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据送入总线后，存到指定的存储单元，数据在数据显示灯显示。 2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入总线, 通过数据显示灯显示。 四、实验设备： PC机一台，TD-CMA实验系统一套。 五、实验步骤： 1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为…单步?档。 3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有…嘀?报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。

图2-4 4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。 由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，