数字电路设计报告

2013 - 2014学年第学期

《数字电子技术基础》

课程设计报告

题目：多功能数字钟

专业：电气工程及其自动化

班级： 2 姓名：

指导教师：

成绩：

电气工程系2013年11月26日

摘要

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。

从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。

Abstract

A digital clock is a kind of digital circuit technology, minutes and seconds when the timing device, and the mechanical clock is higher than the accuracy and intuitive, and no machinery, has more longer service life, so it has been widely used.

From the principle of digital clock is a kind of typical digital circuits, including the assembly logic circuit and the sequential circuits. At present, a digital clock function is more and more strong, and a variety of special options. Applicable for automatic digital clock rung, automatic broadcasting, also suitable for electricity, water and automatic control and electrical equipment. It is by several children clock circuit, timing circuit, amplifier circuit, the power circuit implementation. In order to simplify the circuit structure, a digital clock circuit and timing circuits using direct connection between decoding technology. With simple structure, reliable operation, long service life, change the setting time for easy and manufacturing cost etc.

To learn from the point of view, there are mainly introduced in small scale integrated circuit design method of digital clock

目录

摘要 ............................................................................................................... 错误！未定义书签。Abstract ...................................................................................................... 错误！未定义书签。

1.概述........................................................................................................... 错误！未定义书签。

1.1设计内容....................................... 错误！未定义书签。

1.2要求........................................... 错误！未定义书签。

2.多功能数字钟 ........................................................................................ 错误！未定义书签。

2.1原理框图....................................... 错误！未定义书签。

2.2相关说明....................................... 错误！未定义书签。

3.具体电路设计 ........................................................................................ 错误！未定义书签。

3.1秒脉冲产生电路................................. 错误！未定义书签。

3.2计数器电路..................................... 错误！未定义书签。

3.3校时、校分电路................................. 错误！未定义书签。

3.4报时电路....................................... 错误！未定义书签。

3.5总电路设计..................................... 错误！未定义书签。小结 ............................................................................................................... 错误！未定义书签。参考书目 ...................................................................................................... 错误！未定义书签。

1.概述

1.1设计内容

设计一个具有时、分、秒的十进制数字显示的计时器。

1.2要求

1、时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2、具有快速校准时、分、秒的功能。

3、计时准确度，每天计时误差不超过1s。

4、整点自动报时，在离整点10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。

选做：

1、闹钟功能，可按设定的时间闹时。

2、日历显示功能。将时间的显示扩展为“年”、“月”、“日”

2.多功能数字钟

2.1原理框图

多功能数字钟由振荡器、分频器、计数器、译码现实、报时等电路组成。其中，振荡器和分频器组成标准信号发生器，直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用二十四进制或十二进制计时器，可实现对一天24h或12h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。数字时钟的原理框图如图1所示。

2.2相关说明

芯 片：74LS160﹑74LS192﹑与门﹑非门﹑与非门

其他器材：导线若干﹑蜂鸣器﹑秒脉冲时钟源﹑开关3个

3.具体电路设计

3.1秒脉冲产生电路

秒脉冲产生电路用一个1Hz 的秒脉冲时钟信号源代替。

3.2计数器电路

整个计数器电路由秒计数器、分计数器和时计数器串联而成。秒脉冲信号

经过6级计数器，分别得到秒个位、秒十位。分个位、分十位以及时个位、时十位的计时。显示6位的“时”、“分”、“秒”需要6片中规模的计数器。其中，秒计数器和分计数器都是60进制，时计数器为二十四/十二进制，都选用74ls160来实现。实现的方法采用反馈清零法。

①六十进制计数器电路

秒计数器和分计数器各由一个十进制计数器（十位）和一个六进制计数器（十位）串接组成，形成两个六十进制计数器，其中个位计数器接成十进制形式。十位计数器选择Q B与Q C端做反馈端，经与非门输出至控制清零端CLR，接成六进制计数形式（计数至0110时清零）。个位于十位计数器之间采用同步级联复位方式，将个位计数器的仅为输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。将十位计数器的反馈清零信号经非门输出，作为六十进制的进位输出脉冲信号，即当计数器至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。

图4

端如图4，I01-I04是个位数码管的显示输出端，I O5-I O8是十位数码管的显示输出，I O9接电源，给两个芯片的使能端提供高电平，I O10在此电路作为秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的仅为信号（即戒指秒计数器的CLR端）。I O11作为低位计数器的仅为输出，与高电位计数器的时钟信号端相连。

②二十四/十二进制计数电路

图5

创建如图5所示的电路，I O1-I O4是个位数码管的显示输出端，I O5-IO8是市委数码管的现实输出端，I O9接电源，给两个芯片的使能端提供高电平，I O10接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。I O11连接了两个计数器的清零端，因此可以通过双向开关接I O12和I O13以实现对与非门的选择，从而完成进制的转换。

分计数器需要的是一个二十四/十二进制转换的递增计数电路。个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。若选择二十四进制，十位计数器的输出端Q B和个位计数器的输出端QC通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00010010时，立即反馈清零，从而实现十二进制递增计数。两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关就可选择与非门的输出，实现二十四进制或十二进制递增计数的转换。

3.3校时、校分电路

在精度要求不高时，可以采用两个双向选择开关将秒脉冲直接引入时计数器和分计数器即可实现功能。此时，低位计数器的进位信号输出端需通过双向选择开关的其中一选择端接至高位计数器的时钟信号端，开关的另一选择端接秒脉冲信号，当日常显示时间时，开关拨向低位计数器的仅为信号输出端；调时调分时拨向秒脉冲信号，这样可使计数器自动跳至所需要校队的时间。

3.4报时电路

创建如图6所示电路。

图6

两个计数器采用同步级联方式连接，即使个位报时计数器的借位端BO接至是为保时计数器的减计数控制端DOWN。I O1-I O4将时计数器的各位输出引入作为报时计数器各位的预置数，I O5-I O8将时计数器的十位输出引入作为报时计数器十位的预置数。同时根据74LS192的功能表，I O9接电源，，给两个芯片的加计数控制端提供高电平。I O10接地，给两个芯片的清零控制端提供低电平。I O11连接分计数器的分进位信号输出端，两片报时计数器的输出端通过一个8输入或门输出一个信号给输出端口I O12，当两计数器都减为0时，可以向外输出低电平以关闭使蜂鸣器工作的与门。与门的输出反馈给端口I O13，给报时计数器电路提供计数脉冲，从而实现蜂鸣器每响一次报时计数器正好减1，完成整点点数的报时。

3.5总电路设计

图7

图7 总电路设计

（1）启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后复位到0，并进位到分计时电路。

（2）观察到数字时钟的分位开始计时，计数到60后复位为0，并进位到时计时电路

（3）开关J1可控制时计时电路的二十四进制或十二进制计数方法的选择。单击控制键“A”，可实现计数方式的转换。

（4）控制键“B”、“C”可控制将秒脉冲直接引入时、分计数器，从而实现校时和校分功能。

（5）出现整点，即时计数器出现变化时，蜂鸣器会发出相应点数的报时。

小结

通过此次课程设计，感觉很辛苦但同时收获颇丰，不仅培养了自己的实验动手能力而且锻炼了自己的学习新知识的能力。在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及二十四进制和是二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。这个过程中虽然遇到一些麻烦但我会一直努力想办法解决。这个过程非常辛苦，但是也非常快乐。最后我通过自己的努力，终于完成了数字时钟

电路的设计，并调试成功，为此我们感到无比的自豪。

参考书目

[1] 康华.电子技术基础(数字部分)[m].第5版.北京：高等教育出版社，2006.

[2] 阎石.数字电子技术[m].第5版.北京：高等教育出版社，2006.

[3] 刘宝琴.数字电路与系统[j].第2版.北京：北京清华大学出版社，2007.

[4] 江国强.现代数子逻辑电路习题指导[j].北京:电子工业出版社，2002.

[5] 王建珍.数字电子技术[m].北京：人民邮电出版社，2005.

11