IC制程及工艺

目录

第一章半导体工业 (3)

一、工艺和产品趋势 (3)

二、特征图形尺寸的减小 (3)

2.1、芯片和晶圆尺寸的增大 (3)

2.2、缺陷密度的减小 (3)

2.3、内部连线水平的提高 (3)

2.4、芯片成本的降低 (3)

第二章晶圆制备 (3)

一、晶圆制备—1 (3)

1.1、半导体硅制备 (4)

1.1.1、晶体材料 (4)

1.1.2、晶胞 (4)

1.1.3、多晶和单晶 (4)

1.1.4、晶体定向 (4)

1.1.5、晶体生长 (5)

1.2、晶圆制备阶段 (5)

1.2.1、直拉法（CZ） (5)

1.2.2、液体掩盖直拉法（LEC） (5)

1.2.3、区熔法 (5)

二、晶圆制备—2 (5)

2.1、晶体和晶圆质量 (5)

2.1.1、点缺陷 (6)

2.1.2、位错 (6)

2.1.3、原生缺陷 (6)

2.2、晶体准备 (6)

2.2.1、截断 (6)

2.2.2、直径滚磨 (6)

2.2.3、晶体定向，电导率和电阻率检查 (6)

2.2.4、晶圆从晶体正确的晶向切割 (6)

2.2.5、滚磨定向指示 (6)

2.2.6、切片 (7)

三、晶圆制备—3 (7)

3.1、晶圆刻号 (7)

3.2、磨片 (7)

3.3、化学机械抛光（CMP） (7)

3.4、背处理 (7)

3.5、双面抛光 (7)

3.6、边缘倒角和抛光 (7)

3.7、晶圆评估 (7)

3.8、氧化 (8)

3.9、包装 (8)

3.10、晶圆外延 (8)

第三章芯片制造概述 (8)

一、芯片制造概述—1 (8)

1.1、晶圆生产的目标 (8)

1.2、晶圆术语 (8)

二、芯片制造概述—2 (9)

2.1、增层 (9)

2.2、光刻 (9)

2.3、掺杂 (9)

2.4、热处理 (9)

三、芯片制造概述—3 (10)

3.1、光刻母版和掩膜版 (10)

3.2、晶圆制造实例 (10)

第一章半导体工业

一、工艺和产品趋势

从1947年开始，半导体工业就已经呈现出在新工艺和工艺提高上的持续发展。工艺的提高导致了具有更高集成度和可靠性的集成电路的产生，从而推动了电子工业的革命。这些工艺的改进归为两大类：工艺和结构。工艺的改进是指以更小尺寸来制造器件和电路，并使之具有有更高的密度，更多数量和更高的可靠性。结构的改进是指新器件设计上的发明使电路的性能更好，实现更佳的能耗控制和更高的可靠性。集成电路中器件的尺寸和数量是IC发展的两个共同标志。器件的尺寸是以设计中最小尺寸来表示的，叫做特征图形尺寸, 通常用微米来表示。一微米为1/10,000厘米或约为人头发的1/100。

英特尔公司的创始人之一Gordon Moore在1964年预言集成电路的密度会每十八个月翻一番，这个预言后来成为著名的摩尔定律并被证明十分准确。

集成度水平表示电路的密度，也就是电路中器件的数量。集成度水平（integration level）的范围从小规模集成（SSI）到超大规模（ULSI）集成电路，ULSI集成电路有时称为甚大规模集成电路(VVLSI). 大众刊物上称最新的产品为百万芯片（megachips）。

二、特征图形尺寸的减小

2.1、芯片和晶圆尺寸的增大

芯片密度从SSI发展到ULSI的进步推动了更大尺寸芯片的开发。分立器件和SSI芯片边长平均约为100mils（0.1英寸），而ULSI芯片每边长为500 mils（0.5英寸）或更大。IC是在称为晶圆（wafer）的薄硅片（或其它半导体材料薄片）上制造成的。在圆形的晶圆上制造方形或长方形的芯片导致在晶圆的边缘处剩余下一些不可使用的区域，当芯片的尺寸增大时这些不可使用的区域也随之增大。为了弥补这种损失，半导体业界采用了更大尺寸的晶圆。随着芯片的尺寸增大, 1960年时的1英寸直径的晶圆已经被200毫米和300毫米（8英寸和12英寸）的晶圆所取代。

2.2、缺陷密度的减小

随着特征图形尺寸的减小，在制造工艺中减小缺陷密度和缺陷尺寸的需要就变得十分关键。在尺寸为100微米的晶体管上有一个1微米的灰尘可能不是问题，但对于一个1微米的晶体管来说会是一个导致元件失效的致命缺陷。正因为如此，污染控制的需要使得建造一个IC制造厂的花费升至十亿美元。

2.3、内部连线水平的提高

元件密度的增加带来了连线问题。在住宅区的比喻中, 用来增加密度的策略之一是减小街道的宽度，但是到一定的程度时街道对于汽车的通行来说就会太窄。同样的事情也会发生在IC设计中，元件密度的增加和紧密封装减小了连线所需的空间。解决方案是在元件形成的表面上使用多层绝缘层和导电层相互叠加的多层连线。

2.4、芯片成本的降低

成本降低和性能提高这两个因素推动了固态电子在产品中的使用。到90年代时, 一个汽车所有的计算能力已经超过了第一架月球太空探测器，个人计算机更是令人鼓舞。今天，中等价位的台式机便有IBM在1970年制造的大型机的计算能力。估计到2008年时, 全世界工业生产的晶体管将达到每个人十亿。

第二章晶圆制备

概述：在这一章里，讲述了沙子转变成晶体及晶圆和用于芯片制造级的抛光片的生产步骤。

一、晶圆制备—1

高密度和大尺寸芯片的发展需要大直径的晶圆。在上世纪60年代开始使用的是1²直径的晶圆，而现在业界根据90年代的工艺要求生产200毫米直径的晶圆。300 毫米直径的晶圆也已经投入生产线了，

而根据SIA的技术路线图，到2007年，300毫米将成为标准尺寸。以后预期会是400毫米或450毫米直径的晶圆。大直径的晶圆是由不断降低芯片成本的要求驱动的。然而，这对晶圆制备的挑战是巨大的。大直径意味着高重量，这就需要更多坚固的工艺设备。在晶体生长中，晶体结构上和电学性能一致性及污染的问题是一个挑战，这些挑战和几乎每一个参数更紧的工艺规格要求共存。与挑战并进和提供更大直径晶圆是芯片制造不断进步的关键。

半导体硅制备

半导体器件和电路在半导体材料晶圆的表层形成，半导体材料通常是硅。这些晶圆的杂质含量水平必须非常低，必须掺杂到指定的电阻率水平，必须是指定的晶体结构，必须是光学的平面，并达到许多机械及清洁度的规格要求。制造IC级的硅晶圆分四个阶段进行：

a）矿石到高纯气体的转变

b)气体到多晶的转变

c）多晶到单晶，掺杂晶棒的转变

d）晶棒到晶圆的制备

1.1、半导体硅制备

半导体制造的第一个阶段是从泥土里选取和提纯半导体材料的原料。

提纯从化学反应开始。对于硅，化学反应是从矿石到硅化物气体，例如四氯化硅或三氯硅烷。杂质，例如其他金属，留在矿石残渣里。硅化物再和氢反应生成半导体级的硅。这样的硅的纯度达99.9999999%，是地球上最纯的物质之一。它有一种称为多晶或多晶硅（polysilicon）的晶体结构。

1.1.1、晶体材料

材料中原子的组织结构是导致材料不同的一种方式。有些材料，例如硅和锗，原子在整个材料里重复排列成非常固定的结构，这种材料称为晶体（crystals）。

原子没有固定的周期性排列的材料称为非晶或无定形（amorphous）。塑料是无定形材料的例子。

1.1.2、晶胞

对于晶体材料实际上可能有两个级别的原子组织结构。第一个是单个原子的组织结构。晶体里的原子排列在称为晶胞（unit cell）的结构的特定点。晶胞是晶体结构的第一个级别。晶胞结构在晶体里到处重复。另一个涉及晶胞结构的术语是晶格（lattice）。晶体材料具有特定的晶格结构，并且原子位于晶格结构的特定点。

在晶胞里原子的数量、相对位置及原子间的结合能会引发材料的许多特性。每个晶体材料具有独一无二的晶胞。硅晶胞具有16个原子排列成金刚石结构。砷化镓晶体具有18个原子的晶胞结构称为闪锌矿结构。

1.1.3、多晶和单晶

晶体结构的第二个级别和晶胞的构成有关。在本征半导体中，晶胞间不是规则的排列。这种情形和方糖杂乱无章的堆起来相似，每个方糖代表一个晶胞。这样排列的材料具有多晶结构。

当晶胞间整洁而有规则的排列时第二个级别的结构使那样排列的材料具有单晶结构。单晶材料比多晶材料具有更一致和更可预测的特性。单晶结构允许在半导体里一致和可预测的电子流动。在晶圆制造工艺的结尾，晶体的一致性对于分割晶圆成无粗糙边缘的晶元是至关重要的。

1.1.4、晶体定向

对于一个晶圆，除了要有单晶结构之外，还需要有特定的晶向（crystal orientation）。通过切割的单晶块可以想象这个概念。在垂直平面上切割将会暴露一组平面，而角对角切割将会暴露一个不同的平面。每个平面是独一无二的，不同在于原子数和原子间的结合能。每个平面具有不同的化学、电学和物理特性，这些特性将赋予晶圆。晶圆要求特定的晶体定向。

1.1.5、晶体生长

半导体晶圆是从大块半导体材料切割而来的。那些半导体材料，或叫做晶棒，是从大块的具有多晶结构和未掺杂本征材料生长得来的。把多晶块转变成一个大单晶，给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。

1.2、晶圆制备阶段

使用三种不同的方法来生长单晶：直拉法、液体掩盖直拉法、区溶法。

1.2.1、直拉法（CZ）

大部分的单晶是通过直拉法生长的。设备有一个石英坩埚，由负载高频波的环绕线圈来加热，或由电流加热器来加热。坩埚装载半导体材料多晶块和少量掺杂物。选择掺杂材料来产生N型或P型材料。开始在1415°C把多晶和搀杂物加热到液体状态，接下来籽晶安置到刚接触到液面（叫做熔融物）。籽晶是具有和所需晶体相同晶向的小晶体，籽晶可由化学气相的技术制造。在实际应用中，它们是一片片以前生长的单晶并重复使用。

当籽晶从熔融物中慢慢上升时，晶体生长开始了。籽晶和熔融物间的表面张力致使一层熔融物的薄膜附着到籽晶上然后冷却。在冷却过程中，在熔化的半导体材料的原子定向到籽晶一样的晶体结构。实际结果是籽晶的定向在生长的晶体中传播。在熔融物中的搀杂原子进入生长的晶体中，生成N型或P型晶体。为了实现均匀掺杂、完美晶体和直径控制，籽晶和坩埚（伴随着拉速）在整个晶体生长过程中是以相反的方向旋转的。工艺控制需要一套复杂的反馈系统，综合转速、拉速及熔融物温度参数。

拉晶分三段，开始放肩形成一薄层头部，接着是等径生长，最后是收尾。直拉法能够生成几英尺长和直径大到十二英寸或更多的晶体。200毫米晶圆的晶体将会重达450磅，需要花费三天时间生长。

1.2.2、液体掩盖直拉法（LEC）

液体掩盖直拉法2用来生长砷化镓晶体。实质上它和标准的直拉法（CZ）一样，但为砷化镓做了重要改进。由于熔融物里砷的挥发性，改进是必须的。在晶体生长的温度条件下，镓和砷起反应，砷会挥发出来造成不均匀的晶体。

对这个问题有两个解决办法。一个是给单晶炉加压来抑制砷的挥发，另一个是液体掩盖直拉法工艺。液体掩盖直拉法使用一层氧化硼（B2O3）漂浮在熔融物上面来抑制砷的挥发。在这个方法中，单晶炉里需要大约一个大气压。

1.2.3、区熔法

区熔法晶体生长是在本文中介绍的技术历史上早期发展起来的几种工艺之一，仍然在特殊需要中使用。直拉法的一个缺点是坩埚中的氧进入到晶体中，对于有些器件，高水平的氧是不能接受的。对于这些特殊情况，晶体必须用区熔法技术来生长以获得低氧含量晶体。

区熔法晶体生长需要一根多晶棒和浇铸在模子里的掺杂物。籽晶熔合到棒的一端。夹持器装在单晶炉里。当高频线圈加热多晶棒和籽晶的界面时，多晶到单晶的转变开始了。线圈沿着多晶棒的轴移动，一点点把多晶棒加热到液相点。在每一个熔化的区域，原子排列成末端籽晶的方向。这样整个棒以开始籽晶的定向转变成一个单晶。

区熔法晶体生长不能够象直拉法那样生长大直径的单晶，并且晶体有较高的位错密度，但不需用石英坩埚会生长出低氧含量的高纯晶体。低氧晶体可以使用在高功率的晶闸管和整流器。

二、晶圆制备—2

2.1、晶体和晶圆质量

半导体器件需要高度的晶体完美。但是即使使用了最成熟的技术，完美的晶体还是得不到的。不完美，叫做晶体缺陷，会产生不平均的二氧化硅膜生长、差的外延膜的淀积、晶圆里不均匀的掺杂层及其它问题而导致工艺问题。在完成的器件中，晶体缺陷会引起有害的电流漏出，可能阻止器件在正常电压下工作。有三类重要的晶体缺陷：a)点缺陷；b)位错；c) 原生缺陷。

2.1.1、点缺陷

点缺陷的来源有两类。一类来源是由晶体里杂质原子挤压晶体结构引起应力所致；第二类来源称为空位，在这种情况下，有某个原子在晶体结构的位置上缺失了。

空位是一种发生在每一个晶体里的自然现象。不幸的是空位无论在晶体或晶圆加热和冷却都会发生，例如在制造工艺过程中。减少空位是低温工艺背后的一个推动力。

2.1.2、位错

位错是在单晶里一组晶胞排错位置。这可以想象成在一堆整齐排列的方糖中有一个排列和其它的发生了微小的偏差。

位错在晶圆里的发生由于晶体生长条件和晶体里晶格应力，也会由于制造过程中的物理损坏。碎片或崩边成为晶格应力点会，产生一条位错线，随着后面的高温工艺扩展到晶圆内部。位错能通过表面一种特殊的腐蚀显示出来。典型的晶圆具有每平方厘米200到1000的位错密度。

腐蚀出的位错出现在晶圆的表面上，形状代表了它们的晶向。有的晶圆腐蚀出三角形的位错，有的晶圆出现方形的腐蚀坑。

2.1.3、原生缺陷

在晶体生长中，一定的条件会导致结构缺陷。有一种叫滑移，沿着晶体平面的晶体滑移。另一个问题是孪晶，这是一个从同一界面生长出两种不同方向晶体的情形。这两种缺陷都是晶体报废的原因。

2.2、晶体准备

2.2.1、截断

晶体从单晶炉里出来以后，到最终的晶圆会经历一系列的步骤。第一部是用锯子截掉头尾。

2.2.2、直径滚磨

在晶体生长过程中，整个晶体长度中直径有偏差。晶圆制造过程有各种各样的晶圆固定器和自动设备，需要严格的直径控制以减少晶圆翘曲和破碎。

直径滚磨是在一个无中心的滚磨机上进行的机械操作。机器滚磨晶体到合适的直径，无需用一个固定的中心点夹持晶体在车床型的滚磨机上。

2.2.3、晶体定向，电导率和电阻率检查

在晶体提交到下一步晶体准备前，必须要确定晶体是否达到定向和电阻率的规格要求。

晶体定向，是由X射线衍射或平行光衍射来确定的。在两种方法中，晶体的一端都要被腐蚀或抛光以去除损伤层。下一步晶体被安放在衍射仪上，X射线或平行光反射晶体表面到成像板（X射线）或成像屏（平行光）。在成像板或成像屏上的图案显示晶体的晶面（晶向）。许多晶体生长时有意偏离重要的晶面一点角度。这些偏晶向在晶圆制造过程中会带来很多好处，特别是在离子注入工艺中。

2.2.4、晶圆从晶体正确的晶向切割

晶棒粘放在一个切割块上来保证晶圆从晶体正确的晶向切割。由于晶体是经过掺杂的，一个重要的电学性能检查是导电类型（N或P）来保证使用了正确的掺杂物。热点探测仪连接到极性仪用来在晶体中产生空穴或电子（和类型相关），在极性仪上显示导电类型。

由于在晶体生长工艺中掺杂量的变异，电阻率要延着晶体的轴向测量。这种变异导致晶圆进入几个电阻率规格范围。在后面的工序，晶圆将根据电阻率范围分组来达到客户的规格要求。

2.2.5、滚磨定向指示

一旦晶体在切割块上定好晶向，就沿着轴滚磨出一个参考面。这个参考面将会在每个晶圆上出现，叫做主参考面。参考面的位置延着一个重要的晶面，这是通过晶体定向检查来确定的。

在制造工艺中，参考面对晶向起可见的参考作用。它用来放置第一步的光刻图案掩膜版，所以芯片的晶向总是沿着一个重要的晶面。

在许多晶体中，在边缘有第二个较小的参考面。第二个参考面对于主参考面的位置是一种代码，它不仅用来区别晶圆晶向而且区别导电类型。对于大直径的晶圆，在晶体上滚磨出一个缺口来指示晶向。

用有金刚石涂层的内圆刀片把晶圆从晶体上切下来。这些刀片是中心有圆孔的薄圆钢片。圆孔的内缘是切割边缘，用金刚石涂层。内圆刀片有硬度，但不用非常厚。这些因素减少刀口（切割宽度）尺寸，也就减少一定数量的晶体被切割工艺所浪费。

对于300毫米直径的晶圆，一般使用线切割来保证小锥度的平整表面和最少量的刀口损失。

三、晶圆制备--3

3.1、晶圆刻号

大面积的晶圆代在晶圆制造工艺中有高价值，区别它们是防止误操作所必需的，并且可以保持精确的可追溯性。使用条形码和数字矩阵码的激光刻号被采用了。3对300毫米的晶圆，激光点是一致认同的方法。

3.2、磨片

半导体晶圆的表面要规则，且没有切割损伤，并要完全平整。第一个要求来自于很小尺度的制造器件的表面和次表面层。它们的尺度在0.5到2微米之间。为了获得半导体器件相对尺寸的概念，想象剖面和房子一样高，大概8英尺，在那个范围内，在晶圆的工作层都存在顶部一到二英寸或更小的区域。

平整度是小尺寸图案是绝对的必要条件。先进的光刻工艺把所需的图案投影到晶圆表面，如果表面不平，投影将会扭曲就象电影图像在不平的银幕上没法聚焦一样。

平整和抛光的工艺分两步：磨片和化学机械抛光。磨片是一个传统的磨料研磨工艺，精调到半导体使用要求。磨片的主要目的是去除切片工艺残留的表面损伤。

3.3、化学机械抛光（CMP）

最终的抛光步骤是一个化学腐蚀和机械磨擦的结合。晶圆装在旋转的抛光头上，下降到抛光垫的表面以相反的方向旋转。抛光垫材料通常是有填充物的聚亚安酯铸件切片或聚氨酯涂层的无纺布。二氧化硅抛光液悬浮在适度的含氢氧化钾或氨水的腐蚀液中，滴到抛光垫上。

碱性抛光液在晶圆表面生成一薄层二氧化硅。抛光垫机以持续的机械磨擦作用去除氧化物，晶圆表面的高点被去除掉，直到获得特别平整的表面。如果一个半导体晶圆的表面扩大到10000英尺（飞机场跑道的长度），在总长度中将会有正负2英寸的平整度偏差。

获得极好平整度需要规格和控制抛光时间、晶圆和抛光垫上的压力、旋转速度、抛光液颗粒尺寸、抛光液流速、抛光液的PH值、抛光垫材料和条件。

化学机械抛光是业界发展起来的制造大直径晶圆的技术之一。在晶圆制造工艺中，新层的建立会产生不平的表面，使用CMP以平整晶体表面。在这个应用中，CMP被翻译成化学机械平面化（Planarization）。

3.4、背处理

在许多情况下，只是晶圆的正面经过充分的化学机械抛光。背面留下从粗糙或腐蚀到光亮的外观。对于某些器件的使用，背面可能会受到特殊的处理导致晶体缺陷，叫做背损伤。背损伤产生位错的生长辐射进入晶圆，这些位错起象是陷阱，俘获在制造工艺中引入的可移动金属离子污染。这个俘获现象又叫做吸杂。背面喷沙是一种标准的技术，其它的方法包括背面多晶层或氮化硅的淀积。

3.5、双面抛光

对大直径晶圆许多要求之一是平整和平行的表面。许多300毫米晶圆的制造采用了双面抛光，以获得局部平整度在25´25毫米测量面时小于0.25微米到0.18微米的规格要求。缺点是在后面的工序中必须使用不划伤和不污染背面的操作技术。

3.6、边缘倒角和抛光

边缘倒角是使晶圆边缘圆滑的机械工艺。应用化学抛光进一步加工边缘，尽可能的减少制造中的边缘崩边和损伤，边缘崩边和损伤能导致碎片或是成为位错线的核心。

3.7、晶圆评估

在包装以前，需要根据用户指定的一些参数对晶圆（或样品）进行检查。主要的考虑是表面问题如颗粒，污染和雾。这些问题能够用强光或自动检查设备来检测出。

晶圆在发货到客户之前可以进行氧化。氧化层用以保护晶圆表面，防止在运输过程中的划伤和污染。许多公司从氧化开始晶圆制造工艺，购买有氧化层的晶圆就节省了一个生产步骤。氧化工艺在第7章解释。

3.9、包装

虽然花费了许多努力生产高质量和洁净的晶圆，但从包装方法本身来说，在运输到客户的过程中，这些品质会丧失或变差。所以，对洁净的和保护性的包装有非常严格的要求。包装材料是无静电、不产生颗粒的材料，并且设备和操作工要接地，放掉吸引小颗粒的静电。晶圆包装要在洁净室里进行。

3.10、晶圆外延

尽管起始晶圆的质量很高，但对于形成互补金属氧化物半导体（CMOS）器件而言还是不够的，这些器件需要一层外延层。许多大晶圆供应商有能力在供货前对晶圆外延。

第三章芯片制造概述

概述：本章将介绍基本芯片生产工艺的概况。本章通过在器件表面产生电路元件的工艺顺序来阐述四种最基本的平面制造工艺。接下来解释了从功能设计图到光刻掩膜板的生产的电路设计过程。最后, 详细描述了晶圆和器件的特性和术语。

一、芯片制造概述—1

1.1、晶圆生产的目标

芯片的制造,分为四个阶段：原料制作、单晶生长和晶圆的制造、集成电路晶圆的生产、集成电路的封装。前两个阶段已经在本书的第三章涉及。本章讲述的是第三个阶段，集成电路晶圆生产的基础知识。

集成电路晶圆生产（wafer fabrication）是在晶圆表面上和表面内制造出半导体器件的一系列生产过程。整个制造过程从硅单晶抛光片开始，到晶圆上包含了数以百计的集成电路芯片

1.2、晶圆术语

接下来将介绍晶圆表面各部分的名称

1）、器件或叫芯片（Chip, die, device, microchip, bar）：这个名词指的是在晶圆表面占大部分面积的微芯片掩膜。

2）、街区或锯切线（Scribe lines, saw lines, streets, avenues）：在晶圆上用来分隔不同芯片之间的街区。街区通常是空白的, 但有些公司在街区内放置对准靶, 或测试的结构。

3）、工程试验芯片（Engineering die, test die）：这些芯片与正式器件（或称电路芯片）不同。它包括特殊的器件和电路模块用于对晶圆生产工艺的电性测试。

4）、边缘芯片（Edge die）：在晶圆的边缘上的一些掩膜残缺不全的芯片而产生面积损耗。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘芯片所占的面积。

5）、晶园的晶面( Wafer Crystal Plans)：图中的剖面标示了器件下面的晶格构造。此图中显示的器件边缘与晶格构造的方向是确定的。

6）、晶圆切面/凹槽( Wafer flats/notches)：如果晶圆有主切面和副切面，表示这是一个P型晶向的晶圆。300 毫米晶圆都是用凹槽作为晶格导向的标识。

二、芯片制造概述—2

晶圆生产的基础工艺

集成电路芯片有成千上百的种类和功用。然而，它们都是由为数不多的基本结构（主要为双极结构和金属氧化物半导体结构，见第十六章）和生产工艺制造出来的。类似于汽车工业，这个工业生产的产品范围很广，从轿车到推土机。然而，金属成型、焊接、油漆等工艺是对有的汽车厂都是通用的。在汽车厂内部，这些基本的工艺以不同的方式被应用，来制造出客户希望的产品。

同样，芯片制造也是一样。制造企业使用四种最基本的工艺方法通过大量的工艺顺序和工艺变化制造出特定的芯片。这些基本的工艺方法是增层、光刻、掺杂、热处理

2.1、增层

增层是在晶圆表面形成薄膜的加工工艺。从简单MOS晶体管可看出在晶圆表面生成了许多的薄膜。这些薄膜可以是绝缘体、半导体或导体。它们是由不同的材料组成，使用多种工艺生长或淀积的。

这些主要的工艺技术是生长二氧化硅膜和淀积不同种材料的薄膜。通用的淀积技术是化学汽相淀积（CVD）、蒸发和溅射。

2.2、光刻

光刻是通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺（图4.7）。在此之后，晶圆表面会留下带有微图形结构的薄膜。被除去的部分可能形状是薄膜内的孔或是残留的岛状部分。

光刻工艺也被称为大家熟知的Photomasking, masking, photolithography, 或microlithography。在晶圆的制造过程中，晶体三极管、二极管、电容、电阻和金属层的各种物理部件在晶圆表面或表层内构成。这些部件是每次在一个掩膜层上生成的，并且结合生成薄膜及去除特定部分，通过光刻工艺过程，最终在晶圆上保留特征图形的部分。光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，并且在晶圆表面的位置正确且与其它部件（parts）的关联正确。

光刻是所有四个基本工艺中最关键的。光刻确定了器件的关键尺寸。光刻过程中的错误可造成图形歪曲或套准不好，最终可转化为对器件的电特性产生影响。图形的错位也会导致类似的不良结果。光刻工艺中的另一个问题是缺陷。光刻是高科技版本的照相术，只不过是在难以置信的微小尺寸下完成。在制程中的污染物会造成缺陷。事实上由于光刻在晶圆生产过程中要完成5层至20层或更多，所以污染问题将会放大。

2.3、掺杂

掺杂是将特定量的杂质通过薄膜开口引入晶圆表层的工艺制程。它有两种工艺方法：热扩散（thermal diffusion）和离子注入（implantation）。

热扩散是在1000摄氏度左右的高温下发生的化学反应，晶圆暴露在一定掺杂元素汽态下。扩散的简单例子就如同除臭剂从压力容器内释放到房间内。汽态下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面，形成一层薄膜。在芯片应用中，热扩散也被称为固态扩散，因为晶圆材料是固态的。热扩散是一个化学反应过程。

离子注入是一个物理反应过程。晶圆被放在离子注入机的一端，掺杂离子源（通常为气态）在另一端。在离子源一端，掺杂体原子被离化（带有一定的电荷），被电场加到超高速，穿过晶圆表层。原子的动量将掺杂原子注入晶圆表层，好象一粒子弹从枪内射入墙中。

掺杂工艺的目的是在晶圆表层内建立兜形区, 或是富含中子（N型）或是富含空穴（P型）。这些兜形区形成电性活跃区和PN结，在电路中的晶体管、二极管、电容器、电阻器都依靠它来工作。、

2.4、热处理

热处理是简单地将晶圆加热和冷却来达到特定结果的制程。在热处理的过程中，在晶圆上没有增加或减去任何物质，另外会有一些污染物和水汽从晶圆上蒸发。

在离子注入制程后会有一步重要的热处理。掺杂原子的注入所造成的晶圆损伤会被热处理修复，称为退火，温度在1000摄氏度。另外，金属导线在晶圆上制成后会有一步热处理。这些导线在电路的各个器

件之间承载电流。为了确保良好的导电性，金属会在450摄氏度热处理后与晶圆表面紧密熔合。热处理的第三种用途是通过加热在晶圆表面的光刻胶将溶剂蒸发掉，从而得到精确的图形。

当今的芯片结构含有多层薄膜和掺杂，很多层的薄膜生长或淀积在晶圆表面，包括多层的导体配合以绝缘体。完成如此复杂的结构需要很多生产工艺。并且每种工艺按照特定顺序进行包含一些工步和和子工步。64G CMOS 器件的特殊制程需要180个重要工艺步骤，52次清洗，和多达28层膜版。尽管如此，所有这些工艺步骤都是四大基础工艺之一。

三、芯片制造概述—3

3.1、光刻母版和掩膜版

光刻工艺是用于在晶圆表面上和内部产生需要的图形和尺寸。将数字化图形转到晶圆上需要一些加工步骤。在光刻制程中，准备光刻母版(reticle)是其中一个步骤。光刻母版是在玻璃或石英板的镀薄膜铬层上生成分层设计电路图的复制图。光刻母版可直接用于进行光刻，也可能被用来制造掩膜版。掩膜版也是玻璃底板表层镀铬。在加工完成后，在掩膜版表面会覆盖许多电路图形的复制。掩膜版被用整个晶圆表面形成图形。

3.2、晶圆制造实例

集成电路的生产从抛光硅片的下料开始，下面按顺序展示了构成一个简单的MOS栅极硅晶体管结构所需要的基础工艺，每一步工艺生产的说明如下：

第一步：增层工艺。对晶圆表面的氧化会形成一层保护薄膜，它可作为掺杂的屏障。这层二氧化硅膜被称为场氧化层。

第二步：光刻工艺。光刻制程在场氧化层上开凹孔以定义晶体管的源极、栅极和漏极的特定位置。

第三步：增层工艺。接下来，晶圆将经过二氧化硅氧化反应加工。晶圆暴露的硅表面会生长一层氧化薄膜。它可作为栅极氧化层。

第四步：增层工艺。在第四步，晶圆上沉积一层多晶硅作为栅极构造的。

第五步：光刻工艺。在氧化层/多晶硅层按电路图形刻蚀的两个开口，它们定义了晶体管的源极和漏极区域。

第六步：掺杂工艺。掺杂加工用于在源极和漏极区域形成N阱。

第七步：增层工艺。在源极和漏极区域生长一层氧化膜。

第八步：光刻工艺。分别在源极、栅极和漏极区域刻蚀形成的孔，称为接触孔。

第九步：增层工艺。在整个晶圆的表面沉积一层导电金属，该金属通常是铝的合金。

第十步：光刻工艺。晶圆表面金属镀层在芯片和街区上的部分按照电路图形被除去。金属膜剩下的部分将芯片的每个元件准确无误地按照设计要求互相连接起来。

第十一步：热处理工艺。紧随金属刻加工后，晶圆将在氮气环境下经历加热工艺。此步加工的目的是使金属与源、漏、栅极进一步熔粘以获得更好的电性接触连结。

第十二步：增层工艺。芯器件上的最后一层是保护层，通常被称为防刮层或钝化层。它的用途是使芯片表面的元件在电测，封装及使用时得到保护。

第十三步：光刻工艺。在整个工艺加工序列的最后一步是将钝化层的位于芯片周边金属引线垫上的部分刻蚀去。这一步被称为引线垫掩膜。

这个十三步的工艺流程举例阐述了这四种最基本的工艺方法是如何应用到制造一个具体的晶体管结构的。电路所需的其它元件（二极管、电阻器和电容）也同时在电路的不同区域上构成。比如说，在这个工艺流程下，电阻的图形和晶体管源/漏极图形同时被添加在晶圆上。随后的扩散工艺形成源极/栅极和电阻。对于其它形式的晶体管，如双极型和硅晶栅极金属氧化物半导体，也同样是由这四种最基本的工艺方法加工而成，不同的只是所用材料和工艺流程。

电子元件中文名称大全

类别：公司动态发布时间：2010-7-30 阅读：61

发布企业：深圳中辉电子商行

MAXIM(美信)

TI(德州仪器)

RENESAS(瑞萨)

ST(意法半导体)

SUNPLUS(凌阳)

FREESCALE(飞思卡尔)

FUJI ELECTRIC(富士电机)

FOXCONN ELECTRONICS(富士康)

ECHELON(埃施朗)

HYNIX(韩国现代)

LINEAR(凌特公司)

INFINEON(英飞凌)

INTER(英特尔)

MICRONAS(微开半导体)

NATIONAL INSTRUMENTS(美国国家仪器公司)

OMRON(欧姆龙)

ROHM(罗姆)

SONIX(松翰科技)

SILAN(士兰微)

TEKTRONIX(泰克)

WOLFSON(欧胜)

CHILISIN(奇立新)

MICROCHIP(微芯)

MICRONAS(微开半导体)

HOLTEK(盛群)

AGILENT TECHNOLOGY(安捷伦科技)

SAMSUNG(三星)

PDC(台湾信昌)

MURATA(村田)

KEMET(基美)

DARFON(达方)

TAIYO YUDEN(太阳诱)

KAMAYA(釜屋电机)

TI德州

FAIRCHILD

IC封装制程

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

IC 封装制程简介-1

半导体的产品很多，应用的场合非常广泛，图一是常见的几种半导体组件外型。半导体组件一般是以接脚形式或外型来划分类别，图一中不同类别的英文缩写名称原文为 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 虽然半导体组件的外型种类很多，在电路板上常用的组装方式有二种，一种是插入电路板的焊孔或脚座，如PDIP、PGA，另一种是贴附在电路板表面的焊垫上，如SOP、SOJ、PLCC、QFP、BGA。 从半导体组件的外观，只看到从包覆的胶体或陶瓷中伸出的接脚，而半导体组件真正的的核心，是包覆在胶体或陶瓷内一片非常小的芯片，透过伸出的接脚与外部做信息传输。图二是一片EPROM组件，从上方的玻璃窗可看到内部的芯片，图三是以显微镜将内部的芯片放大，可以看到芯片以多条焊线连接四周的接脚，这些接脚向外延伸并穿出胶体，成为芯片与外界通讯的道路。请注意图三中有一条焊线从中断裂，那是使用不当引发过电流而烧毁，致使芯片失去功能，这也是一般芯片遭到损毁而失效的原因之一。 图四是常见的LED，也就是发光二极管，其内部也是一颗芯片，图五是以显微镜正视LED的顶端，可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线，若以LED二支接脚的极性来做分别，芯片是贴附在负极的脚上，经由焊线连接正极的脚。当LED通过正向电流时，芯片会发光而使LED发亮，如图六所示。 半导体组件的制作分成两段的制造程序，前一段是先制造组件的核心─芯片，称为晶圆制造；后一段是将晶中片加以封装成最后产品，称为IC封装制程，又可细分成晶圆切割、黏晶、焊线、封胶、印字、剪切成型等加工步骤，在本章节中将简介这两段的制造程序。

IC封装制程简介

半导体的产品很多应用的场合非常广泛图一是常见的几种半导体组件外型半导体组件一般是以接脚形式或外型来划分类别图一中不同类别的英文缩写名称原文为 PDID Plastic Dual Inline Package SOP Small Outline Package SOJ Small Outline J-Lead Package PLCC Plastic Leaded Chip Carrier QFP Quad Flat Package PGA Pin Grid Array BGA Ball Grid Array 虽然半导体组件的外型种类很多在电路板上常用的组装方式有二种一种是插入电路板的焊孔或脚座如PDIP PGA另一种是贴附在电路板表面的焊垫上如SOP SOJ PLCC QFP BGA 从半导体组件的外观只看到从包覆的胶体或陶瓷中伸出的接脚而半导体组件真正的的核心是包覆在胶体或陶瓷内一片非常小的芯片透过伸出的接脚与外部做信息传输图二是一片EPROM组件从上方的玻璃窗可看到内部的芯片图三是以显微镜将内部的芯片放大可以看到芯片以多条焊线连接四周的接脚这些接脚向外延伸并穿出胶体成为芯片与外界通讯的道路请注意图三中有一条焊线从中断裂那是使用不当引发过电流而烧毁致使芯片失去功能这也是一般芯片遭到损毁而失效的原因之一 图四是常见的LED也就是发光二极管其内部也是一颗芯片图五是以显微镜正视LED的顶端可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线若以LED二支接脚的极性来做分别芯片是贴附在负极的脚上经由焊线连接正极的脚当LED通过正向电流时芯片会发光而使LED发亮如图六所示 半导体组件的制作分成两段的制造程序前一段是先制造组件的核心─芯片称为晶圆制造后一段是将晶中片加以封装成最后产品称为IC封装制程又可细分成晶圆切割黏晶焊线封胶印字剪切成型等加工步骤在本章节中将简介这两段的制造程序