数字电子技术期末复习题 (1).

项目1 简单加法器电路的设计与测试

一.填空题

1.方波信号在时间和幅值上是()(离散/连续)的,语音信号在时间和幅值上是()(离散/连续)的。

2.在数字电路中,常用的计数制除十进制外,还有()、()、()。3.数字1011B中数码0的权是(),数字345.2H中数码2的权是()。4.(AA.B)H =()D =()B

5.(25.2)D =()H =()B

6.(1010.01) B =()D =()H

7.常用的BCD码有()、()、()等。

8.8421BCD码是最常用的BCD码,它是采用()位二进制数来表示()位十进制数,符合通常人们的习惯。

9.(24.25)D =()H =()8421BCD

10.当异或门两路输入都为‘0’时,门电路输出为()。

11.写出三变量函数(,,)

F A B C所有的最小项()、()、()、()、()、()、()、(),这些最小项相或的结果等于(),任意两个最小项相与的结果是()。

12.OC门称为()门,多个OC门输出端并联到一起可实现()功能。

13.三态门的输出包括()、()和()三种情况。

14.用二输入与非门构成一个非门可将两个输入端()或将其中一个输入端()。

15.下图中TTL门电路输出F应为()。

数字电子技术期末复习题 (1).

F

10

16.使用数字电路综合测试设备和数字式万用表测试74LS125,并完成下列填空。

F

数字电子技术期末复习题 (1).

当控制端0E =时,当A=0时F= ,当A=1时F= ; 当控制端1E =时,改变输入A 的电压值,输出F (变化/不变),此状 态被称为 。 二.化简:

1.

2.

三.分析计算题

1.分析下列电路图的逻辑关系,并填写真值表、写出逻辑表达式。

数字电子技术期末复习题 (1).

Y ABC A B BC =++()()(),,,3,6,8,9,11,120,1,2,13,14,15d F A B C D m m =+∑∑

2.下图为74125和7404构成的电路,请根据输入波形画出输出波形。

数字电子技术期末复习题 (1).

F A

B

C A B C F

3.请用与、或、非门实现下列函数,(,,)(1,3,4,6)

F A B C m

=∑。要求:写出具体步骤,包括卡诺图化简和具体电路图。

4.试用74LS00和74LS86实现全加器逻辑功能。写出实现步骤,画出逻辑电路图。

项目2 八人抢答器的设计与制作

1.半导体数码显示器的内部接法有两种形式:共接法和共接法。2.对于共阴极接法的LED数码显示器,应采用电平驱动的七段显示译码器。

3.组成组合逻辑电路的基本单元电路是。

4.8421BCD码、5421BCD码、2421BCD码属于码,余3BCD码属于码。

5.全加器不仅考虑加数和被加数本位相加以及向高位进位,还要考虑与低位的位相加。

6.8421码是一种常用的BCD码,该码从左到右各位对应的权值分别为,所以称为8421码。

7.组合逻辑电路的输出状态,仅与状态有关,而与电路状态无关。8.译码器按其功能特点可分为译码器和译码器两大类。9.分析下图给出的组合逻辑电路,此时数码管显示。

数字电子技术期末复习题 (1).

10. 当CD4511的LT=0时,无论其他输入端的状态如何变化,CD4511的a~g输出端状态为(0/1),LC5011所有笔画(亮/不亮)。11. 当CD4511的LT=1、BL=0时,无论其他输入端的状态如何变化,CD4511的a~g输出端状态为(0/1),LC5011所有笔画(亮/不亮)。

12. 显示译码器的作用是将输入的转换为能控制发光二极管(LED)显示器、液晶(LCD)显示器及荧光数码管等显示器件的信号,以实现数字及符号

的显示。

13.当74138的A ST =0时,输出0Y ~7Y 的状态为全 (0/1),电路 工作 (工作/不工作)。

14. 当74138的B ST +C ST =1时,输出0Y ~7Y 的状态为全 (0/1),电路 工作(工作/不工作)。

15. 要保证74LS138正常工作,实现较少的信号控制较多开关的功能,需要同时满足A ST = 、B ST = 、C ST = 的条件。

16.分析下图给出的组合逻辑电路,此时输出信号0Y ~7Y 为 。

数字电子技术期末复习题 (1).

17.试分析下图的输出信号最简表达式 。

数字电子技术期末复习题 (1).

+5V

S

O

C

18.分析下图给出的组合逻辑电路,此时数码管显示 。

3I 2I 1I 7I 6I 5I 4I 8I 9

I 0111100

19、用74LS139及门电路实现下列逻辑功能:

),,(C B A F =)7,6,3,2,0(m ∑ ),,(C B A F =C B C B A C A ++

12345

671413

1211

1098

V CC 74LS139

1516(a )

01A 11A ST 1GND 3Y 12Y 11Y 10Y 1(b )

02A 12A ST 23

Y 22Y 21

Y 20Y 23

Y 12Y 11

Y 10Y 13

Y 2Y 1Y 0

Y

20.用74LS138及门电路实现全加器逻辑功能。

数字电子技术期末复习题 (1).

12345

6

7

14131211109

8

GND V CC 74LS138

1516(a )

0A 1A 2A B ST 7Y 6

Y 5Y 4Y 3Y 2Y 1Y 0Y C ST A ST

6Y 5Y 4Y 3Y 2

Y 1Y 0Y 7

Y 0

A 1A 2

A ST ST ST (b )

21.用74LS138及门电路实现三人表决器逻辑功能。

项目3 计数器的设计与调试

一.填空题:

1.时序逻辑电路的输出不仅与有关,而且与有关。

2.触发器是构成逻辑电路的重要部分。时序逻辑电路是由

和构成的。

3.触发器的两个输出端Q、Q,当0,1

==时,我们称触发器处于。

Q Q

4.触发器有2个稳态,存储4位二进制信息要个触发器。

5.由与非门构成的基本RS锁存器正常工作时有三种状态,分别是01

R S=输出为,10

R S=输出为。(0状态/1 R S=输出为,11

状态/保持状态)。

6.与非门构成的基本RS锁存器输入状态不允许同时出现R=S=。

7.与非门构成的基本RS锁存器的特征方程是,约束条件是。

8.若将D触发器的D端连在Q端上,经99个脉冲后,它的次态Q(t+99)=1,

则此时的现态Q(t)应为。

9.假设将10KHz方波信号接在D触发器的时钟端,将D触发器的Q端和D端

相连,则Q的信号的频率是。

10.边沿D触发器的特征方程是。

11.边沿JK触发器的特征方程是。

12.在JK触发器中,当J=0、K=1时,触发器。

13.在JK触发器中,当J=1、K=0时,触发器。

14.在JK触发器中,当J=0、K=0时,触发器。

15.在JK触发器中,当J=1、K=1时,触发器。

16.若将JK触发器转换为D触发器,则应将J端接门的输入端,其输出

端接入JK触发器的端即可。

17.描述触发器逻辑功能的方法有、、、

等几种。

18.所有时钟连在一起,同时使触发器状态发生变化的时序电路称

为。

19.一般情况下同步时序电路速度比异步时序电路要(快/慢/相当)。

20.若要构成一个六进制计数器,最少用个触发器,它有个无效状态。

21.二进制计数器其模数为,N为构成计数器的个数。

22.按照计数的数码变化升降,计数器可分为和。

23.74161异步清零端CR,当该输入端为低电平时,输出端为(0/1),

此时与时钟端CP状态(上升沿有关/下降沿有关/无关)。

24.计数器的清零端输入有效电平后,无论此时时钟状态如何,输出变零,这种

方式称为。

25.74161同步置数端LD,若使输出状态与预置输入端相同,则需要和

共同作用。

26.74161与74160的共同点是。

27.74161与74160的不同点是。

28.74161与74163的共同点是。

29.74161与74163的不同点是。

30.74390内部有一个二进制计数器和一个五进制计数器,对其进行(串

接/并接)可构成十进制计数器。

31.74161、74163、74160是(同步/异步)计数器,74390是

(同步/异步)计数器,

32.复位法进行计数器的模数变换时,其计数器的最小输出数为。

33.若计数器的输出最小数可以不从0开始,则此计数器可用(复位法

/置数法)实现。

34.某计数器状态转换图如下该电路为__进制计数器,它有个无

效状态,电路_自启动。

数字电子技术期末复习题 (1).

35.实现任意模数计数器的方法

有、、。

二.分析设计题

1.下降沿触发的边沿JK 触发器的输入波形如图所示。试画出输出Q 的波形。设触发器初始状态为0。

1

2

3

4

5

6

CP 7

数字电子技术期末复习题 (1).

J K

2.上升沿触发D 触发器的输入波形如图所示。试画出Q 端波形。设触发器初始状态为0。

123456CP 7

D

3.画出下图Q1端的波形。设触发器初始状态为0。设触发器初始状态为0。

数字电子技术期末复习题 (1).

CP

Q1

4.画出下图Q1端的波形。设触发器初始状态为0。设触发器初始状态为0。

数字电子技术期末复习题 (1).

CP

Q2

5.分析计数器功能,画出状态转移图。

数字电子技术期末复习题 (1).

功能:

数字电子技术期末复习题 (1).

功能:

数字电子技术期末复习题 (1).

功能:

6.分析电路下列时序电路逻辑功能,写出输入输出方程、 状态方程、列出功能真值表、画出状态转移图。

数字电子技术期末复习题 (1).

7.D触发器组成的同步计数电路如图所示。分析电路功能,写出输入输出方程、状态方程、列出功能真值表、画出状态转移图。

数字电子技术期末复习题 (1).

8. 请分析下列同步时序电路并说明电路功能。写出输入输出方程、 状态方程、列出功能真值表、画出状态转移图。

2

数字电子技术期末复习题 (1).

CP

9. 试用集成中规模同步计数器CT74LS161采用复位法(异步清0)

实现12进制计数器。

数字电子技术期末复习题 (1).

10、用集成中规模同步计数器CT74LS161采用置位法(同步置数)实现12进制计数器,要求计数从0开始。

数字电子技术期末复习题 (1).

相关推荐
相关主题
热门推荐