MSP430FR 系列MCU 的多功能双接口存储器
Application Report ZHCA608 – June 2014
1
基于MSP430FR 系列MCU 的多功能双接口存储器
设计
Triton Zhang, Hardy Hu
MCU FAE Team
摘要
在许多嵌入式系统中通常会需要外接存储器保存数据，例如EEPROM 。由于传统的存储器具有功能单一、接口固定、擦写次数有限的特点从而限制了存储器的应用场景和范围。
本文介绍了一种基于TI 新一代MSP430FR 系列MCU 来实现多功能双接口存储器的方法。相比传统存储器 (例如FLASH ，SRAM ，EEPOM)，FRAM 集合了更多的优势，拥有更强大的功能。利用MCU 的灵活性，用户可以设计出功能强大，接口灵活的多功能存储器，用来替代传统嵌入式系统中的EEPROM 和RTC 等功能。
目录
摘要............................................................................................................................ 1 1 前言........................................................................................................................ 2 2 功能介绍................................................................................................................ 2 2.1 MSP430FRXX 系列MCU 简介 .................................................................... 2 2.2 FRAM 简介 ..................................................................................................... 2 2.3 MSP430FRXX 系列MCU 中FRAM 管理器简介 ....................................... 3 2.4 多功能双接口存储器系统功能简介 ............................................................. 3 2.5 多功能双接口存储器系统典型应用简介 ..................................................... 4 3 系统设计................................................................................................................ 7 3.1 系统框图 ......................................................................................................... 7 3.2 管脚定义 ......................................................................................................... 8 3.3 存储器分配 ..................................................................................................... 8 3.4 功能模块配置 ............................................................................................... 10 3.5 系统配置寄存器 ........................................................................................... 10 3.6 I2C 接口说明 ................................................................................................ 11 3.7 SPI 接口说明 ................................................................................................ 11 4 功能模块设计...................................................................................................... 11 4.1 铁电(FRAM)存储器 ..................................................................................... 11 4.1.1 I2C 接口访问 ......................................................................................... 12 4.1.2 SPI 接口访问 ......................................................................................... 12 4.2 RTC 模块 ...................................................................................................... 12 4.2.1 功能描述................................................................................................ 12 4.2.2 RTC 模块寄存器描述 ........................................................................... 12 4.3 AES 加密模块 .............................................................................................. 13 4.3.1 AES 加密/解密模块寄存器列表(基地址 : 0xF400) ............................ 13 4.3.2 AES 加密/解密模块控制寄存器(偏移地址 : 0x00) ............................ 13 4.4 电压检测器模块 ........................................................................................... 14 4.4.1 电压检测模块寄存器描述(基地址 : 0xF000)...................................... 14 4.4.2 电压检测模块控制寄存器(偏移地址 : 0x00) .. (14)
ZHCA608
基于MSP430FR系列MCU的多接口存储器设计
2
4.4.3电压检测模块电压门限寄存器 VTRIPNX（16Bit） (14)
4.5WDT模块 (15)
4.5.1看门狗模块寄存器描述(基地址 : 0xEC00) (15)
4.5.2看门狗模块控制寄存器(偏移地址 : 0x00) (15)
4.5.3看门狗溢出周期寄存器 WDTN_VAL（32Bit） (16)
5 软件设计 (16)
5.1软件流程图 (17)
6 参考文献 (17)
1前言
从2011年起，TI（德州仪器）公司先后推出了近20款带FRAM的
MSP430系列MCU – MSP430FRXX。与传统的MCU相比，该系列MCU采用新一代的FRAM替代了FLASH和SRAM。由于FRAM具有读写时间快，使用寿命长，非易失性，功耗低，抗干扰力强等特点，可以用它来实现传统FLASH+SRAM+EEPROM实现有困难，或功耗，速度，成本三者难以协调的应用。本文介绍的多功能双接口存储器方案，除了实现低功耗快速存储的功能外，还包括RTC，硬件看门狗，AES数据加/解密，接口扩展等功能。
2功能介绍
2.1 MSP430FRXX系列
MCU简介
TI公司最新一代MSP430FRXX
系列MCU采用了FRAM作为代码和
数据存储器，替代传统MCU
FLASH+SRAM的结构，并且其
FRAM带有分区管理和ECC校验功
能，增强存储器可靠性，FRAM运行
时的低功耗特性，将MCU的功耗降
低至100uA/MHz。除了FRAM外与
SCI/IIC/SPI/GPIO/ADC/CMP/TIMER
等普通外设外，其还增加了AES硬
件加解密模块，32位硬件乘法器
等，其余性能指标可详见[1]。
图2.1 MSP430FRxx内部框图
2.2 FRAM简介
FRAM (Ferroelectric Random Access Memory) 铁电存储器是新一代的非易失性高速低功耗存储器，和传统的FLASH/EEPROM存储器相比FRAM具有非常明显的优势：
?速度快-FRAM的写入时间比Flash/EEPROM快1000倍以上， FRAM写入一个字节仅耗时50ns，而FLASH至少耗时75us，EEPROM更是长达5ms。
ZHCA608
3 基于MSP430FR 系列MCU 的多接口存储器设计
? 功耗低-由于FRAM 的工作电压只有1.5V ，相比FLASH/EEPROM 存储器需要一个升压器把电压升到9-12V ，操作FRAM 的功耗仅有后者1%或者更低。 ? 抗干扰力强-由于FRAM 工作仅需要很少的能量，故FRAM 工作起来更加稳定，不会出现FLASH 存储器的“Data-tearing ”现象。
? 耐久性强(读/写次数)-FRAM 的读/写周期数为一百万亿次 (10E15) ，而通常的FLASH/ EEPROM 只有一百万次 (10E6) 。
2.3 MSP430FRXX 系列MCU 中FRAM 管理器简介
为了能够充分发挥FRAM 速度快，功耗低，掉电不易失，耐久性强的特点， MSP430FR5969同时为其配置了同样强大的存储器管理单元。 MSP430FRXX 系列MCU 对FRAM 的管理可分为两部分：MPU 和FRAM controller 。
MPU 是存储器保护单元，其可提供FRAM 的分区配置和读/写/执行权限独立控制。如果发生越权读/写/执行，FRAM 会受到保护，同时产生错误中断通知MCU ，进行相应的操作。
图2.2 FRAM controller 与 MPU 结构图 FRAM 控制器主要提供FRAM 的操作方式管理，ECC 校验和Cache 功能。ECC 校验可纠正1bit 的错误和检测2bit 以上的错误。 Cache 拥有2个64bit 的缓冲区，当要处理的数据小于8字节时，CPU 可直接操作Cache ，提高系统效率。
2.4 多功能双接口存储器系统功能简介
本文以MSP430FR5969为例，介绍如何设计多功能双接口的存储器，该存储器支持1个I2C 接口，2路SPI 接口，2KByte SRAM ，AES 加/解密，硬件看门狗，RTC 等功能，两路SPI 可同时访问该存储器设备。 MSP430FR5969的功能框图如下
:
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计
4
图2.3 MSP430FR5969功能框图
利用MSP430FR5969丰富的外设，强大的运算能力和FRAM 的存储特点能设计出功能强大的多接口存储器，其特点包括：
? 64KByte FRAM 非易失性存储器 (代码大约占用8KByte FRAM 空间)； ? 2KByte SRAM 掉电不保存存储器 (程序占用大约1KByte SRAM)； ? 支持一个I2C 接口访问，最大支持速率为100Kbps ； ? 最大支持2路SPI 接口同时访问；
? 支持8路GPIO 扩展功能，提供上升/下降沿中断接口； ? 支持128-Bit 、192-Bit 、256-Bit 硬件AES 加密/解密模块； ? 独立的RTC 模块，提供实时时钟； ? 2路看门狗定时器输出； ? 可编程电压检测器；
2.5 多功能双接口存储器系统典型应用简介
与传统的双接口存储器相比，使用MSP430FRXX 实现的双端口存储器不仅可实现非常高的数据吞吐率（最高到125Kbyte/s ），同时提供数据加密，增加其传输的安全性。存储器的擦写寿命也可从一般的十万次提高到一百万亿次，动态功耗也从2mA 左右下降到100uA 左右。
如下图所示，是双接口存储器应用的典型系统，使用MSP430FRXX 实现后，存储容量可从典型的2Kbyte 扩展到48Kbyte 。同时除了实现外部的双端口存储器，还可以将加密芯片，外部RTC ，外部WDT 等功能集成在一起实现，使系统结构更优化，更简洁。
ZHCA608
5
基于MSP430FR 系列MCU 的多接口存储器设计
图2.4 双接口存储器应用场景示意图
除了上文所述的典型双接口存储器应用之外，使用MSP430FRXX 系列MCU 设计的系统还可以同时提供替代存储，增强系统Watchdog ，RTC ，数据加密等功能。故本文同时发现在许多其他的应用中同样可以使用该方案，提高系统的集成度，优化系统的硬件设计，提高系统软件的灵活性。比如模块化的数据采集与发布系统，以及基于BLE 的快速数据传输系统。
正如下图所示，其是一个典型的模块化数据采集与发布系统。整个系统分为主控制板，前端数据采集或发布板，人机交互板和无线数据传输板组成。由于这种模式的应用（例如，工业现场多种探测器数据采集系统，分布式广播信息发布系统等），有一个重要的特点，系统的功能配置需要根据实际环境的需要，能够灵活的调整模块种类，增减模块数量。故通常在工程上，会将其高度模块化，各个模块均用同一的串行总线（UART ，IIC 或者SPI 等）进行通信。
图2.5 模块化的数据采集与发布系统
在主控板上，均需要多个串行接口的MCU （通常要求支持到8个
UART/IIC/SPI 及以上），同时有数据加密的要求，外部RTC 支持，外部看门狗等，以及EEPROM 存储自身和外接模块配置信息。此时便可以使用
MSP430FR59XX 系列MCU+一颗拥有多串行接口的MCU 实现主控制板的功能，优化系统的设计。
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计 6
在无线数据传输板上，其同样需要EEPROM 存储模块配置信息的数据和数据加密功能，同时其一般要求有32KB-64KB 的缓存，由于内置RAM32KB-64KB 的MCU 通常在此板上性价比不高，通常会使用外扩RAM 或者FIFO 实现，现在也可通过使用MSP430FR59XX 系列MCU 将这四个功能进行整合，在提升系统功能的情况下，简化系统设计。
在人机交互板上，主要部分是LCD 及按键和LED 的控制支持，同时需要EEPROM 存储模块信息数据。此时便可以使用MSP430FR57XX 系列MCU 简化系统的设计，而且FRAM 可当做SRAM 使用的特性，还可以根据需求合理分配FRAM 的数据/代码/存储等空间。
在前端数据采集或发布板上，因为其需要有经常性的数据擦写操作，故其需要的MCU 特点是代码量不大，但是临时数据量很大，故通常要求MCU 的FLASH 在32KB 左右，而RAM 需要16KB-23KB ，在这种情况下，一般基于FLASH 的MCU 很难进行选型，此时MSP430FR59XX 系列MCU 可以非常好的解决这个问题，同时还可以省去外部存储模块信息的EEPROM 。
通过优化后的系统框图如下图所示，可以看出使用MSP430FRXX 系列MCU 后，系统的硬件设计得到了优化，同时面对小FLASH ，大RAM 这样的MCU 选型难题时，获得了很好的解决；再有就是MSP430FRXX 系列MCU 自带的功能强大的RTC ，数据加解密，WDT 等功能也提到了系统的集成度和性能。
图2.6 MSP430FRXX 系列MCU 模块化的数据采集与发布系统中的应用 再例如在如下所示的BLE 数据传输系统中，当数据传输量较大时，要选择一颗RAM 非常大的MCU ，通常性价比不高。故通常会用到双接口的存储器，这样可以选择数据处理性能更好的MCU 加一个外接的存储器实现。如果使用MSP430FR59XX ，则可以实现存储的功能外，还可以同时实现RTC 与外部WDT ，提高系统的可靠性。特别是对于需要数据加密的要求时，可以不修改系统硬件，直接实现。
ZHCA608
7
基于MSP430FR 系列MCU 的多接口存储器设计
图2.7 BLE 无线数据传输系统
综上可知，MSP430FRXX 系列MCU 设计的多功能双接口存储器，可广泛的应用在有快速数据传输，经常性数据擦写，以及数据加密要求的应用中。其不仅可发挥FRAM 速度快已配置的特点，还可给系统带来RTC ，外部看门狗，数据加解密等功能。其为系统提供了强大的数据存储吞吐能力，优化了系统硬件设计，增强了系统扩展功能，解决了小FLASH ，大RAM 的MCU 选型等问题。
3 系统设计
3.1 系统框图
基于MSP430FR6969 MCU 设计多功能双接口存储器的系统框图如下:
图3.1 基于MSP430FR5969的多功能存储器系统框图
? 配置内部数字振荡器(DCO)工作在8MHz 最高主频，为MCLK ，SMCLK 分
别提供8MHz 的时钟源；
? 配置eUSCI_A0，eUSCI_A1分别工作在SPI 接口从模式，采用MCLK 作为
时钟源，最大支持1Mbps 的通信速率；
? 配置eUSCI_B0工作为I2C 接口从模式，7-BIT 地址，MCLK 时钟源，最大
支持100Kbps 的通信速率
? 配置2个DMA 通道从FRAM 存储器传输数据到eUSCI_A0和eUSCI_A1，
实现SPI 接口的数据的接收，无需CPU 参与；
? 配置1个DMA 通道从FRAM 存储器传输数据到eUSCI_B0，实现I2C 接口
的数据的接收，无需CPU 参与；
? Port3配置为GPIO 扩展端口，支持上升/下降沿中断； ? 使能硬件AES 加密模块，实现AES 加密/解密功能；
? 使能TIMERA0 工作在连续模式，利用CCP0和CCP1实现2路WDT 定时
器输出；
? 使能ADC 模块，配置TIMERA1工作在定时器模式触发ADC 采样，实现
电压检测功能，最大支持2个电压点的检测；
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计 8
? 使能RTC 模块，实现RTC 功能。
3.2 管脚定义
按照3.1的功能规划，选择40QFN 封装的MSP430FR5969，可对其管脚分配如下。
? 图3.2 MSP430FR5969引脚分配
3.3 存储器分配
MSP430FR5969片上支持64Kbytes 的FRAM 存储器，其寻址范围为: 0x4400~0x13FFF; 由于MSP430的复位地址为0xFFFF, 故该地址和中断向量表把存储器分为两部分： 0x4400~0xFF7F, 0x1000~0x13FFF 。 在本文的设计中按照下表来分配FRAM 存储器：
地址范围
容量 功能
说明
0x4400~0x63FF 8KB 代码存储器 保存用户代码 0x6400~0xE3FF 32KB 数据存储器 作为存储器使用 0xE400~0xE7FF 1KB RTC 寄存器 RTC 功能模块
0xE800~0xEBFF 1KB GPIO 寄存器
GPIO 扩展功能模块 0xEC00~0xEFFF 1KB Watch Dog 寄存器 Watch Dog 功能模块 0xF000~0xF3FF 1KB 电压检测寄存器 电压检测模块 0xF400~0xF7FF 1KB AES 控制寄存器 AES 加密模块
0xF800~0xFF7F 2KB 功能模块配置区
保留功能模块的配置表 0xFF80~0xFFFF 128B 中断向量表和程序入口 MSP430系列MCU 特征 0x1000~0x13FFF
16KB
保留
可用于数据存储器扩展
根据上表的存储器空间规划可得出存储器分配图，如下图所示：
ZHCA608
9 基于MSP430FR 系列MCU 的多接口存储器设计
图3.3 MSP430FR5969 FRAM 存储器分配
MSP430FR5969的SRAM 存储器容量共有2kBytes ，其寻址空间为0x1C00-0x23FF ，划分出1K 作为AES 加密/解密模块使用，具体的RAM 空间划分如下：
地址范围
容量 功能
说明
0x1C00~0x1FFF 1KB 运行数据存储器 保存运行时的数据 0x2000~0x23FF
1KB
AES 数据存储器
AES 加密模块
具体的SRAM 空间功能划分如下图所示：
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计
10
图3.4 MSP430FR5969 SRAM 存储器分配
3.4 功能模块配置
MSP430FR5969实现的多功能双接口存储器的各个功能都可以进行使能和配置，其配置参数保留在0xF800~0xFF7F 功能模块配置区。配置寄存器规划如下表：
偏移地址 名称
类型 初始化值 说明
0x0000 SYS_CONF RW 0x00FF 系统配置寄存器 0x0010 I2C_CONF RW 0x0000 I2C 接口配置寄存器 0x0020 SPI0_CONF RW 0x0000 SPI0接口配置寄存器 0x0030 SPI1_ CONF RW 0x0000 SPI1接口配置寄存器 0x0040 EXGPIO_ CONF RW 0x0000 扩展GPIO 配置寄存器 0x0050 RTC_CONF RW 0x0000 RTC 功能配置寄存器 0x0060 WDT_CONF RW 0x0000 看门狗功能配置寄存器 0x0070 VDET_ CONF RW 0x0000 电压检测功能配置寄存器 0x0080
AES_ CONF
RW
0x0000
加/解密模块功能配置寄存器
3.5 系统配置寄存器
功能模块使能寄存器：FUNCITON_EN ，基地址0xF800，偏移地址
0x0000。该寄存器用来定义本设备使能的功能模块，共16BIT,低8BIT 表示功能模块的使能/关闭。
15 14 13 12 11 10 9 8 - - - - - - - - 7
6
5
4
3
2
1
AES_EN Vdetect_EN
WDT_EN
Exgpio_EN
RTC_EN
SPI1_EN
SPI0_EN
I2C_EN
位域 名称 类型 初始化值 说明
15~8 Reserved RO 0x00 保留未用
7 AES_EN RW 1 加密模块使能
6 VDET_EN RW 1 电压检测功能使能 5 WDT_EN RW 1 看门狗使能 4 EXGPIO_EN RW 1 扩展GPIO 使能 3 RTC_EN RW 1 RTC 功能使能 2 SPI1_EN RW 1 SPI1接口使能 1 SPI0_EN RO 1 SPI0接口使能 0
I2C_EN RO 1
I2C 接口使能
ZHCA608
11 基于MSP430FR 系列MCU 的多接口存储器设计
3.6 I2C 接口说明
系统支持1路I2C 接口访问。I2C 接口数据格式为7BIT 地址，8BIT 数据，START 信号后的一个字节是设备地址，后两字节为寄存器地址。该接口参照I2C 总线的读写操作规范设计，最高支持100Kbps 的通信速率。
设备共有4个7位I2C 设备地址，分别对应4个不同的功能模块，如下表所示：
设备地址 寻址字节数 寻址范围
描述
0xA0 2 0x0000~0x7FFF FRAM 存储器
0xB0 2 0x0000~0x03FF SRAM/AES 存储器 0xC0 2 0x0000~0x03FF RTC 寄存器 0xD0
2
0x0000~0x3FFF
其他功能模块
各功能模块的寄存器描述详见各功能模块的介绍，I2C 设备地址可根据需要按照I2C 协议规范规定的器件地址规则更改。
3.7 SPI 接口说明
系统支持最多2个SPI 接口同时访问，接口SPI0初始化为开启，接口SPI1可由用户开启或者关闭。
SPI 接口由9个基本命令字进行操作控制，这9个基本命令字可以通过SPI 总线控制系统。SPI 模式为CS 下降沿启动，MOSI/MISO 上升沿采集，MSB 。则MOSI 引脚上数据的第一个字节为命令字，后续字节为数据。
命令字的长度为一个字节，根据其意义与操作不同，后续会有跟随地址字节，数据字节和伪字节。所有的传输必须在CS 引脚的上升沿之前完成，所有的读命令都可以在任意时钟位完成，所有的写、编程、擦除命令在一个字节的边界后才完成，否则命令将不起作用。当芯片正在被编程、擦除或写入状态寄存器的时候，除了“读状态”命令，其它所有的指令都会被忽略直到擦写周期完成。SPI 操作状态寄存器S7~S0指示当前SPI 操作的状态，用户可以通过读/写状态命令来访问该寄存器。
命令字 字节1
字节2
字节3
字节4
下一个字节
写使能 A1H - - - - 写制止 A3H - - - - 读状态 A4H (S7~S0) - - - 写状态 A5H S7~S0 - - - 读数据 A6H A15~A8 A7~A0 (D7~D0) 继续
写数据 A7H A15~A8 A7~A0 D7~D0 直到最后一个
块擦除(4K) A9H A15~A8
A7~A0 - - 芯片擦除(32K) AEH - - - - 读器件ID
AFH
伪字节
伪字节
(M7~M0)
(ID7~ID0)
4 功能模块设计
4.1 铁电(FRAM)存储器
在本系统中，将MSP430FR5969片上FRAM 存储器地址的
0x6400~0xE3FF 共32Kbytes 范围设计成专用的FRAM 存储器。将该段存储器分成8个页面，每个页面4Kbytes 。主机可以通过I2C 或SPI 访问这个区域的存储器。
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计 12
4.1.1 I2C 接口访问
? I2C 接口写访问命令如下：
? I2C 接口读访问命令如下：
4.1.2 SPI 接口访问
? SPI
接口写访问命令如下：
? SPI 接口读访问命令如下：
4.2 RTC 模块
4.2.1 功能描述
RTC 模块实现实时时钟、日历功能，其提供一个可编程的时钟输出，一个中断输出。具体功能如下：
? BCD 格式输出秒、分、时、星期、月、年； ? 支持512HZ ，256HZ 两种可编程输出频率；
?支持校准逻辑，按照+4-PPM 或-2-PPM 的步长进行精度校准。
4.2.2 RTC 模块寄存器描述
RTC 模块有16个8位寄存器，一个可自动增量的地址寄存器。所有16个寄存器设计成可寻址的8位并行寄存器，但不是所有位都有用。当一个RTC 寄存器被读时，所有计数器的内容将被锁存，在传送条件下，可以防止对时钟/日历数据的误操作。RTC 模块寄存器说明见下表：(基地址 : 0xE400)
偏移地址 寄存器名称 BIT7
BIT6 BIT5 BIT4 BIT3 BIT2 BI1 BIT0 00H 控制/状态寄
存器1
TEST 0 STOP 0 TESTC 0 0 0 01H 控制/状态寄
存器2
TI/TP
AF
TF
AIE
TIE
02H 秒 VL 00~59BCD 码格式数 03H 分钟 - 00~59BCD 码格式数 04H 小时 - - 00~23BCD 码格式数 05H 日 - - 01~31BCD 码格式数 06H 星期 - - - - - 00~06BCD 码格式数
07H 月
08H 年（低位） 00-99 BCD 码格式 09H 年（高位） 10-20 BCD 码格式 0A 输出控制
FRSEL:
ZHCA608
13 基于MSP430FR 系列MCU 的多接口存储器设计
0 – 512HZ 1 – 256HZ
4.3 AES 加密模块
数据加密是存储应用系统的重要功能，可一定程度保护数据在存储和传输中的安全，但是由于一般加密功能都需要大量的加法，乘法，移位的数学和逻辑运算，会给系统带来巨大的性能和功耗挑战。MSP430FR5969自带的硬件AES 模块则解决了功能与功耗的矛盾，通过硬件方式，在不增加CPU 负担的情况下，有硬件实现速度更快，并且降低系统的功耗。
MSP430FR5969的AES 加密模块可提供128BIT 数据的128BIT ，192BIT 或者256BIT 长度的密钥加密和解密（FIPS PUB 197标准）。其加/解密性能如下表：
密钥长度 加密周期数 解密周期数 128BIT 168 168 192BIT 204 206 256BIT
234
234
4.3.1 AES 加密/解密模块寄存器列表(基地址 : 0xF400)
地址 寄存器名称 BIT7 BIT6
BIT5
BIT4
BIT3
BIT2 BI1 BIT0 00H AES 控制寄存器
EN
EnorDe KeyBitSel
-
-
Finish ed
02H AES KEY1 AES KEY1 03H
AES KEY0
AES KEY0
4.3.2 AES 加密/解密模块控制寄存器(偏移地址 : 0x00)
7
6
5 4 3
2 1 0
AES_EN EnorDe
KeyBitSel
-
-
Finished
位域 名称 类型 默认值 描述
7
AES _EN RW
AES 加密模块使能 0 – 关闭 1 – 使能
6 EnorDe RW 0
AES 加密或解密 0 - 加密 1 - 解密 Bit5~Bit3 Key_Bit_Sel RW 00
AES 加密位数 00 – 64位 01 – 128位 02 – 192 位 03 – 256位 Bit2-Bit1 Reserved - - -
Bit0 Finished RC 0
加密/解密操作完成 0 – 未完成 1 – 完成
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计 14
4.4 电压检测器模块
本设备通过MSP430FR5969内部12BIT 高精度ADC 实现电压检测功能，TIMER1用来定时触发ADC 转换，并根据转换结果设置相应的报警引脚。本设计中最大支持两路电压检测。
4.4.1 电压检测模块寄存器描述(基地址 : 0xF000)
地址 寄存器名称 BIT7 BIT6
BIT5
BIT4 BIT3
BIT2
BI1
BIT0 00H 电压检测控制寄存器 EN
MODE V1EN
V2EN
V1FLG
V2FLG
02H VTRIP1H Voltage detector 1 threshold voltage high 03H 04H VTRIP1L Voltage detector 1 threshold voltage low 05H 06H VTRIP2H Voltage detector 2 threshold voltage high 07H 08H
VTRIP2L
Voltage detector 2 threshold voltage low
09H
4.4.2 电压检测模块控制寄存器(偏移地址 : 0x00)
7 6 5 4 3
2
1
VDET_EN MODE V1EN V2EN V1FLG V2FLG
位域 名称 类型 默认值 描述
7 VDET_EN RW
电压检测器模块使能 0 – 关闭 1 – 使能 6 MODE RW 0 检测模式 0 – 10bit 1 – 12bit
5
V1EN
RW
电压检测器通道1使能 0 – 关闭 1 – 使能
4 V2EN RW 0
电压检测器通道2使能 0 – 关闭 1 – 使能
Bit3~Bit2 V1FLG RO 00
电压检测器通道1状态标志 00 – 未使用
01 – VTRIP1L< V1< VTRIP1H 10 – V1< VTRIP1L 11 – V1> VTRIP1H
Bit1~Bit0 V2FLG RO 00
电压检测器通道2状态标志 00 – 未使用
01 – VTRIP2L< V2< VTRIP2H 10 – V2< VTRIP2L 11 – V2> VTRIP2H
4.4.3 电压检测模块电压门限寄存器 VTRIPNX （16Bit ）
15 14 13 12 11 10 9 8 - - - - 7
6
5
4
3
2
1
ZHCA608
15 基于MSP430FR 系列MCU 的多接口存储器设计
Voltage detector n threshold voltage high/low
位域
名称 类型 默认值 描述 Bit15~Bit12 Reserved - -
-
Bit1~Bit0
Voltage detector n threshold voltage high/low
RW
0x000
电压检测器通道n 的门限（高或低），在10bit 模式时，使用低10bit ，此时Bit11~Bit10无作用
4.5 WDT 模块
本系统利用MSP430FR5969的TIMERA0 实现一个外部看门狗功能。支持最大两个看门狗输出。 本设计中采用片上 VLO （10KHz ）作为TIMERA0的时钟源，设置TIMERA0工作在连续模式，用户设置WDT0_VALx 来配置看门狗的周期。当TIMERA0计数值到达WDT0_VALx 时，设置对应的看门狗输出管脚。用户向看门狗控制寄存器的写入CLR1和CLR0位会清除对应的看门狗计数器。
4.5.1 看门狗模块寄存器描述(基地址 : 0xEC00)
地址 寄存器名称 BIT7 BIT6
BIT5 BIT4
BIT3 BIT2
BI1 BIT0 00H 看门狗控制寄存器 EN
FRQDIV
CLR1
CLR0
WDT
1EN
WDT 0EN
02H WDT0_VAL
WDT0_VAL
03H 04H 05H 06H WDT1_VAL WDT1_VAL
07H 08H 09H
4.5.2 看门狗模块控制寄存器(偏移地址 : 0x00)
7 6 5 4
3 2 1 0
WDT_EN FRQDIV CLR1
CLR0
WDT1EN WDT0EN
位域 名称 类型 默认值 描述
7 WDT_EN
RW 0
看门狗模块使能 0 – 关闭 1 – 使能
Bit6~Bit4 FRQDIV RW 000
看门狗时钟分频 000 – /1 001 – /2 010 – /4 011 – /8 100 – /16 101 – /32 110 – /64 111 – /128
3 CLR1 RW 0
看门狗通道1清零 0 – 误操作 1 – 清零
ZHCA608
基于MSP430FR 系列MCU 的多接口存储器设计 16
2 CLR2 RW 0
看门狗通道2清零 0 – 误操作 1 – 清零
1 WDT1EN RW 0
看门狗通道1使能 0 – 关闭 1 – 使能
0 WDT2EN RW 0
看门狗通道2使能 0 – 关闭 1 – 使能
4.5.3 看门狗溢出周期寄存器 WDTN_VAL （32Bit ）
31 30 29 28
27
26 25 24 WDTN_VAL 23 22 21 20 19
18 17 16 WDTN_VAL 15 14 13 12 11
10 9 8 WDTN_VAL 7
6
5
4 3
2
1
WDTN_VAL
位域
名称
类型 默认值
描述
Bit31~Bit0
WDTN_VAL
RW
0x00000000
看门狗通道N 的溢出周期值
5 软件设计
基于MSP430 FRAM 系列MCU 实现多接口存储器的软件设计分为两部分进行，软件流程设计和代码实现。
ZHCA608
17
基于MSP430FR 系列MCU 的多接口存储器设计
5.1 软件流程图
根据上文所述的系统功能规划和详细设计，以及软件流程图，可以容易实现系统功能，故实现的C 代码在本文中就不详细描述。若对本文所述的方案和内容感兴趣，请联系德州仪器半导体获得进一步支持。
6 参考文献
[1].MSP430FR59xx, MSP430FR58xx Mixed Signal Microcontroller. Texas Instruments. 10/2012
重要声明
德州仪器(TI)及其下属子公司有权根据JESD46最新标准,对所提供的产品和服务进行更正、修改、增强、改进或其它更改，并有权根据JESD48最新标准中止提供任何产品和服务。客户在下订单前应获取最新的相关信息,并验证这些信息是否完整且是最新的。所有产品的销售都遵循在订单确认时所提供的TI销售条款与条件。
TI保证其所销售的组件的性能符合产品销售时TI半导体产品销售条件与条款的适用规范。仅在TI保证的范围内，且TI认为有必要时才会使用测试或其它质量控制技术。除非适用法律做出了硬性规定，否则没有必要对每种组件的所有参数进行测试。
TI对应用帮助或客户产品设计不承担任何义务。客户应对其使用TI组件的产品和应用自行负责。为尽量减小与客户产品和应用相关的风险，客户应提供充分的设计与操作安全措施。
TI不对任何TI专利权、版权、屏蔽作品权或其它与使用了TI组件或服务的组合设备、机器或流程相关的TI知识产权中授予的直接或隐含权限作出任何保证或解释。TI所发布的与第三方产品或服务有关的信息，不能构成从TI获得使用这些产品或服务的许可、授权、或认可。使用此类信息可能需要获得第三方的专利权或其它知识产权方面的许可，或是TI的专利权或其它知识产权方面的许可。
对于TI的产品手册或数据表中TI信息的重要部分，仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况下才允许进行复制。TI对此类篡改过的文件不承担任何责任或义务。复制第三方的信息可能需要服从额外的限制条件。
在转售TI组件或服务时，如果对该组件或服务参数的陈述与TI标明的参数相比存在差异或虚假成分，则会失去相关TI组件或服务的所有明示或暗示授权，且这是不正当的、欺诈性商业行为。TI对任何此类虚假陈述均不承担任何责任或义务。
客户认可并同意，尽管任何应用相关信息或支持仍可能由TI提供，但他们将独力负责满足与其产品及在其应用中使用TI产品相关的所有法律、法规和安全相关要求。客户声明并同意，他们具备制定与实施安全措施所需的全部专业技术和知识，可预见故障的危险后果、监测故障及其后果、降低有可能造成人身伤害的故障的发生机率并采取适当的补救措施。客户将全额赔偿因在此类安全关键应用中使用任何TI组件而对TI及其代理造成的任何损失。
在某些场合中，为了推进安全相关应用有可能对TI组件进行特别的促销。TI的目标是利用此类组件帮助客户设计和创立其特有的可满足适用的功能安全性标准和要求的终端产品解决方案。尽管如此，此类组件仍然服从这些条款。
TI组件未获得用于FDA Class III（或类似的生命攸关医疗设备）的授权许可，除非各方授权官员已经达成了专门管控此类使用的特别协议。只有那些TI特别注明属于军用等级或“增强型塑料”的TI组件才是设计或专门用于军事/航空应用或环境的。购买者认可并同意，对并非指定面向军事或航空航天用途的TI组件进行军事或航空航天方面的应用，其风险由客户单独承担，并且由客户独力负责满足与此类使用相关的所有法律和法规要求。
TI已明确指定符合ISO/TS16949要求的产品，这些产品主要用于汽车。在任何情况下，因使用非指定产品而无法达到ISO/TS16949要
求，TI不承担任何责任。
产品应用
数字音频https://www.wendangku.net/doc/d08499040.html,/audio通信与电信https://www.wendangku.net/doc/d08499040.html,/telecom
放大器和线性器件https://www.wendangku.net/doc/d08499040.html,/amplifiers计算机及周边https://www.wendangku.net/doc/d08499040.html,/computer
数据转换器https://www.wendangku.net/doc/d08499040.html,/dataconverters消费电子https://www.wendangku.net/doc/d08499040.html,/consumer-apps
DLP?产品https://www.wendangku.net/doc/d08499040.html,能源https://www.wendangku.net/doc/d08499040.html,/energy
DSP-数字信号处理器https://www.wendangku.net/doc/d08499040.html,/dsp工业应用https://www.wendangku.net/doc/d08499040.html,/industrial
时钟和计时器https://www.wendangku.net/doc/d08499040.html,/clockandtimers医疗电子https://www.wendangku.net/doc/d08499040.html,/medical
接口https://www.wendangku.net/doc/d08499040.html,/interface安防应用https://www.wendangku.net/doc/d08499040.html,/security
逻辑https://www.wendangku.net/doc/d08499040.html,/logic汽车电子https://www.wendangku.net/doc/d08499040.html,/automotive
电源管理https://www.wendangku.net/doc/d08499040.html,/power视频和影像https://www.wendangku.net/doc/d08499040.html,/video
微控制器(MCU)https://www.wendangku.net/doc/d08499040.html,/microcontrollers
RFID系统https://www.wendangku.net/doc/d08499040.html,/rfidsys
OMAP应用处理器https://www.wendangku.net/doc/d08499040.html,/omap
无线连通性https://www.wendangku.net/doc/d08499040.html,/wirelessconnectivity德州仪器在线技术支持社区https://www.wendangku.net/doc/d08499040.html,
邮寄地址：上海市浦东新区世纪大道1568号，中建大厦32楼邮政编码：200122
Copyright?2014,德州仪器半导体技术（上海）有限公司
半导体存储器及发展趋势
半导体存储器及发展趋势 □于纪波 (山西经济管理干部学院,山西太原030024) 【摘 要】半导体存储器的容量和速度决定着计算机系统运行速度。目前CPU 芯片18个月一更新,为 了赶上这个速度,半导体存储器的发展也日新月异。 【关键词】半导体存储器;大容量;高速;低功耗 【中图分类号】TH866.5 【文献标识码】A 【文章编号】1008-9101(2002)02-0048-02 目前半导体存储器性能的发展还远远落后于CPU 性能的发展速度,今后存储器技术和市场仍将继续发展和繁荣,特别是在市场需求的驱动下,为了满足各种系统所提出的不同要求,科学家还在寻找和开发新的存储原理,发展新型的存储器。另一方面半导体存储器在大容量、高速度、低功耗和方便使用等方面有了突飞猛进的发展。 一、技术现状 半导体存储器是计算机中最重要的部件之一,冯.诺依曼计算机程序存储原理就是利用存储器的记忆功能把程序存放起来,使计算机可以脱离人的干预自动地工作。它的存取时间和存取容量直接影响着计算机的性能。随着大规模集成电路和存储技术的长足发展,半导体存储器的集成度以每三年翻两番的速度在提高,相同容量的存储器在计算机中的体积和成本所占用的比例已越来越小。 从使用功能角度看,半导体存储器可以分为两大类:随机存储器RAM (Random Access Memory )只读存储器ROM (Read only Memory )。根据工作原理和条件不同,RAM 又分别称为静态读写存储器SRAM (Static RAM )和动态读写存储器DRAM (Dynamic RAM )。 目前市场上SRAM 主要用于高速缓存Cache ,这种存储器位于CPU 和DRAM 主存储器之间,规模较小,但速度很快。SDRAM 正在淡出历史舞台,DDR (Double Date Rage RAM )在P4已经开始全面采用。DDR 称为双数据率SDRAM ,其特点也是在单个时钟周期的上升沿和下降沿内都传送数据,所以,具有比普通单数据率SDRAM 多1倍的传输速度和内存带宽。对于大型应用程序和复杂的3D 应用很合适。ROM 主要有可电擦除可编程的EEPROM ,在E 2PROM 和EEPROM 芯片技术基础上发展起来的快擦写存储器Flash Memory 、利用铁电材料的极化方向来存储数据的铁电读写存储器FRAM 。 二、存储器发展趋势 微处理器的高速发展使存储器发展的速度远不能满足CPU 的发展要求,而且这种差距还在拉大。目前世界各大半导体厂商,一方面在致力于成熟存储器的大容量化、高速化、 低电压低功耗化,另一方面根据需要在原来成熟存储器的基 础上开发各种特殊存储器。 1、存储器集成度不断提高 由于受到PC 机和办公自动化设备普及要求的刺激,对DRAM 需求量日益激增,再加上系统软件和应用软件对内存有越来越大要求的趋势,特别是新一代操作系统以及很多与图形图象有关的软件包都对内存容量提出了更大的要求,促使各大半导体厂商不断投入数以亿计的巨资发展亚微米集成电路技术,提高存储器的集成度,不断推出大容量化存储器芯片。在半导体领域一直遵循有名的“摩尔(Moore )定律”———集成度以每18月提高一倍的速度在发展。集成电路集成度越高,所需要采用的工艺线宽就越小,当达到半导体线度尺寸小于电子波长时,就会产生量子效应。为此正在发展一种称为硅量子细线技术和硅量子点技术的新工艺技术,可望把半导体细线做到10nm ,这样就可以进一步提高半导体的集成度,做出更大容量的存储器芯片。 2、高速存储器的发展 随着微处理器速度的飞速发展,存储器的发展远不能跟上微处理器速度的提高,而且两者的差距愈来愈大,这已经制约了计算机性能的进一步提高。目前一般把访问时间小于35ns 的存储器称为高速存储器。随着时间的推移,高速存储器访问的时间将越来越小。至今SRAM 与DRAM 比较,速度仍然快不少。80年代末起,随着G aAs 和BICMOS 工艺技术的长足发展,世界各大半导体公司都在开发利用G aAs 和BICMOS 工艺技术来提高SRAM 的速度。 为了适应高速CPU 构成高性能系统的需要,高速DRAM 技术在不断发展。发展高速DRAM 的途径目前一般是把注意力集中在存储器芯片的片外附加逻辑电路上,试图在片外组织连续数据流来提高单位时间内数据流量即增加存储器的带宽。 3、存储器的低工作电压低功耗化 随着用电池供电的笔记本式计算机和各种便携式带微处理器的电子产品的问世,要求尽量减少产品的体积、重量和功耗,还要求产品耐用。减小系统体积和重量很重要的方 收稿日期:2002.4.3 作者简介:于纪波(1959-),男,山东牟平人,1982年毕业于东北大学,学士,现工作于山西经济管理干部学院,高级工程师。 8 4June ,2002Vol.10 No.2 山西经济管理干部学院学报JOURNAL OF SHANXI INSTITU TE OF ECONOMIC MANAGEMENT 2002年6月 第10卷第2期
存储器及其接口
存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯）， 激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte） 外存储器：速度慢，容量大（20MB?640GB）二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量M可容纳的二进制信息量，总位数。 总位数=字数×字长bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它 取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储 时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片1K位/片?1M位/片
在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构 随机存储器RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM N×4 N×8 —字结构常用于较小容量的静态SRAM
2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量
第3章半导体存储器及其接口
第3章半导体存储器及其接口 学习目标 存储器是计算机系统中存储信息的主要部件。本章从存储器的分类、性能以及存储器基本结构着手，重点讨论随机存取存储器（RAM）和只读存储器（ROM）的 工作原理，介绍存储器的容量扩展以及与微处理器的连接方法，最后介绍微型计算 机系统中的多体存储器、高速缓冲存储器（Cache）和虚拟存储器技术。 通过对本章的学习，读者应了解半导体存储器的分类、主要性能指标，掌握随机存取存储器和只读存储器的功能特性，掌握存储器容量扩展以及与微处理器的连 接方法，领会存储器系统的层次结构以及多体存储器、高速缓冲存储器和虚拟存储 器的技术特点。 3.1 存储器概述 存储器是计算机系统中的存储部件，用于存储计算机工作时所用的程序和数据。计算机工作时，CPU自动连续地从存储器中取出指令并执行指令所规定的操作，每执行完一条或几条指令，要把处理结果保存到存储器中，因此，存储器是计算机的记忆部件，是计算机系统的重要组成部分。 随着计算机技术的发展及广泛的应用，存储器系统的读写速度也在不断地提高，存储容量不断增加。特别是近些年多媒体技术的发展以及计算机网络的应用，要求计算机存储和处理的信息量越来越大，并对存储器的存取速度不断提出更高的要求，因而在存储器系统中应用了存储器层次结构、多体结构、高速缓冲存储器、虚拟存储器等技术，外存储器容量也可以无限地扩充，成为海量存储器。 3.1.1 存储器的分类 存储器的分类方法很多，通常从以下几方面对存储器进行分类。 1．按在系统中的作用分类 根据存储器在微型计算机系统中的不同作用，可分为主存储器（简称主存或内存）和辅助存储器（简称辅存或外存）。 （1）内存。内存用来存放当前正在运行或将要使用的程序和数据，是计算机主机的一个重要的组成部分。CPU可以通过指令直接访问内存。 系统对内存的存取速度要求较高，为了与CPU的处理速度相匹配，内存一般使用快速存储器件来构成。但是，由于受到地址总线位数的限制，内存空间的大小远远小于外存的容量，例如在8086/8088系统中，由于地址总线为20位，所以最大内存空间只能达到1MB（220）。 尽管内存容量远不及外存，但是由于它具有访问速度快的特点，使得内存被用来存放计
5 内存储器
第四课内存储器 第一节内存的类型 内存是一组，或多组具有数据输入/输出和数据存储功能的集成电路。存根据其存储信息的特点，主要有两种基本类型： 第一种类型是只读存储器ROM（Read Only Memory），只读存储器强调其只读性，这种内存里面存放一次性写入的程序和数据，只能读出，不能写入； 第二种类型是随机存取存储器RAM（Random Access Memory），它允许程序通过指令随机地读写其中的数据。 1. 只读存储器ROM 存储在ROM中的数据理论上是永久的，既使在关机后，保存在ROM中的数据也不会丢失。因此，ROM中常用于存储微型机的重要信息，如主板上的BIOS等。常见类型如下： (1) ROM 这是标准ROM，用于存储不随外界的因素变化而永久性保存的数据。在ROM中，信息是被永久性融刻在ROM单元中的，这使得ROM在完成融刻工作之后，不可能将其中的信息改变。 (2) PROM（Programmable Rom）
即可编程ROM，它的工作情况与CD-R相似，允许一次性地写入其中的数据，一旦信息被写入PROM后，数据也将被永久性地融刻其中了，其他方面与上面介绍的ROM就没有什么两样了。 (3) EPROM（Erasable Programmable Rom） 即可擦写、可编程ROM，它可以通过特殊的装置（通常是紫外线）反复擦除，并重写其中的信息。 (4) EEPROM（Electrically Erasable Programmable Rom） 即电可擦写、可编程ROM，可以使用电信号来对其进行擦写。因此便于对其中的信息升级，常用于存放系统的程序和数据。 (5) Flash Memory Flash Memory 即闪存存储器，又称闪存，是目前取代传统的EPROM和EEPROM的主要非挥发性存储器，目前主板上的BIOS 都是使用Flash Memory。它的存取时间仅为30ns，并具有体积小，高密度，低成本和控震性能好的优点，是目前为数不多的同时具有大容量、高速度、非易失性、可在线擦写特性的存储器。Flash Memory 除用于系统的BIOS外，在移动存储器和HUB、路由器等网络设备中也得到了广泛的应用。 2. 随机存取存储器RAM
最新存储器及其接口
存储器及其接口
存储器的种类、特性和结构 一、分类 按元件组成：半导体M，磁性材料存储器（磁芯），激光存储器 按工作性质：内存储器：速度快，容量小（64K?8Gbyte）外存储器：速度慢，容量大（20MB?640GB） 二、半导体存储分类 RAM SRAM 静态 DRAM 动态 IRAM 集成动态 ROM 掩膜ROM PROM 可编程 EPROM 可改写 E PROM 可电擦除 三、内存储器性能指标 1. 容量 M可容纳的二进制信息量，总位数。 总位数=字数×字长 bit，byte，word 2. 存取速度 内存储器从接受地址码，寻找内存单元开始，到它
取出或存入数据为止所需的时间，T A。 T A越小，计算机内存工作速度愈高，半导体M存储时间为几十ns?几百ns ns=mus 3.功耗 维持功耗操作功耗 CMOS NMOS TTL ECL （低功耗.集成度高）（高速.昂贵.功耗高） 4、可靠性 平均故障间隔时间 MTBF（Mean Time Between Failures） 越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度 位/片 1K位/片?1M位/片 在一块芯片上能集成多少个基本存储电路 （即一个二进制位） 四、存储器的基本结构
随机存储器 RAM 或读写存储器 一、基本组成结构 存储矩阵 寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。 N×1—位结构：常用于较大容量的SRAM，DRAM
N×4 N×8 —字结构常用于较小容量的静态SRAM 2、地址译码器 它接收来自CPU的地址信号，产生地址译码信号。选中存储矩阵中某一个或几个基本存储单元进行读/写操作 两种编址方式： 单译码编址方式. 双译码编址方式 （字结构M）（复合译码） 存储容量
第五章存储器习题
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。