FPGA中PLL配置详细说明和使用

FPGA中PLL的使用

例子：使用的开发板是21EDA，实现的功能是调用PLL，输入50M时钟，输出100M，led亮灭

module PLL(rst,clk,led);

input clk,rst;

output led;

//reg rst;

//-----------------------------调用PLL

PLL_ctrl PLL_ctrl_inst(

.areset(!rst)//areset是低电平有效

.inclk0(clk)//inclk0接的是时钟.c0(c0),//c0是输出你想要分频的时钟信号

.locked(locked)//当转化后，输出时，loched自动拉高

);

reg[28:0]cnt;

always@(posedge c0or negedge rst)

begin

if(!rst)

cnt<=0;

else

cnt<=cnt+1; end

assign led=cnt[26]; endmodule

以下是如何配置PLL

PLL配置详细说明

PLL的配置需求

假定设计者已经新建了一个工程，然后需要配置一个PLL。该PLL的输入时钟为FPGA 外部的25MHz晶振，希望得到一个50MHz（输入时钟的2倍频）的系统时钟供FPGA内部使用。该PLL的输入输出接口如表1所示。

表1 PLL的接口定义

信号名 方向 功能描述

inclk0 input PLL输入时钟

areset input PLL复位信号，高电平有效

c0 output PLL输出时钟

locked output 该信号用于指示PLL处理后的时钟已经稳定输出，高有效

PLL的配置步骤

①如图1所示，在Quartus II的菜单栏选择“Tools—>MegaWizard Plug-In Manager…”。

图1 选择MegaWizard

② 如图2所示，使用默认选项“Create a new custom megafunction variation”,

点击“Next>”。

图2 新建megagunction

③ 如图3所示，进行以下配置：

z在“Select a megafunction from the list below”窗口内打开“I/O”下拉框，选择“ALTPLL”。

z在“Which type of output file do you wangt to create?”下选择“Verilog HDL”，这是配置的PLL内核使用的语言，一般选择此项。

z在“What name do you want for the output file?”里默认会出现当前设计的工程路径，需要设计者在最后面手动输入例化的PLL的名字，这里输入了

“PLL_ctrl”。

完成以上配置，点击“Next>”。

图3 新建PLL

④ 如图4所示，进行以下配置：

z在“General”一栏内的“Which device speed grade will you be using?”选则该工程所使用器件的速度等级。

z在“What is frequency of the inclock0 input?”内选择PLL输入时钟的频率。其他选项使用默认即可。点击“Next>”。

图4 输入时钟配置

⑤ 如图5所示，配置如下：

z在“Option input” 一栏内勾选“Creat an ‘areset’ input to asynchronously reset the PLL”。

z在“Lock output”中勾选“Creat ‘locked’ output”。

其他选项使用默认即可。点击“Next>”。

图5 配置控制信号

⑥ 配置输出时钟c0相关参数，如图6所示。

z设计者可以在“Enter output clock frequency?”后面输入希望得到的PLL输出时钟的频率。

设计者也可以在“Enter output clock parameter?”后面设置相应的输出时钟和输入时钟的频率关系。“Clock Multiplication factor”后输入倍频系数，“Clock division factor”后输入分频系数，二者决定了输出时钟频率。

z在“Clock phase shift”中可以设置相位偏移。

z在“Clock ducy cycle”中可以设置输出时钟占空比。

按照图6设置后，点击“Next>”。

图6 配置输出时钟c0

⑦ “clk c1”选项是可选的，用户需要第二个输出时钟时可以开启该输出时钟，相应

勾选“Use the clock”后和上一步类似进行配置即可。点击“Next>”。

图7配置输出时钟c1

⑧ “extclk e0”也是可选的，该时钟主要是输出给FPGA外部器件作为时钟，不能作

为内部时钟使用。用户需要该输出时钟时可以开启该输出时钟，相应勾选“Use the clock”

后和前一步类似进行配置即可。点击“Next>”。

图8配置输出时钟e0

⑨ 如图9所示，“EDA”中列了用户在对例化了PLL模块的工程仿真时，需要添加的仿

真库文件，用户可以到Quartus II安装文件夹下可以找到。点击“Next>”。

图9 仿真库文件

⑩ 如图10所示，“Summary”中罗列了该PLL核最终的输出文件。对主要的一些输出文

件说明如下：

z PLL_ctrl.v，字面翻译是“变异文件”，是PLL内部的控制IP核。

z PLL_ctrl_inst.v 是一个模板的例化文件，用户可以直接复制这个文件里的例化来用。

z PLL_ctrl_wave.jpg里是用户所配置的PLL的波形示例，勾选后可以在工程目录下找到，大家可以就我们的工程去看看波形是否符合预定的要求。或者用它

和仿真后的波形对比一下，它们应该是一致的。

图10 输出文件

PLL的例化

PLL配置完成后，需要将PLL例化到工程中。找到“PLL_ctrl_inst.v”文件并打开，将其内容拷贝到工程代码中，然后更改“（）”里的内容，使用代码外的接口对应即可。如：input clk; //25MHz系统外部输入时钟

input rst_n; //系统复位信号，低电平有效

output clkdiv; //PLL输出时钟

output locked; //稳定PLL输出标志位，高有效

//PLL产生模块

//产生一个系统输入时钟2倍频，相移0度的时钟

PLL_ctrl PLL_ctrl_inst (

.areset(~rst_n), //PLL异步复位信号,高有效

.inclk0(clk), //PLL输入时钟

.c0(clkdiv), //PLL输出时钟

.locked(locked) //稳定PLL输出标志位，高有效 );

最后，设计者完善代码的其他部分，编译工程即可。

陈霖的魔方CFOP公式 新版本 Lin Chen's CFOP

Lin Chen's CFOP (Algorithms) 2013-10-22 First Two Layer (F2L) First Two Layers, or F2L are normally the first two bottom layers of the 3x3x3 cube, or essentially all layers up until the last layer on larger cubes. The definition is a little different depending on the subject or who you are talking to. Normally it is as above but it may also refer to the part of the Fridrich method that solves the pairs without counting the cross part. Fridrich F2L There are many ways to solve the 'F2L' on a cube. A common system is using the Fridrich method first two layer approach. After solving the cross, a corner-edge pair is paired up, and then inserted into the correct slot. A total of four corner edge (or 'CE') pairs are made and inserted to solve the first two layers. The concept of pairing up four corner/edge pairs was first proposed by René Schoof in 1981. Algorithms：

fpga中各引脚的功能

分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )分别是什么意思，要怎么设置？ 谢谢Totag 的回答，你看我的理解对不对：IO standard是根据你所要输入的电平来设置，Group是根据所分配的信号端口自动确定，而每个引脚的IO Bank 本身已经确定！ 另外，分配的引脚所属的IO Bank不同有关系吗？引脚的分配除了要考虑专用引脚和用户引脚的区别外，还要考虑什么因素？ 首先说IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。只要你设置完成，Quartus会按照你的电平标准自动布线。 第二是IO Bank：你在quartus pin planner 的top view下右键然后点击show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO 口代表一组bank。你在吧管脚的location约束完成以后。IO Bank会自动填充完毕的。 第三是Group：Group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的Group会自动填充为cnt 。 第四是Reserved：这个是对管脚内部的IO逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA 在IO端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你IO 口前部的IO区，quartus会自动给你生成一个三态门。 第五个是Vref Group：这个Group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。 你的理解是正确的，另外，跨越IO bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨IO bank的延迟对于FPGA而言没有多少延迟。 管脚分配呢，你可以看一下quartus里面pin planner内部那张top view对于每个管脚的说明。大多数管脚是可以当做普通IO使用的。只是有些特殊要求的时候。只可以使用对应的IO，比如差分输入，高时钟输入等等。这个是要参照对应器件的IO 手册来决定的。而且对应的设计大多数的器件生产商都会给出参考设计。里面包括了IO的设计，pcb的设计以及内部程序端口的约束。所以具体问题具体分析。

魔方PLL多解教程

PLL多解教程 【PLL-1】U Permutation : a ①:(U2) F2 U' L R' F2 L' R U' F2 ②:M2 U M' U2 M U M2 ③:(U2) M2 U M U2 M' U M2 ④:R2 U' R' U' R U R U R U' R ⑤:(U2) L2 U' L' U' L U L U L U' L ⑥:B2 U' M' U2 M U' B2 ⑦:(U2) R U' R U R U R U' R' U' R2 ⑧:M2 U M' U2 M U2 M' U2 M U M2 ⑨:(U) R2 U' y r U2 r' R U2 R' y' U' R2 ⑩:R U R' U' L' U' L U2 R U' R' U' L' U L 【PLL-2】U Permutation : b ①:(U2) F2 U R' L F2 R L' U F2 ②:M2 U' M' U2 M U' M2 ③:(U2) M2 U' M U2 M' U' M2 ④:R' U R' U' R' U' R' U R U R2 ⑤;(U2) R2' U R U R' U' R' U' R' U R' ⑥:B2 U M' U2 M U B2 ⑦:L2 U L U L' U' L' U' L' U L' ⑧:R U' R U R U R' U' R' U' R' U2 R' ⑨:M2 U' M' U2 M U2 M' U2 M U' M2 ⑩:L' U' L U R U R' U2 L' U L U R U' R' ①①(U2) L' U L' U' L' U' L' U L U L2

FPGA学习笔记之引脚分配

2016/2/10 笔记一：分配引脚的四种方法：（Quartus II (64-bit)） 1、常规方法，利用Pin Planner命令，适用于引脚使用比较少的工程，简洁方便； 2、使用.csv文件进行引脚分配： 步骤一：利用记事本新建一个.csv的格式文件，内容格式如图下图所示，然后保存； 步骤二：选择菜单栏Assignments-->Import Assignment,添加刚才生成的文件路径；

步骤三：点击OK，引脚分配完成。 注意：.csv文件保存路径不要有中文，建议保存在工程文件夹下。 3、使用.qsf文件进行引脚分配： 步骤一：在Quartus II中打开.qsf文件（系统默认生成.qsf文件，默认保存在该工程文件夹下） 步骤二：添加以下格式内容，格式如下图所示； 步骤三：点击保存，引脚分配完成。 4、使用.tcl文件进行引脚分配： 步骤一：生成.tcl文件，选择菜单栏Project-->Generate Tcl File For Project,点击OK,默认保存路径为该工程文件夹； 步骤二：添加以下格式内容，格式和.qsf文件格式一致； 步骤三：选择菜单栏Tool-->Tcl Scripts，选择生成的.tcl文件，点击Run，引脚分配完成。

说明：在实际的应用过程中，我们应该根据工程的子模块个数和引脚的使用多少来选择合适的引脚分配方式，笔者总结了以下几条：（不喜勿喷，还望多多赐教） 1、工程中使用的引脚数为个位数时，并且特别少，建议使用常规方法，利用Pin Planner 命令进行引脚分配； 2、工程中只有一个子模块时，如果引脚众多，尤其使用到数码管显示时，建议使用.tcl 文件进行引脚分配； 如图所示，.tcl文件中标识符和变量名已经给出，只需要输入对应引脚，比较方便。在多子模块的情况下，.tcl文件中没有给出标识符和变量名，这点需要注意。 3、多个子模块，使用引脚众多的情况下，利用.tcl文件、.csv文件和.qsf文件进行引脚分配大同小异，不过个人更喜欢利

超顺手的公式之pll

M2 U M’U2 M U M2 M2 U’ M’U2 M U’ M2 巧计方法：遇到三棱换，不管三七二十一先M2，做M2的同时观察魔方左右两面，即可观察出是顺时针还是逆时针的三棱换。如果是顺时针，接下来就逆时针转U，反之，则顺时针转U。紧接着不管三七二十一M’U2 然后和之前一样，顺时针三棱换就转逆时针的U 逆时针三棱换就转顺的U，M2收尾。 PLL03，04 M2 U M2 U2 M2 U M2 M2 U M2 U’(M’E2)2注：E2指的是上层与下层的夹层旋转180° M2 U’ M2 U (M’E2)2方向不同U与U’互换 PLL05，06 05.(R U R' F') ( r U R' U') (r' F R2 U' R') 06. (R U)( R'2 F')(r U R U')(r' F R U' R') 是倒过来做的一样顺

07.x'(RU'R'D)(RUR'D')(RUR'D)(RU'R'D') (R2 UR'd') (R U R' U' R U R' U')( R U R' F U' F2) 08.(R U R' U')(R' F)(R2 U' R' U') (R U R' F') PLL09，10，11 09.(R'U'F')(RU R' U')(R' F)(R2 U' R' U' )(R U R' UR) 10.(R'UR'U)d(R'F'R2U')(R'UR'F)(RF） 11.F(R U'R' U')(R U R' F')(R U R' U') (R' F R F') Pll12，13 12.(R’U2)(RUR’)z(R2UR’DRU’) 13.(R U R'F')(R U R'U')(R'F R2 U'R'U') PLL14,15 14.(R' U2)(R U'U')(R' F)（R U R' U') (R'F')（R2 U')

Xilinx FPGA 引脚功能详细介绍

ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍 注：技术交流用，希望对大家有所帮助。 IO_LXXY_# 用户IO引脚 XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号 2.IO_LXXY_ZZZ_# 多功能引脚 ZZZ代表在用户IO的基本上添加一个或多个以下功能。 Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。 D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。 D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。 An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O口。 AW AKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚，AWAKE 是一个多功能引脚。除非SUSPEND模式被使能，AWAKE被用作用户I/O。 MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。 FCS_B：O，BPI flash 的片选信号。 FOE_B：O，BPI flash的输出使能信号 FWE_B：O，BPI flash 的写使用信号 LDC：O，BPI模式配置期间为低电平 HDC：O，BPI模式配置期间为高电平 CSO_B：O，在并口模式下，工具链片选信号。在SPI模式下，为SPI flsah片选信号。 IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCORE IP方式使用。 DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT 提供配置数据流。 RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。 HSW APEN：I，在配置之后和配置过程中，低电平使用上拉。 INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC 状态。 SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。 CMPMOSI，CMPMISO，CMPCLK：N/A，保留。 M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。 CCLK：I/O，配置时钟，主模式下输出，从模式下输入。 USERCCLK：I，主模式下，可行用户配置时钟。 GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。 VREF_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为

FPGA入门及Quartus II使用教程(内部资料)

FPGA入门及Quartus II使用教程FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。 可以这样讲，ASIC(Application Specific Integrated Circuit )内部的所有资源，是用积木堆积起来的小房子，可以是一个欧美风情的房子，还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木，也就是内部有大量的资源提供给我们，根据我们的需求进行内部的设计。并且可以通过软件仿真，我们可以事先验证设计的正确性。 第一章FPGA的基本开发流程 下面我们基于Altera 公司的QuantusII 软件来说明FPGA 的开发流程。 下图是一个典型的基于Quartus II的FPGA开发整体流程框图。

1、建立工程师每个开发过程的开始，Quartus II以工程为单位对设计过程进行管 理。 2、建立顶层图。可以这样理解，顶层图是一个容器，将整个工程的各个模块包 容在里边，编译的时候就将这些模块整合在一起。也可以理解为它是一个大元件，比如一个单片机，内部包含各个模块，编译的时候就是生成一个这样的大元件。 3、采用ALTERA公司提供的LPM功能模块。Quartus软件环境包含了大量的常 用功能模块，比如计数器、累加器、比较器等等。 4、自己建立模块。由于有些设计中现有的模块功能不能满足具体设计的要求， 那就只能自己设计。使用硬件描述语言，当然也可以用原理图的输入方法，可以独立的把它们当成一个工程来设计，并且生成一个模块符号(Symbol)，类似于那些LPM功能模块。这里可以理解为，如果我们需求的滤波器，没有现成的合适的，那我们可以通过LC自己来搭建一个滤波器。 5、将顶层图的各个功能模块连线起来。这个过程类似电路图设计，把各个芯片 连起来，组成电路系统。 6、系统的功能原理图至此已经基本出炉了，下一步就是选择芯片字载体，分配 引脚，设置编译选项等等。 7、编译。这个过程类似软件开发里德编译，但是实际上这个过程比软件的编译 复杂的多，因为它最终要实现硬件里边的物理结构，包含了优化逻辑的组合，综合逻辑以及布线等步骤。 8、编译后会生成2个文件，一个是*.sof文件，一个是*.pof文件，前者可以通过 JTAG方式下载到FPGA内部，可以进行调试，但断电后数据丢失；后者通过AS或者PS方式下载到FPGA的配置芯片里边（EEPROM或者FLASH），重新上电后FPGA会通过配置将数据读出。 9、对于复杂的设计，工程编译好了，我们可以通过Quartus软件或者其他仿真 软件来对设计进行反复仿真和验证，直到满足要求。（主要是时序仿真）。 第二章基于Quartus II的实例 一、建立工程 首先，打开Quartus II软件。

三阶魔方单手PLL公式

说明：无法理解符号意思的或看不懂图案的请自觉学习初级玩法。 z U’ R U’ R’ U’ R’ U’ R U R U2 R U’ R U R U R U’ R’ U’ R2 z U z’ R U2 R’ z U’ z’ x’ u’ U’ R2 U z’ R U R’ U’ R U’ R U R U’ R’ U R U R2 U’ R’ x’ R U’ R D2 R’ U R D2 z’ U2 x’ R2 D2 R’ U’ R D2 R’ U R’ x’ R U’ R’ D R U R’ D’ R U R’ D R U’ R’ D’ R2 U’ R2 U’ R2 U y’ R U R’ B2 RU’ R’

R U R’ U’ R’ F R2 U’ R’ U’ R U R’ F’ R’ U R’ U’ y R’ F’ R2 U’ R’ U R’ F R F R’ U2 R’ U’ y R’ F’ R2 U’ R’ U R’ F R U’ F R U2 R’ U’ R U2 L’ U R’ U’ L z U’ R D’ R2 U R’ U’ R2 U D R’ U2 R U2 R’ F R U R’ U’ R’ x U’ R2 R U2 R’ U2 R x’ U’ R’ x U’ R U x’ R U R2 R2 u’ R U’ R U R’ D y R2 y R U’ R’

R U R’ y’ R2 u’ R U’ R’ U R’ D y R2 R’ U’ R y R2 z’ R x’ U’ z U R U’ R u’ R2 R2 z’ R x’ U’ z U R’ U’ R u’ R2 yz U’ R U z U z’ U’ R U2 z U’ R U z’ R’ U’ R U2 z U’ R D’ z U’ R z’ R’ U2 z U R’ U’ z’ R U R’ U2 L U’ R z U’ R D R’ U R U’ R z’ R’ U’ L U2 R U2 R’ R2 U’ R’ U R U’ x’ U’ z’ U’ R U’ R’ U’ z U R U’ R’ U R U’ R2 zx U’ R’ U R y’ R U R’ U’ R2

魔方公式口诀

魔方分级教材 ★魔方公式基础知识★ F,B,L,R,U,D分别代表魔方的前,后,左,右,上,下六个面,（上黄下白前红后橙左蓝右绿）如图所示： 一个字母代表顺时针转90度，字母加“ ' ”表示逆时针转90度，加“2”表示转180度 单层转：F、B、L、R、U、D，F'、B'、L'、R'、U'、D'，F2、B2、L2、R2、U2、D2 两层转(单层转的同时中间层一起转)：f、b、l、r、u、d，f '、b'、l'、r'、u'、d'，f2、b2、l2、r2、u2、d2 整体转(三层转)：x、y、z，x'、y'、z'，x2、y2、z2【方向对应为x-R，y-U，z-F】 转中层：M、M'、M2 (M的方向同R) 图示：

F B r y' M 三叶虫老师的教程） 开始学习之前，请大家先自行查阅资料了解下列概念：棱块、角块、中心块、面、层、十字、T字形、顶视图等概念，因本教程是黑白打印教程，不好标注，就不再讲解了。好在很简单，大家稍微想想或看看其它资料就能理解。好了，不再废话，让我们开始神奇的魔方之旅吧。 第一级最简单好记的方法 本方法只强调简单好记，预计1——2小时就能学会。 【第一步】完成单面十字架（建议用白色面，本文用白色面作为底部。如果不理解什么是标准十字架，请先自行查阅下相关资料。） 要点：正规的方法是完成单面十字的同时，要对好红橙蓝绿四个面第二层中心块颜色。本方法为了方便新手，将这一步拆解为两个步骤。 步骤一：先在单面架出一个白色的十字。注意点一：只要单面的中心块和四个棱块是白色的就行，其它四个角块是不是白色不必理会。注意点二：为了方便新手，这时十字架先不去对应红橙蓝绿四个面第二层中心块颜色，也就是说，只在白色单面翻出一个十字就可以了。 步骤二：单面十字架完成后再运用下面两个公式来对应中心块颜色，（注意，这时十字架需摆放在上面）。如果还想简单，只用图2公式也行，遇到图1情况，用图2公式就可转化为图2情况。 图1 顶视图相对棱对调:R U2 R′U2 R或者M2 U2 M2 图2 顶视图相邻棱对调: R U′R ′UR或者R′U′R U R′ 【第二步】还原第一层，和第二层中心块颜色形成T字形

高阶魔方PLL公式大全

高阶魔方PLL公式大全 高阶魔方相对于三阶魔方来说具有其自身的特殊性，在高阶降阶以后我们可以把它看成是一个畸形的三阶魔方。其特点是中心块放大，棱块横向变长，角块相对来说就显得小的可怜了。阶数越高，这种畸形的程度就越明显。在速拧中，部分普通的PLL公式注定不适用于这种形态的“三阶魔方”。因此，在下收集了一些高阶适用的PLL 公式，以供高阶玩家们交流学习。如果大家有什么更好的公式，请贡献出来，一起分享，一起提高。在下万分感激！ ——常州.中岛丸PS:公式中红字标注的就是高阶PLL PLL01 RU'R（URUR）U'R'U'R2 PLL02 R2’ U （R U R’ U’）R’ U’ R’ U R’ PLL03 R2 U2 R U2 R2 U2 R2 U2 R U2 R2 PLL04

（R U R B'）（R' B U' R'）（ f R U R' U' f'） PLL05 （I U' R）D2 （R' U R）D2 R2 PLL06 x' R2 D2 （R' U' R）D2 R' U R' PLL07 (R2 U R` U`) y (RUR`U`)2 R U R` F U` F2 PLL08 （R U R' U'）R' F R2 U' R' U' R U R' F' PLL09 (R` U` F`) (R U R` U`) (R` F R2) U` R` U` R U R` U R PLL10

(R` U R`U`) y (R` F` R2 U`) R` U R` F R F PLL11 F（R U' R' U'）R U R' F' (R U R' U') R' F R F' PLL12 x U2（r` U` r）U2 (l` U R` U` R2) PLL13 (R U R’ F’) (R U R’ U’) R’ F R2 U’ R’ U’ PLL14 (R' U2 R U2’) R' F (R U R' U') R' F' R2 U' PLL15 (R U2' R' U2) R B' (R' U' R U) R B R’2 U PLL16

XilinxFPGA引脚功能详细介绍

Xi lin X F PGA 引脚功能详细介绍 注：技术交流用,希望对大家有所帮助。 I O_LXX Y _ # 用户10弓I脚 XX代表某个Bank内唯一得一对引脚，Y=［P|N ］代表对上升沿还就是下降沿敏感，# 代表ban k 号 2. I0_LXXY —Z Z Z_ #多功能引脚 Z ZZ代表在用户10得基本上添加一个或多个以下功能。 Dn:1/ 0（在r eadb a ck期间），在selectMAP或者BPI模式下，D ［1 5 :0］配置为数据口。在从Selec t MAP读反馈期间，如果RDWR_B= 1,则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚? D 0_DIN_ M ISO_M I SO1: I,在并口模式（Sel ec tMAP/ B PI）下，D0 就是数据得最低位,在Bit —se r ial模式下，DI N就是信号数据得输入；在SPI模式下,MISO就是主输入或者从输出；在SPI*2或者S PI * 4模式下,M I SO 1就是S P I总线得第二位。 D1_MISO 2 ,D2_MIS O 3: I，在并口模式下，D1与D2就是数据总线得低位；在S PI * 4 模式下, MISO2 与MISO3 就是SPI 总线得MSBs. A n :O, A : 25 :0］为 B PI模式得地址位。配置完成后，变为用户I/ O口。 A WAKE: O ,电源保存挂起模式得状态输出引脚。SU S P E ND就是一个专用引脚，A WA K E就是一个多功能引脚。除非SUSPEND模式被使能，AWAK E被用作用户I / O。 M O SI _CSI_B_MI S O0:I/O,在SPI模式下，主输出或者从输入在Se l ectMAP模式下，CS I_B 就是一个低电平有效得片选信号；在SPI * 2或者S P I *4得模式下,M I SO 0就是S PI总线得第一位数据。 FCS_B:O,BPI flash 得片选信号. FO E _B：O,B PI flash 得输出使能信号 FW E_ B : O , BP I f l a sh得写使用信号 LDC : O,BP I模式配置期间为低电平 HDC: 0 ,B PI 模式配置期间为高电平 CSO_B :O,在并口模式下，工具链片选信号。在SP I模式下，为SPI f ls ah片选信号。 I R DY 1/2, T R DY1 / 2:0，在PCI 设计中，以L og i C ORE IP 方式使用。 DO U T _B USY:O，在S e l ec tM A P模式下,B U SY 表示设备状态；在位串口模式下,DO UT提供配置数据流。 R D W R_B_VREF:I,在S elec t M AP模式下，这就是一个低电平有效得写使能信号；配置完成后，如果需要,R DW R_B可以在BANK 2中做为Vref. HSWA P EN:I ,在配置之后与配置过程中,低电平使用上拉。 INIT _B:双向,开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配 置过程中,低电平表示配置数据错误已经发生；配置完成后,可以用来指示POST_C RC 状 态。 S CPn：I,挂起控制引脚SCP［7: 0］，用于挂起多引脚唤醒特性? C MPMOSI,CMPM I S O, CMPC L K : N/A,保留。 M0, M1 : I,配置模式选择。M 0 =并口（0）或者串口（1 ）,M仁主机（0）或者从机（1 ）。 CC LK :I/O, 配置时钟,主模式下输出,从模式下输入。 US E RCCL K :I,主模式下，可行用户配置时钟。 GCLK:I ,这些引脚连接到全局时钟缓存器,在不需要时钟得时候,这些引脚可以作为常

非常详细的魔方公式图解

新魔方新手教程 前言 我们常见的魔方是3x3x3的三阶魔方，英文名Rubik's cube。是一个正6 面体，有6种颜色，由26块组成，有8个角块；12个棱块；6个中心块（和中心轴支架相连）见下图： （图1） 学习魔方首先就要搞清它的以上结构，知道角块只能和角块换位，棱块只能和棱块换位，中心块不能移动。 魔方的标准色： 国际魔方标准色为：上黄－下白，前蓝－后绿，左橙－右红。（见图2）注：（这里以白色为底面，因为以后的教程都将以白色为底面，为了方便教学，请都统一以白色为准）。 （图2）

认识公式 （图3）（图4）公式说明：实际上就是以上下左右前后的英文的单词的头一个大写字母表示 （图5）

（图6） （图7）

（图8） 步骤一、完成一层 首先要做的是区分一层和一面：很多初学者对于“一面”与“一层”缺乏清楚的认识，所以在这里特别解释一下。所谓一层,就是在完成一面(如图2的白色面)的基础上,白色面的四条边,每条边的侧面只有一种颜色,图(2). 如图（1）中心块是蓝色，则它所在面的角和棱全都是蓝色，是图(2)的反方向 图（3）和（4）则是仅仅是一面的状态,而不是一层! （1）（2） （3）（4） 注：图（2）和（4）分别是图（1）和（3）的底面状态 想完成魔方，基础是最重要的，就像建筑一样，魔方也如此，基础是最重要的。 由于上文提到过中心块的固定性，这一性质，在魔方上实质起着定位的作用，简单的说就是中心块的颜色就代表它所在的面的颜色。 一、十字（就是快速法中的CROSS） 第一种情况如图所示：

公式为R2 第二种情况如图所示： （白色下面颜色为橙色，为方便观察，特意翻出颜色） 橙白块要移到上右的位置，现在橙白块在目标位置的下面。但其橙色片没有和橙色的中心块贴在 一起。为此我们先做 D’ F’ 即把橙色粘在一起，接着 R 还原到顶层,， F 是把蓝白橙还原到正确的位置(上面的F’ 使蓝白块向左移了九十度)。 公式为D’ F’ R F 图解： 当然，架十字不只只有上面两种情况，现我们在分析下其它的一些情况吧！ 如下图： 橙白块的位置己对好，但颜色反了，我就先做R2化成第二种情况，然后用还原第二种情况的公式即可！ （橙色下面颜色为白色，为方便观察，特意翻出颜色）

魔方20秒快速法入门解法及16个公式

20秒魔方快速入门解法 我的魔方解法----简化的CFOP法 魔方快速还原方法中Fridrich的CFOP (Cross+F2L+OLL+PLL魔方吧叫“20秒还原法”)法是很主流的方法，还原速度很快但是有100多个公式要掌握。通过在“魔方吧”的学习，我整理出一个简化的CFOP 方法，这样只需记15个公式就可实现较快的还原魔方。要更快一点，就再多记1个架“十”字公式，本法推荐记16个公式(教程中红色显示)。这比起完整CFOP的（41+57+21=119）个公式来说已大大减轻了负担，本法是一种“中级”的魔方解法，不太适合初学者（初学者还是推荐最简单、公式最少的基本层先法）和只想学会还原的朋友。主要适合学习对象为：1）不愿意记非常多的公式又想还原得快一点的朋友；2）完整CFOP方法的初学者。此法可作为Fridrich方法（CFOP）的入门教程。 一、技术路线 第一、二层采用基本层先的方法（第二层3个公式），第三层采用CFOP法的棱和角一起翻色（此时采用先架棱“十”字，再后用7个OLL公式来完成顶面翻色），然后调棱位置，再调角位置（由于是简化所以不能同时调角和棱的位置），其实就就是把PLL的角和棱分开来完成。 二、具体步骤 1、第一层 现在的目标是在顶上完成第一层（顶层），用架好棱十字（要求顶层四棱的相对位置正确，也就是棱块的侧面色要和对应魔方面的中心块的颜色相同如图1）再对好四角的方法。此步的小技巧是：可以将目标棱块和对应的中心块并到一起后再参加架“十”字。加好顶棱十字后再对好四个角（位置和色向都要对）详细方法可见魔方吧“笑面虎”方法中的内容，因为简单可以自己想出来不再多说了。这时就完在了一层。图2 附1：架“十”字另一方法是先将四个目标棱块都转上去架起“十”字，再来调节它们的相对位置，这时要用到两个公式中的一个： 2、第二层 由于中心块已固定，所以第二层只有四个棱块没解决了，现在就来解决它。先将第一步中做好的的魔方倒过来（如图3）一般都会出现下面（图4、5、6）几种情况，（有一种特殊情况是四个中层棱都在不在顶上，而是相对错位，此时只要用图4图5的公式做一次便可出现4、5的情况）用对应的公式来解

Quartus-II中FPGA管脚的分配策略

精品 Quartus II中FPGA管脚的分配策略 编写：*** 校核： 审核： 二〇一年月日

目录 目录 ...................................................................................... I QUARTUS II中FPGA管脚分配策略 .. (1) 1.FPGA管脚介绍 (1) 1.1.电源管脚 (2) 1.2.配置管脚 (2) 1.3.普通I/O管脚 (3) 1.4.时钟管脚 (3) 2.FPGA管脚分配方法 (4) 2.1.P IN P LANNER方式 (4) 2.2.I MPORT A SSIGNMENTS方式 (5) 2.3.T CL S CRIPTS方式 (8) 2.4.项目组统一使用方式 (11) 3.编写FPGA管脚分配文件 (12) 3.1.查看PDF格式的原理图 (12) 3.2.查看P RJ PCB格式的原理图 (13) 4.保存FPGA管脚分配文件 (14) 4.1.T CL格式或CSV格式 (15) 4.2.QSF格式 (15) 4.3.项目组统一使用格式 (15)

附录管脚类型说明 (16)

Quartus II中FPGA管脚分配策略 1. FPGA管脚介绍 FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。 下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA 的各个管脚分布在不同的Bank中。 其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。 圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。 正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。 五边形标记的管脚为配置管脚。

魔方公式大全

一、角块方向 两个基本公式(RU)(R'U')(RU)R' 效果:8位角块顺转 下手法:(右手大拇指握底面） (RU')(R'U)(RU')R' 效果:8位角块逆转 前手法:(右手大拇指握前面） 套用两个基本公式，衍生出新公式： 1 两角翻(RU)(R'U')(RU)R'D(RU')(R'U)(RU')R'D' 8位顺转，5位逆转 2 (RU)(R'U')(RU)R'D2(RU')(R'U)(RU')R'D2 8位顺转，6位逆转 3 (RU')(R'U)(RU')R'D(RU)(R'U')(RU)R'D' 8位逆转，5位顺转 4 三角翻[(RUR'U')×2D]×3D 8,5,6位角块顺转 5 [(RU'R'U)×2D]×3D 8,5,6位角块逆转 此方法的灵活性在公式2中得到充分的体现(还有其它类似衍生推导,这里就不赘述了) 6 两角翻 (RUR'URU2R')(L'U'LU'L'U2L) 2位顺转，1位逆转 7 (L'U2LUL'UL)(RU2R'U'RU'R') 2位逆转，1位顺转 8 三角翻 (R'U2RUR'UR)U(RU'RURURU'R'U'R2)U 1,2,3位角块顺转 上下无下→→下→→→三角顺转,三棱逆换 9 (RU'U'R'U'RU'R')U(R2'URUR'U'R'U'R'UR')U 1,2,4位角块逆转 下→前→后下后无三角逆转,三棱顺换 10 四角翻 (RU'U'R'U'RUR'U'RU')(R2'UR'U'R'U'R'URUR2) 13位逆转,24位顺转 下→前→后上无→→ 11 (RU'U'R2'U'R2U'R2'U2)(R2'U'RURURU'R'U'R2)U214顺转,23逆转 下→上后上下→→→ 12 五角翻[(RU'U'R'U2)(RUR'U')]×2 1234位顺转,8位逆转 下→上下 13 [(R'U2RU'U')(R'U'RU)]×2 1234位逆转,7位顺转 上下→前 14 [(RUR'U')(RU'U'R'U2)]×2 1238位顺转,4位逆转 下下→上 15 y'[(R'U'RU)(R'U2RU'U')]×2y 1238位逆转,4位顺转 前上下→ 16 六角翻(R'U'R'U'RU'RU'RU'U')×2 123478位角块顺转 上下→ 17 (RURUR'UR'UR'U2)×2 123478位角块逆转 下下上上上 公式8、9、10、11的第一个括号内为OLL转角公式，第二个括号内为PLL换棱公式，转角

Quartus-II中FPGA管脚的分配策略

Quartus II中FPGA管脚的分配策略 编写：*** 校核： 审核： 二〇一年月日

目录 目录................................................ I QUARTUS II中FPGA管脚分配策略. (1) 1.FPGA管脚介绍 (1) .电源管脚 (1) .配置管脚 (2) .普通I/O管脚 (2) .时钟管脚 (2) 2.FPGA管脚分配方法 (3) .P IN P LANNER方式 (3) .I MPORT A SSIGNMENTS方式 (3) .T CL S CRIPTS方式 (6) .项目组统一使用方式 (8) 3.编写FPGA管脚分配文件 (9) .查看PDF格式的原理图 (9) .查看P RJ PCB格式的原理图 (10) 4.保存FPGA管脚分配文件 (11) .T CL格式或CSV格式 (11) .QSF格式 (11) .项目组统一使用格式 (11) 附录管脚类型说明 (12)

Quartus II中FPGA管脚分配策略 1.FPGA管脚介绍 FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。 下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA的各个管脚分布在不同的Bank中。 其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。 圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。 正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。 五边形标记的管脚为配置管脚。 图1 Wire Bond 1.1.电源管脚 FPGA通常需要两个电压才能运行，一个是内核电压，另一个是I/O电压。每个电压通过独立的电源管脚来提供。内核电压是用来给FPGA内部的逻辑门和触发器供电。随着FPGA的发展，内核电压从5V、、、到，变得越来越低。I/O电压用来给各个Bank供电，每个Bank都有独立的I/O电压输入。一般情况下，内核电压会比I/O电压低。

CFOP F2L+OLL+PLL公式表

魔方小站 CFOP 公式表 OLL 按小站顺 序分组 1-1 R’ U2 R U R’ U R 1-2 R U’ U’ R’ U’ R U’ R’ 1-3 (r U R’ U’) (r’ F R F’) 1-4 F’(r U R’ U’) (r’ F R) 1-5 (R2 D’) (R U’U’) (R’ D) (R U’U’ R) 1-6 (R U U R’ U’) (R U R’ U’) (R U’ R’) 1-7 R U’U’ (R2’ U’) (R2 U’) R2’ U2 R 2-1 F (R U R’ U’) F’ 2-2 f (R U R’ U’)f’2-3 f’ (L’ U’ L U) f 2-4 (R U R’ U’) (R’ F R F’) 2-5 F (R U R’ U’)2 F’ 2-6 F’ (L’ U’ L U)2 F 2-7 f (R U R’ U’)2 f’ 3-1 F (R U R’ U’) F’ f (R U R’ U’) f’ 3-2 f(R U R’ U’)f’ U’ F(R U R’ U’)F’ 3-3 f(R U R’ U’)f’ U F(R U R’ U’)F’ 3-4 (R U’U’) (R2’ F R F’) U2 (R’ F R F’) 3-5 (r’ U2) (R U R’U) r 3-6 (r U’U’) (R’ U’ R U’ r’) 3-7 r U R’ U R U’U’r’ 3-8 r’ U’ R U’ R’ U2 r 4-1 F (R U’ R’U’) (R U R’ F’) 4-2 R U’U’ (R2’ F R F’) (R U’U’R’) 4-3 (R B’)(R2 F)(R2 B) (R2 F’) R 4-4 (R’ F) (R2 B’) (R2 F’) (R2 B) R’ 4-5 R’ U2 (R U R’ U’) (R U R’ U) r 4-6 R U (R’URU’)2 U’ r’ 4-7 (R U R’ U) (R’ F R F’) U2 (R’ F R F’) 4-8 F (R U R’ U) y’ (R’ U2) (R’ F R F’) 4-9 (M下U)(R U R’ U’) M上(R’ F R F’) 5-1 (R U R’ U’) (R’ F) (R2 U R’ U’) F’ 5-2 (R U R’U) (R’F R F’) (R U’U’R’) 5-3 (r U R’ U’) (r’ R) (U R U’ R’) 5-4 (R U R’ U’) r R’ (U R U’ r’) 5-5 (R’ U’) (R’ F R F’) (U R) 5-6 (R U R’ U’) x D’ (R’ U R) E’ 5-7 (R U R’U) (RU’R’U’) (R’F R F’) 5-8 (R’U’R U’) (R’U R U) (l U’R’U) 5-9 F (R U R’ U’) F’ U F (R U R’ U’) F’ 5-10 (r U R’ U) (R’ F R F’) R U2 r’ 6-1 (R U)(B’ U’)(R’ U R B R’) 6-2 (R’ U’ F) (U R U’) (R’ F’ R) 6-3 R’ F (R U R’U’) F’ (U R) 6-4 L F’ (L’ U’ L U) F (U’ L’) 6-5 (R U R’ U R U2 R’) F (R U R’ U’) F’ 6-6 (R’ U’ R U’ R’ U2 R) F (R U R’ U’) F’ 6-7 (r’ U2 R U R’ U r) (R U2 R’ U’ R U’ R’) 6-8 (r U2 R’ U’ R U’ r’) (R’ U2 R U R’ U R) 7-17-2 7-3 7-4 7-5 7-6 7-7 7-8 公式5-6里 的E’的意 思是： 从上往下 如对标记 有问题， 请到最后 页去看标