BGA 封装老化测试座 BGA SOCKET Pitch=0

BGA 封装老化测试座BGA SOCKET Pitch=0.5mm

BGA 封装老化测试座BGA SOCKET Pitch=0.75mm

BGA 封装老化测试座BGA SOCKET Pitch=0.80mm

BGA 封装老化测试座BGA SOCKET Pitch=1.0mm

BGA封装老化测试座BGA SOCKET Pitch=1.27mm

BGA 封装老化测试座BGA SOCKET Pitch=1.5mm

芯片可靠性测试d

芯片可靠性检测 2011-08-08 11:00 电子元器件可靠度评估分析 可靠性评估分析的意义 可靠性（Reliability）则是对产品耐久力的测量, 我们主要典型的IC产品的生命周期可以用一条浴缸曲线（Bathtub Curve）来表示。 如上图示意,集成电路得失效原因大致分为三个阶段: Region (I) 被称为早夭期（Infancy period）, 这个阶段产品的失效率快速下降，造成失效的原因在于IC设计和生产过程中的缺陷； Region (II) 被称为使用期（Useful life period）, 这个阶段产品的失效率保持稳定，失效的原因往往是随机的，比如温度变化等等； Region (III) 被称为磨耗期（Wear-Out period）这个阶段产品的失效率会快速升高，失效的原因就是产品的长期使用所造成的老化等。 ·军工级器件老化筛选 ·元器件寿命试验 ·ESD等级、Latch_up测试评价 ·高低温性能分析试验 ·集成电路微缺陷分析 ·封装缺陷无损检测及分析 ·电迁移、热载流子评价分析 根据试验等级分为如下几类: 一、使用寿命测试项目（Life test items）：EFR, OLT (HTOL), LTOL ①EFR:早期失效等级测试（ Early fail Rate Test ） 目的: 评估工艺的稳定性，加速缺陷失效率，去除由于天生原因失效的产品。 测试条件: 在特定时间内动态提升温度和电压对产品进行测试 失效机制：材料或工艺的缺陷，包括诸如氧化层缺陷，金属刻镀，离子玷污等由于生产造成的失效。 参考标准： JESD22-A108-A EIAJED- 4701-D101 ②HTOL/ LTOL：高/低温操作生命期试验（High/ Low Temperature Operating Life ） 目的: 评估器件在超热和超电压情况下一段时间的耐久力 测试条件: 125℃，1.1VCC, 动态测试 失效机制：电子迁移，氧化层破裂，相互扩散，不稳定性，离子玷污等 参考数据：

常用三种加速老化测试模型

在环境模拟试验中，常常会遇到这样一个问题：产品在可控的试验箱环境中测试若干小时相当于产品在实际使用条件下使用多长时间？这是一个亟待解决的问题，因为它的意义不仅仅在于极大地降低了成本，造成不必要的浪费，也让测试变得更具目的性和针对性，有利于测试人员对全局的掌控，合理进行资源配置。 在众多的环境模拟试验中，温度、湿度最为常见，同时也是使用频率最高的模拟环境因子。实际环境中温度、湿度也是不可忽略的影响产品使用寿命的因素。所以，迄今将温度、湿度纳入考量范围所推导出的加速模型在所有的老化测试加速模型中占有较大的比重。由于侧重点的不同，推导出的加速模型也不一样。下面，本文将解读三个极具代表性的加速模型。 模型一．只考虑热加速因子的阿伦纽斯模型（Arrhenius Mode） 某一环境下，温度成为影响产品老化及使用寿命的绝对主要因素时，采用单纯考虑热加速因子效应而推导出的阿伦纽斯模型来描述测试，其预估到的结果会更接近真实值，模拟试验的效果会更好。此时，阿伦纽斯模型的表达式为： AF=exp{(E a/k)·[(1/T u)-(1/T t)]} 式中： AF是加速因子； E a是析出故障的耗费能量，又称激活能。不同产品的激活能是不一样的。一般来说，激活能的值在0.3ev~1.2ev之间；

K是玻尔兹曼常数，其值为8.617385×10-5； T u是使用条件下(非加速状态下)的温度值。此处的温度值是绝对温度值，以K(开尔文)作单位； T t是测试条件下(加速状态下)的温度值。此处的温度值是绝对温度值，以K(开尔文)作单位。 案例：某一客户需要对产品做105℃的高温测试。据以往的测试经验，此种产品的激活能E a取0.68最佳。对产品的使用寿命要求是10年，现可供测试的样品有5个。若同时对5个样品进行测试，需测试多长时间才能满足客户要求？ 已知的信息有T t、E a，使用的温度取25℃，则先算出加速因子AF：AF=exp{[0.68/(8.617385×10-5)]·【[1/(273+25)]- [1/(273+105)]】}最终： AF≈271.9518 又知其目标使用寿命： L目标=10years=10×365×24h=87600h 故即可算出： L测试= L目标/AF=87600/271.9518h=322.1159h≈323h 现在5个样品同时进行测试，则测试时长为：

集成电路封装与测试_毕业设计论文

毕业设计（论文）集成电路封装与测试

摘要 IC封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 媒介传输与检测是CPU封装中一个重要环节，检测CPU物理性能的好坏，直接影响到产品的质量。本文简单介绍了工艺流程，机器的构造及其常见问题。 关键词：封装媒介传输与检测工艺流程机器构造常见问题

Abstract IC packaging is a challenging and attractive field. It is the integrated circuit chip production after the completion of an indispensable process to work together is a bridge device to the system. Packaging of the production of microelectronic products, quality and competitiveness have a great impact. Under the current popular view of the international community believe that the overall cost of microelectronic devices, the design of a third, accounting for one third of chip production, packaging and testing and also accounted for a third, it is There are one-third of the world. Packaging research at the global level of development is so rapid, and it faces the challenges and opportunities since the advent of electronic products has never been encountered before; package the issues involved as many as broad, but also in many other fields rare, it needs to process from the material, from inorganic to polymers, from the calculation of large-scale production equipment and so many seem to have no mechanical connection of the concerted efforts of the experts is a very strong comprehensive new high-tech subjects . Media transmission and detection CPU package is an important part of testing the physical properties of the mixed CPU, a direct impact on product quality. This paper describes a simple process, the structure of the machine and its common problems. Keyword: Packaging Media transmission and detection Technology process Construction machinery Frequently Asked Questions

电源测试和老化规范

目录 1目的 (4) 2适用范围 (4) 3 产线测试规范 (4) 3.1 测试设备 (4) 3.2 测试项目 (4) 3.3 测试方法 (5) 3.4测试合格标准 (6) 3.5高温测试适用范围 (6) 4研发测试规范 (7) 4.1 测试设备 (7) 4.2 测试项目 (7) 4.3 测试方法 (9) 4.4测试合格标准 (9) 4.5安全和电磁兼容 (10) 5 电源老化规范 (11) 5.1 测试设备 (11) 5.2常温老化 (11) 5.3高温老化 (12) 5.4高温老化适用范围 (13)

5.5老化合格标准 (13) 6电气检测常规注意事项 (13) 7电气检测流程示意图及说明 (14)

LED电源测试和老化规范 1.目的 为LED灯具及相关产品配套的开关电源，驱动部分在产品开发与生产过程中,为产品质量得到保障而制定此文件 2.适用范围 本文件适用于LED灯具及灯具相关产品配套的开关电源驱动部分，包括内置电源和外置电源以及相对可独立的成品电源板子或模块．本电源驱动仅作为一般民用或一般商用，并特指AC-DC类型。DC-DC和其他特殊用途如军用、航天等除外。 3. 产线测试规范 3.1测试设备 交流隔离电源(AC power) 、功率计、数字万用表、夹具、负载。其中负载可以是实际负载也可以是相同能力的假负载，假负载必需包含可见的LED部分(为防止灯光频闪)。 3. 2 测试项目 3. 2. 1输入数据 单电压电源输入的在AC 220V 或110V 时，检测带载和空载的输入PFC、有功功率。全电压的需同时测AC 220V 和110V输入时的PFC、有功功率。 3. 2. 2输出数据

人工紫外加速老化和自然老化测试结果间的相关性

人工紫外加速老化和自然老化测试结果间的相关性 长期以来，人工加速老化和自然老化测试结果间的相关性问题一直是业内关注的热点。一般来说，工业上要求快速地得出老化测试结果，同时要求实验室人工加速老化和自然老化测试结果间有较好的相关性，然而实际上这两个要求是相互矛盾的。人工加速老化方法使用比实际环境更高的测试温度、更短波长光源、更大的辐照强度，在加速材料老化进程的同时，降低了与自然条件材料老化结果的相关性。 QUV加速老化设备配备的UVA-340 灯管提供了一个新的解决方案。UVA-340紫外灯光源能很好地模拟太阳光谱中短波紫外光( ＜365 nm部分)。由于UVA-340紫外灯光源所模拟的太阳短波紫外光通常是引起聚合物破坏的主要原因，理论上这种方法的测试结果和户外自然老化的相关性较好。为了验证这一点，我们针对户外自然曝晒和使用UVA-340 紫外光源人工加速老化的相关性进行了一系列的实验。 人工加速老化和自然老化测试结果间的相关性： 1 实验 本实验选用了环氧涂料、聚氨酯涂料以及聚酯涂料，分别进行户外自然曝晒和紫外人工加速老化实验，记录实验中样品光泽和颜色的变化。 1.1户外自然曝晒实验 由于全球各地户外自然曝晒的情况很不相同，为了准确地评价实验，这里选择了三种不同的典型气候类型：亚热带气候( 佛罗里达的迈阿密)、沙漠气候( 亚利桑那的凤凰城) 和美国北方工业型气候(俄亥俄州的克里夫兰) 。 户外自然曝晒严格按照ASTM G7《非金属材料的户外自然曝晒试验标准》执行。被测试样的背板为厚1.6mm的夹板，试样架45°，朝南。 1.2人工加速老化实验 人工加速老化测试按照ASTMG154《非金属材料的紫外老化测试方法》执行。实验设备为紫外加速老化试验机。该试验箱具有闭环反馈回路系统控制，可设定并控制UV光辐照强度。试验使用UVA-340紫外灯管，光强峰值为343nm，截止点为295nm。为了排除不同温度对实验结果的影响，测试温度统一设定在50℃。 实验分别在三种不同的循环条件下测试： 条件1 ：4 h紫外光照射，4h 冷凝；UVA-340灯管的辐照点控制在0.83W/(m2·nm)@340nm；整个测试循环温度控制在50℃。本测试循环中紫外的辐照强度相当于夏天正午的太阳光照。 条件2 ：4 h紫外光照射，4h 冷凝；UVA-340灯管的辐照点控制在1.35W/(m2·nm)@340 nm；整个测试循环温度控制在50℃。条件2与条件1基本类似，但辐照度更强。 条件3 ：4 h紫外光照射(100 ％紫外辐照，无冷凝，无暗周期)；UVA-340灯管的辐照点控制在1.35W/(m 2·nm)@340 nm；整个测试循环温度控制在50℃。 2 结果与讨论 2.1环氧涂料 样板为涂覆在钢板上的高光灰色环氧涂料。 户外自然曝晒在一开始就表现出快速地失光和粉化，曝晒1年后，样板基本无光泽。此外，三个曝晒地点的样品都出现锈蚀现象，在佛罗里达的样板表面完全为锈斑所覆盖，而在亚利桑那和克里夫兰的样板有部分锈蚀。 人工加速老化测试中，样板很快失光，辐照强度越高，样板失光越快。此外带有冷凝循环时样板易粉化，单纯采用紫外辐照的则不易产生粉化。 从以上的数据可以看出，就环氧涂料的光泽和粉化的变化而言，带有冷凝循环的人工加速老化实验结果和户外自然曝晒的结果相关性较好。但由于ASTMG154标准要求测试采用纯水，因此实验结果没有产生户外自然曝晒中出现的生锈现象。如果改为使用腐蚀性溶液可能更接近户外自然曝晒，估计样板会产生生锈现象。建议实际使用中，结合采用盐雾/ 紫外人工老化测试以达到更接近自然的结果。 2.2聚氨酯涂料 样板采用涂覆在钢底材上的高光灰色聚氨酯涂料。 户外自然曝晒中佛罗里达和亚利桑那的光泽下降较快，俄亥俄州的光泽下降较慢。曝晒2年后，所有样板钢底材全部裸露。三个户外自然曝晒点的样板都发生锈蚀现象。其中佛罗里达样板的生锈面积达整个面积的20％，俄亥俄的样板仅有几个锈点，而亚利桑那样板几乎无锈蚀。 人工加速老化测试中带有冷凝循环条件的测试的样板失光较快，并伴有粉化现象。而单纯采用紫外辐照条件的测试样板失光速度较为缓慢且无粉化现象。

集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】

UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性

UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性

UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )

UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )

产品加速老化测试方案

产品加速老化测试方案 1、试验前准备 1.1 试验产品信息 样品名称： 样品型号： 样品数量： 样品序号： 1.2 试验所需的设备信息 设备名称：恒温恒湿箱 设备编号： 设备参数：温度测试范围为： 湿度测试范围为： 1.3 测试人员： 复核人员： 批准人员： 1.4 测试环境：加速老化测试在75℃、90% RH的恒温恒湿箱中进行 1.5 测试时间： 2、试验原理和步骤 2.1 使用的物理模型--最弱链条模型 最弱链条模型是基于元器件的失效是发生在构成元器件的诸因素中最薄弱的部位这一事实而提出来的。 该模型对于研究电子产品在高温下发生的失效最为有效，因为这类失效正是由于元器件内部潜在的微观缺陷和污染，在经过制造和使用后而逐渐显露出来的。暴露最显著、最迅速的地方，就是最薄弱的地方，也是最先失效的地方。 2.2 加速因子的计算 加速环境试验是一种激发试验，它通过强化的应力环境来进行可靠性试验。加速环境试验的加速水平通常用加速因子来表示。加速因子的含义是指设备在正常工作应力下的寿命与在加速环境下的寿命之比，通俗来讲就是指一小时试验相当于正常使用的时间。因此，加速因子的

计算成为加速寿命试验的核心问题，也成为客户最为关心的问题。加速因子的计算也是基于一定的物理模型的，因此下面分别说明常用应力的加速因子的计算方法。 2.2.1温度加速因子 温度的加速因子计算： ?? ???????? ???==stress normal a stress normal AF T T k E L L T 1-1exp ……………… （1） 其中，normal L 为正常应力下的寿命； stress L 为高温下的寿命； a E 为失效反应的活化能（eV ）； normal T 为室温绝对温度； stress T 为高温下的绝对温度； k 为Boltzmann 常数，8.62× 10-5eV/K ； 实践表明绝大多数电子元器件的失效符合Arrhenius 模型，下表给出了半导体元器件常见的失效反应的活化能。 2.2.2 湿度的加速因子 2.3 试验方案 本试验采用最弱链条的失效模型，通过提高试验温度和湿度来考核产品电路板和显示屏的使用寿命。在75℃、90% RH 下做加速寿命测试，故其加速因子应为温度加速因子和湿度加速因子的乘积，计算如下： n normal stress stress normal a AF AF RH RH T T k E H T AF ???? ????????????? ???=?=1-1ex p (3)

集成电路封装考试答案

名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 3.芯片互联： 将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 4.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 5.可润湿性： 指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 6.印制电路板： 为覆盖有单层或多层布线的高分子复合材料基板。 7.气密性封装： 是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 8.可靠性封装： 是对封装的可靠性相关参数的测试。 9.T/C测试： 即温度循环测试。10.T/S 测试： 测试封装体抗热冲击的能力。 11.TH测试： 是测试封装在高温潮湿环境下的耐久性的实验。 12.PC测试： 是对封装体抵抗抗潮湿环境能力的测试。 13.HTS测试： 是测试封装体长时间暴露在高温环境下的耐久性实验。封装产品长时间放置在高 温氮气炉中，然后测试它的电路通断情况。 14.Precon测试： 模拟包装、运输等过程，测试产品的可靠性。 15.金线偏移： 集成电路元器件常常因为金线偏移量过大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。 16.再流焊： 先将微量的铅锡焊膏印刷或滴涂到印制板的焊盘上，再将片式元器件贴放在印制 板表面规定的位置上，最后将贴装好元器件 分印制板放在再流焊设备的传送带上。

简答： 1.芯片封装实现了那些功能？ 传递电能、传递电路信号、提供散热途径、结构保护与支持 2．芯片封装的层次 五个层次：零级层次:在芯片上的集成电路元器件间的连线工艺 第一层次：芯片层次的封装 第二层次：将第一个层次完成的封装与其他电子元器件组成的一个电路卡的工艺 第三层次：将第一个层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次：将数个子系统组装成一个完整电子产品的工艺过程 3.简述封装技术的工艺流程 硅片减薄、硅片切割、芯片贴装、芯片互联、成型技术、去飞边毛刺、切筋成形、上焊锡、打码 4.芯片互联技术有哪几种?分别解释说明 打线健合技术（WB）：将细金属线或金属按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互联。 载带自动键合技术（TAB）：将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区用具有引线图形成金属箔丝连接的技术工艺。 倒装芯片键合技术(FCB):芯片面朝下，芯片焊区与基板焊区直接相连的一种方法。5.常用的芯片贴装有哪三种？请对这三种芯片贴装方法做出简单说明。 共晶粘贴法：Au-Si共晶合金粘贴到基板上 焊接粘贴法：Pb-Sn合金焊接 导电胶粘贴法：在塑料封装中最常见的方法是使用高分子聚合物贴装到金属框架上 6.请说明热压焊和超声焊的工艺原理，并指出优缺点。 将细金属线按顺序打在芯片与引脚的封装基板的焊垫上而形成电路互连。 超声焊：优点为键合温度低、键合尺寸较小且导线回绕高度较低，缺点为必须沿着金属线回绕的方向排列 热压焊：优点为导线可以球形接点为中心改变位置 7.厚膜技术的概念 使用网印与烧结方法，用以制作电阻、电容等电路中的无源元件。 8.薄膜制备的技术有哪几种？请举例说明。 溅射、蒸发、电镀、光刻工艺 9.通过厚膜与薄膜技术的比较分析，简述它们各自的优缺点 薄膜技术使用光刻工艺形成的图形具有更窄、边缘更清晰的线条。这一特点促进了薄膜技术在高密度和高频率的使用。薄膜工艺比厚膜工艺成本高，多层结构的制造极为困难，受限于单一的方块电阻率。 10.助焊剂的主要成分是什么？ 活化剂、载剂、溶剂、和其他特殊功能的添加物。

集成电路封装与测试复习题 - 答案

一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、

光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上

海思芯片HTOL老化测试技术规

HTOL测试技术规范 拟制：克鲁鲁尔 审核： 批准： 日期：2019-10-30

历史版本记录

适用范围: 该测试它以电压、温度拉偏方式，加速的方式模拟芯片的运行状况，用于芯片寿命和长期上电运行的可靠性评估。本规范适用于量产芯片验证测试阶段的HTOL老化测试需求。 简介： HTOL(High Temperature Operating Life)测试是芯片电路可靠性的一项关键性的基础测试，它用应力加速的方式模拟芯片的长期运行，以此评估芯片寿命和长期上电运行的可靠性，通常称为老化测试。本规范介绍DFT和EVB两种模式的HTOL测试方法，HTOL可靠性测试工程师需要依据实际情况选择合适的模式完成HTOL测试。 引用文件： 下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。 1. 测试流程 1.1 HTOL测试概要 HTOL主要用于评估芯片的寿命和电路可靠性，需要项目SE、封装工程师、可靠性工程师、硬件工程师、FT测试工程师共同参与，主要工作包括：HTOL向量、HTOL测试方案、HTOL环境调试、HTOL测试流程执行、测试结果分析、失效定位等。HTOL可以用两种方式进行测试：DFT测试模式和EVB测试模式。 1.2 DFT和EVB模式对比 DFT(Design For Testability)测试模式：集成度较高的IC一般有DFT设计，其HTOL模

3D封装集成电路测试挑战的ATE解决方案

ATE solutions to 3D-IC test challenges The rea diness of Advantest’s V93000 Scott Chesnut scott.chesnut@https://www.wendangku.net/doc/e93158425.html, Robert Smith robert.j.smith@https://www.wendangku.net/doc/e93158425.html, Florent Cros florent.cros@https://www.wendangku.net/doc/e93158425.html, Lakshmikanth Namburi lakshmikanth.namburi@https://www.wendangku.net/doc/e93158425.html, Advantest America San Jose, California USA Abstract—Three dimensional integrated circuits (3D-IC) require that automatic test equipment develop capability to address the challenges brought on by these structures. Such capability is found in test solutions which provide multiple clock domains, granular hardware porting per 3DIC layer, powerful test languages to control this hardware and collaborative software development environments. Advantest’s introduction of clock domain per pin, multi-port, concurrent test, and protocol aware software, MEMS probes, and SmarTest program manager address the test challenges of 3DIC in an effective effectively. They allow production solutions to be architected to the degree of granularity required by the development teams. Keywords—Protocol aware, Clock domain per pin, multi-port hardware, concurrent test framework, Protocol aware, SmarTest program manager, PLL Keep Alive, 3DIC TSV, 25uM pitch, MEMS Probes, ATE, BIST, JTAG, Pico Ampere Meter, interposer, spatial translation, MEMS, planarity, probes, cantilever, beam. I.I NTRODUCTION 3D chips are multi-system entities whose test challenges dwarf those presented by yesterday’s System in a Package (SiP) and/or System On a Chip (SOC). Substantial infrastructure must be readied in order to position any Automatic Test Equipment (ATE) to succeed in a production test environment. A good approach to understanding what the real challenges are would be to eliminate those with already known solutions. Past efforts to reduce test time, increase test coverage, and coordinate the software efforts of large groups of test engineers have solved 2D related production test problems. While these solutions had been developed for reasons other than 3DIC/TSV production test, we find they may lend themselves well to the task. Many of the perceived 3DIC/TSV test problems actually already have solutions. What follows is a description of how the existing features of Advantest’s V93000 might address many of these challenges. A.Test Program Software Maintenance – SmarTest Program Manager. Historically, a chip had one function. As more functions where added they became systems on a chip and then the migration to system in a package occurred. 3DIC systems in a stack add even greater complexity. Whether 3D stacks are assembled from Known Good Die (KGD) or Pretty Good Die (PGD) it can be assumed that “some” level of test will occur at both the chip level and then the stack level. Without assurance that chip layers are somewhat functional, a single layer’s defect can result with failing of the entire stack. Test costs become prohibitive as many good die are lost due to a single bad layer. Testing die before and after stack assembly requires use of variations of the same test program. One program version is used for the single die, another for the assembled stack. This is because test at the chip level will target its subcomponents while test at the stack level will exercise mission mode system level performance. It is likely that the same program be used for both activities with the difference being in how it perceives its current purpose. That is, a well architected test program can receive instructions from an operator or prober/handler and branch into chip or stack level test. Whether testing PGD, KGD, on the chip or stack level, use of the same program to test both reduces the correlation burden between chip test and assembled stack test. Proper maintenance of these program variations will require tighter book keeping than in the past. 3D structures, being built from multiple separate chip layers have associated with them legions of test, product and design engineers responsible for performance of each layer. Large groups of people who, while in the past never had reason to collaborate, in the future will find it absolutely necessary. Since each layer represents man years of test development effort, the test programs of each engineering group will have

电路板老化标准

电路板老化标准 为了达到满意的合格率，几乎所有产品在出厂前都要先藉由老化。制造商如何才能够在不缩减老化时间的条 件下提高其效率？本文介绍在老化过程中进行功能测试的新方案，以降低和缩短老化过程所带来的成本和时间问题。 在半导体业界，器件的老化问题一直存在各种争论。像其它产品一样，半导体随时可能因为各种原因而出现故障，老化就是藉由让半导体进行超负荷工作而使缺陷在短时间内出现，避免在使用早期发生故障。如果不藉由老化，很多半导体成品由于器件和制造制程复杂性等原因在使用中会产生很多问题。 在开始使用后的几小时到几天之内出现的缺陷(取决于制造制程的成熟程度和器件总体结构)称为早期故障，老化之后的器件基本上要求100%消除由这段时间造成的故障。准确确定老化时间的唯一方法是参照以前收集到的老化故障及故障分析统计数据，而大多数生产厂商则希望减少或者取消老化。 老化制程必须要确保工厂的产品 满足用户对可靠性的要求，除此之外， 它还必须能提供工程数据以便用来改 进器件的性能。 一般来讲，老化制程藉由工作环 境和电气性能两方面对半导体器件进 行苛刻的试验使故障尽早出现，典型 的半导体寿命曲线如右图。由图可见， 主要故障都出现在器件寿命周期开始 和最后的十分之一阶段。老化就是加 快器件在其寿命前10%部份的运行过 程，迫使早期故障在更短的时间内出 现，通常是几小时而不用几月或几年。 不是所有的半导体生 产厂商对所有器 件都需要进行老化。普通器件制造由 于对生产制程比较了解，因此可以预先掌握藉由统计得出的失效预计值。如果实际故障率高于预期值，就需要再作老化，提高实际可靠性以满足用户的要求。 本文介绍的老化方法与 10 年前几乎一样，不同之处仅仅在于如何更好地利用老化时间。提高温度、增加动态信号输入以及把工作电压提高到正常值以上等等，这些都是加快故障出现的通常做法；但如果在老化过程中进行测试，则老化成本可以分摊一部份到功能测试上，而且藉由对故障点的监测还能收集到一些有用信息，从总体

电源测试和老化规范

NO. LED电源测试和老化规范 ( 共 13页 ) 编制： 校对： 审核： 标审： 批准： 目录

1.目的 (3) 2.适用范围 (3) 3.产线测试规范 (3) 3.1测试设备 (3) 3.2测试项目 (3) 3.3测试方法 (4) 3.4测试合格标准 (5) 3.5高温测试使用范围 (5) 4研发测试规范 (6) 4.1测试设备 (6) 4.2测试项目 (7) 4.3测试方法 (8) 4.4测试合格标准 (8) 4.5安全和电磁兼容 (9) 5电源老化规范 (10) 5.1测试设备 (10) 5.2常温老化 (10) 5.3高温老化 (11) 5.4高温老化使用范围 (12) 5.5老化合格标准 (12) 6电气检测常规注意事项 (12) 7电气检测流程示意图及说明 (13) LED电源测试和老化规范 1.目的

为LED灯具及相关产品配套的开关电源，驱动部分在产品开发与生产过程中,为产品质量得到保障而制定此文件 2适用范围 本文件适用于LED灯具及灯具相关产品配套的开关电源驱动部分，包括内置电源和外置电源以及相对可独立的成品电源板子或模块．本电源驱动仅作为一般民用或一般商用，并特指AC-DC类型。DC-DC和其他特殊用途如军用、航天等除外。 3. 产线测试规范 3.1测试设备 交流隔离电源(AC power) 、功率计、数字万用表、夹具、负载。其中负载可以是实际负载也可以是相同能力的假负载，假负载必需包含可见的LED部分(为防止灯光频闪)。 3. 2 测试项目 3. 2. 1输入数据 单电压电源输入的在AC 220V 或110V 时，检测带载和空载的输入PFC、有功功率。全电压的需同时测AC 220V 和110V输入时的PFC、有功功率。 3. 2. 2输出数据 稳压型测试满负载DC电压值或空载电压DC，恒流型测试满负载DC电流值。(适当调节输入电压，输出电流应在标准内浮动)。 3. 2. 3 常温下客观评价项目 3. 2. 3.1 主要测温点手感温升（注1） 主要测温点：芯片、mos管、变压器、输出二极管、滤波电容等。

常用三种加速老化测试模型

常用三种加速老化测试模型 在环境模拟试验中，常常会遇到这样一个问题：产品在可控的试验箱环境中测试若干小时相当于产品在实际使用条件下使用多长时间？这是一个亟待解决 的问题，因为它的意义不仅仅在于极大地降低了成本，造成不必要的浪费，也让测试变得更具目的性和针对性，有利于测试人员对全局的掌控，合理进行资 源配置。 在众多的环境模拟试验中，温度、湿度最为常见，同时也是使用频率最高的模拟环境因子。实际环境中温度、湿度也是不可忽略的影响产品使用寿命的因素。所以，迄今将温度、湿度纳入考量范围所推导出的加速模型在所有的老化测试加速模型中占有较大的比重。由于侧重点的不同，推导出的加速模型也不一样。下面，本文将解读三个极具代表性的加速模型。 模型一.只考虑热加速因子的阿伦纽斯模型( Arrhenius Mode ) 某一环境下，温度成为影响产品老化及使用寿命的绝对主要因素时，采用单纯考虑热加速因子效应而推导出的阿伦纽斯模型来描述测试，其预估到的结果会更接近真实值，模拟试验的效果会更好。此时，阿伦纽斯模型的表达式为： AF=exp{(E a/k) ? [(1/T u)-(1/T t)]} 式中： AF是加速因子； E a是析出故障的耗费能量，又称激活能。不同产品的激活能是不一样的。一般来说，激活能的值在0.3ev~1.2ev之间；

K是玻尔兹曼常数，其值为8.617385 X 10-5； T u是使用条件下(非加速状态下)的温度值。此处的温度值是绝对温度值, 以K(开尔文)作单位； T t是测试条件下(加速状态下)的温度值。此处的温度值是绝对温度值，以K(开尔文)作单位。 案例：某一客户需要对产品做105C的高温测试。据以往的测试经验，此种产品的激活能E a取0.68最佳。对产品的使用寿命要求是10年，现可供测试的样品有5个。若同时对5个样品进行测试，需测试多长时间才能满足客户要求？ 已知的信息有T t、E a,使用的温度取25C,贝U先算出加速因子AF: 5 AF=exp{[0.68/(8.617385 X 10-)] ?【[1/(273+25)]-[1/(273+105)] 】} 最 终： AF^ 271.9518 又知其目标使用寿命： L 目标=10years=10 X 365X 24h=87600h 故即可算出： L 测试=L 目标/AF=87600/271.9518h=322.1159h ?323h 现在5个样品同时进行测试，则测试时长为： L 最终=323/5h=65h 这即是说明，若客户用5个产品同时在105C高温下测试65h后产品未发生故障，则说明产品的使用寿命已达到要求。 通过这个案例可以看出，利用阿伦纽斯模型可以提前预估测试的相关信息，指导客户该怎样进行测试才既能达到目标值而又最大限度的降低成本。本案例中，若客户急需测试结果，那么可以投入10个或者更多的样品来缩短整个测试时长；或者在允许的情况下进一步提高温度，加快完成测试。根据需求灵活的调整测试方案，这才能更完美地达到目标，提高工作效率，省去一些不必要的费用。 模型二.综合温度及湿度因素的阿伦纽斯模型(Arrhenius ModeWith Humidity )