三人表决器

三人表决器电路

方法1.用与非门实现三人表决器的电路设计

（1）电路分析

设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。如表10.2所示。

A B C

F A B C F 0 0 0

0 1 0 0 0 0 0 1

0 1 0 1 1 0 1 0

0 1 1 0 1 0 1 1 1 1 1 1 1 根据真值表得出变量F 的逻辑表达式

F

＝ABC C AB C B A ++

（2）化简 F ＝ABC C AB C B A ++

＝C B A ABC C AB ABC +++

＝)()(B B AC C C AB +++

＝AC AB +

（3）逻辑变换

由于74LS00进行的与非逻辑关系，所以将上式F 变换为由与非表达的逻辑关系式，即

F ＝AC AB

（4）逻辑电路图（见图10.4）

函数F 的逻辑电路图

表10.2 函数 F 真值表

方法2、用与门、或门组合实现三人表决器的电路设计

（1）电路分析

设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。

根据真值表得出变量F 的逻辑表达式

F ＝ABC C AB C B A ++

（2）逻辑电路图

译码器实验报告

译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所

代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：

1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。

四人表决器课程设计

电子课程设计报告 题目：设计四人表决器 课程：电子技术课程设计 学生姓名： 学生学号： 1414020221 年级： 2014级 专业：电子信息工程 班级： 2班 指导教师：赵旺 电子工程学院制 2016年5月

设计四人表决器 学生：任春晖 指导教师：赵旺 电子工程学院电子信息工程 1设计的任务与要求 1.1课程设计的任务 1.综合应用数字电路知识设计一个四电路表决器。了解各种元器件的原理及其应用。 2.深入了解表决器的工作原理。 3.掌握multisim软件的操作并对设计进行仿真。 4.锻炼自己的动手能力和实际解决问题的能力。 5.通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握四人表决器的设计方法。 1.2课程设计的要求 当输入端有三个或三个以上的高电平，出入端才为高电平（即灯亮，表决通过）。否则灯不亮（表决不通过）。 2四人表决器方案制定 2.1表决电路设计的原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。设计组合电路的一般步骤如图一所示。 图一组合逻辑电路设计流程图

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2.2表决电路的设计方案 设计中我们设A、B、C、D为表决人，若它们中有三个或三个以上同意（即为高电平1），则表决结果通过（即表决结果F为高电平1），否则表决不通过（即F为低电平0）。 ①根据步骤一中所述作出真值表： 表1 真值表

数字电路实验报告——译码器

第五次试验报告 实验五 译码器 一、实验目的要求 1、熟悉中规模集成电路T4138译码器的工作原理与逻辑功能 2、掌握译码器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、万用表、两个T4138、74LS20 三、实验线路、原理框图 1、T4138的逻辑符号 T4138是一个3线—8线译码器，它是一种通用译码器，其逻辑符号如图1所示。 图1 其中，A 2、A 1、A 0是地址输入端，Y 0、Y 1、Y 2、Y 3、Y 4、Y 5、Y 6、Y 7是译码输出端，S 1、 S 2、S 3是使能端，当S 1=1， S 2+S 3=0时，器件使能。 2、T4138的管脚排列 T4138的管脚排列如图2所示： 图2 3、T4138的逻辑功能 T4138的功能表如下表所示： Y Y Y Y Y Y Y 32 （a ）原SJ 符号 （b ）GB 符号

3线—8线译码器实际上是一个负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器。 4、用T4138实现一个逻辑函数 译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能方便地实现逻辑函数。 本试验要求实现以下逻辑函数： Y=AB C +A B C+A BC+ABC=ABC BC A C B A C AB ???=7356Y Y Y Y 用T4138和74LS20实现以上逻辑函数，实验线路见下图（图3）： 图3 5，用两个3线—8线译码器组成一个4线—16线的译码器 4线—16线的真值表为： “0Y

编码器和译码器实验报告

译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。

Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6

(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10

哈夫曼编码译码器实验报告免费

哈夫曼编码译码器实验报告(免费)

————————————————————————————————作者：————————————————————————————————日期：

问题解析与解题方法 问题分析： 设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1）从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）； （2）统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）；（3）根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码； （4）将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf）（5）用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率；（6）进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。 根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。 哈夫曼树的理论创建过程如下： 一、构成初始集合 对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合 F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结 点，它的左右子树均为空。 二、选取左右子树 在F中选取两棵根结点权值最小的树作为新构造的二叉树的左右子树，新二 叉树的根结点的权值为其左右子树的根结点的权值之和。 三、删除左右子树 从F中删除这两棵树，并把这棵新的二叉树同样以升序排列加入到集合F中。 四、重复二和三两步， 重复二和三两步，直到集合F中只有一棵二叉树为止。 因此，有如下分析： 1.我们需要一个功能函数对ASCII码的初始化并需要一个数组来保存它们； 2.定义代表森林的数组，在创建哈夫曼树的过程当中保存被选中的字符，即给定报文 中出现的字符,模拟哈夫曼树选取和删除左右子树的过程； 3.自底而上地创建哈夫曼树，保存根的地址和每个叶节点的地址，即字符的地址，然 后自底而上检索，首尾对换调整为哈夫曼树实现哈弗曼编码； 4.从哈弗曼编码文件当中读入字符，根据当前字符为0或者1的状况访问左子树或者 右孩子，实现解码； 5.使用文件读写操作哈夫曼编码和解码结果的写入； 解题方法： 结构体、数组、类的定义： 1.定义结构体类型的signode 作为哈夫曼树的节点，定义结构体类型的hufnode 作为

实验三---译码器及其应用实验报告

实验三译码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，电脑一台，74LS20，74LS138。 三、实验内容 （1）利用3-8译码器74LS138和与非门74LS20实现函数： 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： 按Figure 1所示的电路连接。并用Multisim进行仿真，将结果对比。

Figure 1 (2) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 导线测试，在各端子上移动即可。在multisim中仿真电路连接如Figure 2所示（实 验台上的电路没有接下面的两个8灯LED）： Figure 2 四、实验结果 (1) 利用3-8译码器74LS138和与非门74LS20实现函数。

输入，由可知，小灯应该亮。测试结果如Figure 1所示。输入，分析知小灯应该灭，测试结果如Figure 2所示。输入 ，分析知小灯应该亮，测试结果如Figure 3所示。 Figure 4 Figure 5

Figure 6 同理测试，得到结果列为下面的真值表： A B C Y 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 与所要实现的逻辑功能相一致。 (2) 用两片74LS138组成4-16线译码器。 进行测试，得到的结果列为真值表如下： G1 A B C 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

三人表决器电路的设计与安装

三人表决器电路的设计与安装

一、实验目的 正确理解数字电路的要求，能知道与门、或门、非门的含义；做到了解要用到的每个芯片是什么门集成电路以及芯片的各个引脚都具有哪些功能，我们可以去图书馆查阅书籍也可上网去阅读相关的网页资料。做到能真正了解数字电路的构造原理，这样我们才可以更好地焊好我们想要实现的功能产品以及学好有关数字电路方面的知识。 二、实验要求 1)判断正确的引脚位置； 2)理解数字电路的原理，掌握操作步骤，能正确安装所选定的电路； 3)掌握测试仪表仪器检测原件的使用及调整； 4)会根据测试结果分析故障产生的原因； 5)会利用原理图纸，判断具体故障的原因； 6)会根据自己所仿真的电路原理图画出实物装配图。 三、实验所需元件清单如下表所示： 四、实验产品所需主要芯片介绍 74LS00芯片是常用的具有四组2输入端的与非门集成电路，74LS10芯片是常用的具有三组3输入端的与非门集成电路，他们的作用都是实现一个与非门。其引脚排列分别如下图所示。

74LS00管脚排列图 74LS10管脚排列图 五、三人表决器逻辑电路设计 5.1、设计要求：当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。用与非门实现电路。 设A、B、C三个人为输入变量，同意提案时用输入1表示，不同意时用输入0表示；表决结果Y为输出变量，提案通过用输出1表示，提案不通过用输出0表示。由此可列出真值表，如下表所示。

根据真值表，我们可以写出输出函数的与或表达式,即： 对上式进行化简，得： 将上式变换成与非表达式为: 故，根据输出逻辑表达式，我们可以画出逻辑图为： 5.2、三人表决器电路原理图（仿真图） 我们用发光二极管的状态来表示表决结果通过与否，当发光二级管点亮表示表决结果通过，熄灭表示表决结果不通过。三人A、B、C的表决情况用按钮来实现，按下按钮表示同意，不按表示不同意。 根据上述说明，结合前面的逻辑电路，可得到三人表决器的原理图（仿真图）为: 5.3、三人表决器电路的安装与调试 按安装电路图完成电路的组装后，通上+5v电源，按下输入端A、B、C 的按钮进行不同的组合，观察发光二极管的亮灭，验证电路的逻辑功能。如果 输出结果与输入中的多数一致，则表明电路功能正确，即多数人同意（电路中 用“1”表示），表决结果为同意；多数人不同意（电路中用“0”表示），表决 结果为不同意。 5.4、三人表决器产品正面实物图及反面焊接图 5.5、三人表决器产品实验现象与结果分析 实验现象:当电路板焊接完成后，通上+5v电源，分别同时按下按钮S1、 S2,S2、S3,S1、S3或S1、S2、S3,观察到发光二极管均能点亮,且当分别只按下

数字电子线路实验报告_译码器及其应用

数电实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。 4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板 1块 2、74HC138 3-8线译码器 2片 3、74HC20 双4输入与非门 1片 三、实验原理 1、中规模集成译码器74HC138 74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。 其中 A2 、A1 、A0 为地址输入端， 0Y～ 7Y为译码输出端，S1、2S、3S为使能端。74HC138真值表如下： 74HC138引脚图为：

74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中： 2、译码器应用 因为74HC138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输 出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74HC138 逻辑功能测试 （1）控制端功能测试 测试电路如图：

按上表所示条件输入开关状态。观察并记录译码器输出状态。 LED指示灯亮为0，灯不亮为1。 （2）逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个 输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。 2、用74HC138实现逻辑函数 Y=AB+BC+CA 如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如上所示。用74HC138和74HC20各一块在实验箱上连接下图线路。并将测试结果下面的记录表中。

三人表决器实验

三人表决器实验 我们实验采取3种输入方式:原理图方式,VHDL方式,VerilogHDL.你可以只看一种.下面我分别一一介绍 三人表决器的功能描述 三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。表决结果用LED（高电平亮）显示，如果决议通过那么实验板上L2（黄灯）亮；如果不通过那么实验板上L1（红灯）亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。 采用原理图设计三人表决器 我们根据三人表决器的直值表，可以通过卡诺图化简可以得到： L2=SW1SW2+SW1SW3+SW2SW3 L1=_L2 那么我们可以在MAX+plusII中用原理图实现上面的三人表决器 ~ 下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过： （1）打开MAX+plusII （2）新建一个图形文件：File菜单>new 新建文件时选择Graphic Editor file

点OK （3）输入设计文件 我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以 Symbol ->Enter Symbol（或者双击空白处） 弹出窗口： %

在Symbol Name中输入and2，点OK 同样可以加入or3、input、output、not 对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1 把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。

数字电路译码器实验报告

一、实验目的与要求 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行静态功能测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 预习要求： （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。 （5）二、实验说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： 1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。 3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。 三、实验设备 1．RXB-1B数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 四、任务与步骤 任务一：测试3线—8线译码器74LS138逻辑功能 将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。 根据实验数据归纳出74LS138芯片的功能。 表3-2 3线－8线译码器74LS138功能表

译码器实验报告

译码器实验报告 译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD 码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类。 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。 在图1中，74138是一种3线—8线译码器，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。 图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。 在图4中，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。 图5位BCD—七段显示译码器电路，LED数码管将显示与BCD码对应的十进制数0—9。因为显示译码器电路输出高电平，所以应该采用共阴极LED数码管。 编码与译码的过程刚好相反。通过编码器可对一个有效输入信号生成一组二进制代码。有的编码器设有使能端，用来控制允许编码或禁止编码。 优先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最

数字电路译码器设计

目录

1 绪论 设计背景 在数字系统中，经常需要将一中代码转换为另一种代码，以满足特定的需求，完成这种功能的电路称为码转化电路。译码器就属于其中一种。而译码就是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的有效输出信号，具有译码功能的的逻辑电路称为译码器。而2-4译码器是唯一地址译码器，是将一系列的代码转换成与之一一对应有效的信号。常用于计算机中对存储单元地址的译码，因此，设计2-4译码器具有很强的现实意义。 matlab简介 MATLAB是由美国mathworks公司发布的主要面对科学计算、可视化以及交互式程序设计的高科技计算环境。它将数值分析、矩阵计算、科学数据可视化以及非线性动态系统的建模和仿真等诸多强大功能集成在一个易于使用的视窗环境中，为科学研究、工程设计以及必须进行有效数值计算的众多科学领域提供了一种全面的解决方案，并在很大程度上摆脱了传统非交互式程序设计语言（如C、Fortran）的编辑模式，代表了当今国 际科学计算软件的先进水平。它主要由 MATLAB和Simulink两大部分组成。本设计主要采用simulink进行设计与仿真。Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。掌握这个软件的应用具有十分重要的意义。 2 电路分析 2-4译码器功能分析 2-4译码器有2个输入端，4个输出端和一个使能端。在使能端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。输出信号可以是高电平有效，也可以是低电平有效。具体来说，2输入变量，A1 ，A0共有4种不同状态组合，因而译码器有4个输出信号Y???0～Y?????3 并且输出为低电平有效，其真值表如表1所示 ?????10 器处于非工作状态。而当Y???为0时，对应的A1，A0的某种状态组合，其中只有一个输出为0，其余各输出量均为1.例如，A1 A0=00，输出Y???0为0，Y???0～Y?????3均为1.由此可见，2-4

译码器实验报告

译码器： 译码器是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 概述： 译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。 根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。 分类： 二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码； 代码转换译码器，是从一种编码转换为另一种编码； 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 变量译码： 变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

工作原理： 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。 在图1中，74138是一种3线—8线译码器，三个输入端CBA 共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。 图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。 图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D 输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。 在图4中，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均

三人表决器实验报告

电子技术与仿真 项目报告 项目名称：三人表决器的制作 专业班级：电气1 2 1 姓名：刘斌 学号： 2 4 指导教师：张琴 江西工业工程职业技术学院电工电子实训中心

一、项目目的 正确理解数字电路的要求，能知道与门、或门、非门的含义；做到了解要用到的每个芯片的引脚是什么门电路，可以去图书馆查阅书籍也可上网去阅读相关的网页资料。做到能真正了解电路的构造原理，这样才可以更好学好这门电路的元器件的应用。 二、项目要求 1)判断正确的引脚位置； 2)理解数字电路的原理，掌握操作步骤，能正确安装所选定的电路； 3)掌握测试仪表仪器检测原件的使用及调整； 4)会根据测试结果分析故障产生的原因； 5)会利用原理图纸，判断具体故障的原因； 6)必须得出实验的仿真结果； 7)根据自己所仿真的电路原理图画出实物装配图。 三、项目内容 1、原理图 2、工作原理介绍 电路由74LS08的三个与门电路和74LS32两个或门电路构成，当A、B、C中任意两人按下按钮后，工作电路向74ls08中任意一个与门电路输入端输入两个高电平，输出端Y输入进74ls32任意一个或门电路中；电路只要满足一个条件即输出端有电压输

出；所以发光二极管能点亮。 3、元件清单 4、芯片 ① 74LS08 实物图 引脚图 真值表 元件序号 主要参数 数 量 R1 1K Ω 3 R2 360Ω 1 U1 74LS08 1 U2 74LS32 1 按钮开关 3 发光二极管 1 A B Y 0 0 0 0 1 0 1 0 0 1 1 1

实物图引脚图 真值表 5、电路板安装 A B Y 000 011 101 111

数字电路——2-4译码器设计

目录 1 绪论 (1) 1.1设计背景 (1) 2 电路分析 (2) 2.1 2-4功能分析 (2) 2.2 2-4译码器逻辑图 (3) 3 系统建模与仿真 (4) 3.1 建模 (4) 3.2 仿真波形 (5) 4 仿真结果分析 (7) 5 小结与体会 (8) 参考文献 (9)

1 绪论 1.1设计背景 在数字系统中，经常需要将一中代码转换为另一种代码，以满足特定的需求，完成这 种功能的电路称为码转化电路。译码器就属于其中一种。而译码就是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的有效输出信号，具有译码功能的的逻辑电路称为译码器。而2-4译码器是唯一地址译码器，是将一系列的代码转换成与之一一对应有效的信号。常用于计算机中对存储单元地址的译码，因此，设计2-4译码器具有很强的现实意义。 1.2 matlab简介 MATLAB是由美国mathworks公司发布的主要面对科学计算、可视化以及交互式程序设计的高科技计算环境。它将数值分析、矩阵计算、科学数据可视化以及非线性动态系统的建模和仿真等诸多强大功能集成在一个易于使用的视窗环境中，为科学研究、工程设计以及必须进行有效数值计算的众多科学领域提供了一种全面的解决方案，并在很大程度上摆脱了传统非交互式程序设计语言（如C、Fortran）的编辑模式，代表了当今国际科学 计算软件的先进水平。它主要由 MATLAB和Simulin k两大部分组成。本设计主要采用simulink进行设计与仿真。Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。掌握这个软件的应用具有十分重要的意义。

3-8译码器的设计实验报告

EDA实验报告书

1根据74138的功能，当S0=1, S 仁0, S2=0时译码器处于工作状态。否则 译码器被禁止，所有输出端被封锁在高电平。由真值表画出卡诺图，再写出对 应表达式，再画出电路。 2、使用VHDL 语言时，应注意头文件以及各种输入的格式，使用 IF 语句, CASE 语句设计电路，最后再用 END 语句结束程序。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SA IS PORT( D:IN STD_LOGIC_VECTOR(2 DOWNTO 0); S0,S1,S2:IN STD_LOGIC; Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END ; ARCHITECTURE XIANI OF SA IS BEGIN PROCESS(D,S0,S1,S2) BEGIN IF (S0='0')THEN Y<="11111111"; ELSIF(S0='1' AND S1='0' AND S2='0')THEN IF (D(2)='0' AND D(1)='0' AND D(0)='0')THEN Y<="01111111"; ELSIF (D(2)='0' AND D(1)='0' AND D(0)='1')THEN Y<="10111111"; ELSIF (D(2)='0' AND D(1)='1' AND D(0)='0')THEN Y<="11011111"; ELSIF (D(2)='0' AND D(1)='1' AND D(0)='1')THEN Y<="11101111"; ELSIF (D(2)='1' AND D(1)='0' AND D(0)='0')THEN Y<="11110111"; ELSIF (D(2)='1' AND D(1)='0' AND D(0)='1')THEN Y<="11111011"; ELSIF (D(2)='1' AND D(1)='1' AND D(0)='0')THEN Y<="11111101"; ELSIF (D(2)='1' AND D(1)='1' AND D(0)='1')THEN Y<="11111110"; 设 计 思 路 设 计 原 理 图 及 源 程 序

四人表决器电路设计资料

{ 名称：综合训练项目一题目：四人表决器电路设计 ? 专业： 班级： 姓名： 学号： ` 辽宁工程技术大学 《数字电子技术》 * 综合训练项目一成绩评定表

《综合训练项目一》任务书 一、综合训练题目 四人表决器电路设计 二、目的和要求 1、目的：会运用不同类型门电路或中、小规模集成电路，设计简单组合电路，学习仿真软件应用，学习word文档制作。 2、要求：设计一个四人表决器，按少数服从多数规则，三人或三人以上同意，则通过。利用绿、红两种颜色灯代表是否通过，并用数码管显示同意人数；用门电路或中规模集成电路译码器、数选器、加法器等完成控制任务；有研究方案比较，能够应用相关仿真软件绘制逻辑图，用仿真软件验证电路功能。 成果形式：每小组提交综合训练报告一份；现场或视频答辩；有能力的同学制作实物。 上交时间：在讲授完第四章中的组合电路设计知识点后的一周之内提交。 三、训练计划 项目综合训练课下1周，课上1节。 第1天：针对选题查资料，确定整体设计方案； 第2～3天：学习Multisim仿真软件，熟悉Visio绘图软件。 第4～5天：论证电路设计，利用仿真软件仿真设计电路，观察能否达到设计要求；； 第6～7天：按格式要求编写整理设计报告。 四、设计要求 1. 每名同学按照自己分配的任务要求完成训练。 2. 绘图统一采用Visio2010。 指导教师： 日期：2017 年月 日

四人表决器在我们生活中应用非常广泛，比如表决等。掌握四人表决器的工作原理，对我们理解和掌握表决器具有重要意义。 本次的课程设计就是利用数字电子技术的知识做一个四人表决器。在mulitisim软件中，利用集成电路，通过四片74LS183和一片74LS48芯片连接到LED数码管上，一个显示赞成人数；再通过与门和非门，实现通过与否的判决。经过仿真，符合四人表决的功能。 关键词：四人表决器；74LS183；74LS84；LED数码管

数字电路译码器实验报告

数字电路译码器实验报告 一、实验目的与要求 1．了解和正确使用MSI组合逻辑部件；2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行静态功能测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 预习要求： （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。 （5）二、实验说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： 1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC 码的十个代码译成十个高、低电平信号。3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。 三、实验设备 1．RXB-1B 数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 四、任务与步骤 任务一：测试3线—8线译码器74LS138逻辑功能

将一片3线—8线译码器74LS138插入RXB-1B 数字电路实验箱的IC 空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC 端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4 、Y3 、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB —IB 型数字电路实验箱的电源“ ”，16号引脚+5V 接至RXB-1B 数字电路实验箱的电源“ +5V ”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED ）的状态，并将结果填入表中。 根据实验数据归纳出74LS138芯片的功能。 表3-2 3线－ 8线译码器 74LS138功

译码器实验报告记录

译码器实验报告记录

————————————————————————————————作者：————————————————————————————————日期：

深圳大学实验报告 实验课程名称：数字电路实验 实验项目名称：译码器 学院：信息工程学院 报告人：许泽鑫学号：2015130091 班级：2班同组人： 指导教师：张志朋老师 实验时间：2016-10-11 实验报告提交时间：2016-10-25

一、实验目的 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行逻辑测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 二、方法、步骤 1.实验仪器及材料 1． RXB-1B数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 2.预习要求 （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象产生的原因及消除方法。 3.说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。 3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。

三人表决器设计

西安电子科技大学 《数字电子技术》课程设计 题目三人表决器设计 学生姓名 专业班级通信工程 学号2011 院（系）信息工程学院 指导教师邓国辉 完成时间 2013年11月29日 手机号码

目录 1课程设计的目的 (1) 2课程设计的任务与要求 (1) 3设计方案与论证 (2) 3.2 表决方案的选择 (2) 3.3显示方案的选择 (3) 4设计原理及功能说明 (3) 4.1 三人表决器的原理框图 (3) 4.2 三人表决器基本原理图 (3) 5单元电路的设计 (4) 5.1 触发电路设计 (4) 5.2 表决电路设计 (5) 5.3 计数部分电路设计 (6) 6硬件的制作与调试 (7) 6.1 硬件的制作 (7) 6.2 硬件的调试 (8) 7总结 (8) 参考文献 (10)

附录1：总体电路原理图 (11) 附录2：元器件清单 (12)

1课程设计的目的 1、记住逻辑代数的基本定律和常用公式； 2、会用公式法和卡诺图法化简逻辑函数； 3、会识别、选购常用电路元、器件，掌握常用电路元器件的检测方法； 4、掌握逻辑门电路的逻辑功能与主要参数的测试和使用方法； 5、能合理利用门电路设计表决器； 6、能熟练掌握电路原理，及时调试和排除故障。 2课程设计的任务与要求 1、熟悉各集成逻辑元件的性能和设置元件的参数。 2、对电路图的原理进行分析，并对原理图进行改良，用仿真软件进行仿真调试，弄清楚电路的工作原理。 3、元件安装符合工艺要求，既考虑其性能又应美观整齐。焊接元件要注意焊点的圆润。 4、对元件的性能进行评估和替换、用性能和使用范围更好，更常用的元件进行替换，使自己实际的元件更接近实际使用。 5、学习数字逻辑电路的设计方法。 6、熟知74ls74、74ls08、74HC4075、74ls373各引脚的功能及内部结构。 7、学会使用各集成芯片组成逻辑电路。 8、学会真值表与逻辑表达式及的转换，能根据化简后的逻辑表达式画出逻辑电路。 9、完成“三人表决器”的逻辑设计，及组合电路的设计。

哈夫曼编译码器实验报告

哈夫曼编码/译码器 1. 问题描述 利用赫夫曼编码进行通信可以大大提高信道利用率，缩短信息传输时间，降低传输成本。这要求在发送端通过一个编码系统对待传输数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站编写一个赫夫曼码的编/译码系统。 2.基本要求 一个完整的系统应具有以下功能： (1) I：初始化（Initialization）。从终端读入字符集大小n，以及n个字符和n个权值，建立赫夫曼树，并将它存于文件hfmTree中。 (2) E：编码（Encoding）。利用已建好的赫夫曼树（如不在内存，则从文件hfmTree中读入），对文件ToBeTran中的正文进行编码，然后将结果存入文件CodeFile中。 (3) D：译码（Decoding）。利用已建好的赫夫曼树将文件CodeFile中的代码进行译码，结果存入文件Textfile中。 (4) P：印代码文件（Print）。将文件CodeFile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码文件写入文件CodePrin中。 (5) T：印赫夫曼树（Tree printing）。将已在内存中的赫夫曼树以直观的方式（比如树）显示在终端上，同时将此字符形式的赫夫曼树写入文件TreePrint 中。 3.测试数据 (1) 已知某系统在通信联络中只可能出现八种字符，其频率分别为 0.05,0.29,0.07,0.08,0.14,0.23,0.03,0.11，试设计赫夫曼编码。 (2) 用下表给出的字符集和频度的实际统计数据建立赫夫曼树，并实现以下报文的编码和译码：“ 4.实现提示 (1) 编码结果以文本方式存储在文件Codefile中。 (2) 用户界面可以设计为“菜单”方式：显示上述功能符号，再加上“Q”，表示退出运行Quit。请用户键入一个选择功能符。此功能执行完毕后再显示此菜单，直至某次用户选择了“Q”为止。